專(zhuān)利名稱(chēng)：主機(jī)板接口信號(hào)傳送系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種主機(jī)板接口信號(hào)傳送系統(tǒng)，且特別涉及一種可進(jìn)行偵錯(cuò)以及存儲(chǔ)器在線燒錄的主機(jī)板接口信號(hào)傳送系統(tǒng)。
背景技術(shù)：
隨著半導(dǎo)體制造技術(shù)的日漸成熟與信息化社會(huì)的來(lái)臨，信息產(chǎn)品已成為日常生活中不可缺少的一部分。此外，隨著信息產(chǎn)品的日漸普及，其價(jià)格也不斷下跌，但是品質(zhì)依舊是消費(fèi)者所注重的關(guān)鍵之一。因此，幾乎所有信息產(chǎn)品在出廠前均需要經(jīng)過(guò)一系列的測(cè)試， 以確保產(chǎn)品的功能運(yùn)作正常。以電腦的主機(jī)板(Motherboard)為例，主機(jī)板電性連接至各種配置于其上的電子裝置，例如網(wǎng)絡(luò)界面卡、存儲(chǔ)器與中央處理器等。換言之，主機(jī)板的效能必須能夠充分支援上述的各種電子裝置才能發(fā)揮各種電子裝置的最大的效能。所以，所有主機(jī)板均需要經(jīng)過(guò)相關(guān)的電性測(cè)試，以確保主機(jī)板的品質(zhì)。一般電腦或服務(wù)器上的主機(jī)板會(huì)把主要芯片的串行式通用輸入/輸出接口 (Serial General Purpose Hiput/Output，SGPI0)信號(hào)連接出來(lái)到連接器(connector)上， 以便于之后的測(cè)試和偵錯(cuò)，此時(shí)連接器僅用于連接串行式通用輸入/輸出接口所需信號(hào)。 然而在生產(chǎn)主機(jī)板的過(guò)程中，也需要測(cè)試存儲(chǔ)器對(duì)應(yīng)到電腦是否可以運(yùn)作正常，若無(wú)法正常運(yùn)作，則可能需重新將程序代碼燒錄至主機(jī)板上的存儲(chǔ)器，而常見(jiàn)的現(xiàn)有燒錄方式可分為「離線燒錄」與「在線燒錄」兩種方式。其中，「離線燒錄」為將主機(jī)板上的芯片卸下后，再拿至專(zhuān)用燒錄器或萬(wàn)用燒錄器上進(jìn)行燒錄，此種方式將大大地增加人工與時(shí)間的成本。而 「在線燒錄」則必須在主機(jī)板上增加連接器與布線，且必須在系統(tǒng)開(kāi)機(jī)后才可進(jìn)行燒錄，因此在系統(tǒng)無(wú)法開(kāi)機(jī)時(shí)便無(wú)法對(duì)主機(jī)板上的存儲(chǔ)器進(jìn)行燒錄。

發(fā)明內(nèi)容
本發(fā)明提供一種主機(jī)板接口信號(hào)傳送系統(tǒng)，可在未開(kāi)機(jī)的狀態(tài)下進(jìn)行偵錯(cuò)與在線燒錄，不需增加連接器或布線，通過(guò)共用的方式進(jìn)而節(jié)省時(shí)間與制造成本。本發(fā)明提供一種主機(jī)板接口信號(hào)傳送系統(tǒng)，包括閃存、偵錯(cuò)連接端口以及切換單元。其中切換單元耦接閃存以及偵錯(cuò)連接端口。切換單元接收串行式通用輸入/輸出接口信號(hào)以及控制信號(hào)，當(dāng)控制信號(hào)處于第一邏輯準(zhǔn)位時(shí)，切換單元輸出串行式通用輸入/輸出接口信號(hào)至偵錯(cuò)連接端口，當(dāng)控制信號(hào)處于第二邏輯準(zhǔn)位時(shí)，切換單元將閃存導(dǎo)通至偵錯(cuò)連接端口，以對(duì)閃存進(jìn)行燒錄。在本發(fā)明的一實(shí)施例中，主機(jī)板接口信號(hào)傳送系統(tǒng)還包括一網(wǎng)絡(luò)接口卡，網(wǎng)絡(luò)接口卡耦接切換單元，產(chǎn)生一序列周邊接口信號(hào)，當(dāng)控制信號(hào)為第一邏輯準(zhǔn)位時(shí)，切換單元還將序列周邊接口信號(hào)導(dǎo)通至閃存，以對(duì)閃存進(jìn)行燒錄，網(wǎng)絡(luò)接口卡連接至遠(yuǎn)端控制端，即實(shí)現(xiàn)遠(yuǎn)程對(duì)閃存進(jìn)行燒錄。在本發(fā)明的一實(shí)施例中，上述的切換單元包括第一開(kāi)關(guān)單元以及第二開(kāi)關(guān)單元。 第一開(kāi)關(guān)單元具有第一端、第二端、第三端以及控制端。第一開(kāi)關(guān)單元的第一端接收序列周邊接口信號(hào)，第一開(kāi)關(guān)單元的第三端耦接閃存，第一開(kāi)關(guān)單元的控制端接收一控制信號(hào)。第二開(kāi)關(guān)單元的輸入端耦接串行式通用輸入/輸出接口信號(hào)，第二開(kāi)關(guān)單元的輸出端耦接第一開(kāi)關(guān)單元的第二端與偵錯(cuò)連接端口，第二開(kāi)關(guān)單元的控制端接收控制信號(hào)。其中，當(dāng)控制信號(hào)為高邏輯準(zhǔn)位時(shí)，第二開(kāi)關(guān)單元輸出通用輸入/輸出接口信號(hào)至偵錯(cuò)連接端口，且第一開(kāi)關(guān)單元的第一端導(dǎo)通至第一開(kāi)關(guān)單元的第三端，以在第一開(kāi)關(guān)單元的第三端輸出序列周邊接口信號(hào)至閃存，當(dāng)控制信號(hào)為低邏輯準(zhǔn)位時(shí)，第二開(kāi)關(guān)單元為截止，且第一開(kāi)關(guān)單元的第二端導(dǎo)通至第一開(kāi)關(guān)單元的第三端，以對(duì)閃存進(jìn)行燒錄。在本發(fā)明的一實(shí)施例中，上述的第二開(kāi)關(guān)單元為一三態(tài)閘。在本發(fā)明的一實(shí)施例中，上述的第一邏輯準(zhǔn)位為高邏輯準(zhǔn)位，第二邏輯準(zhǔn)位為低邏輯準(zhǔn)位。在本發(fā)明的一實(shí)施例中，上述的第一邏輯準(zhǔn)位為低邏輯準(zhǔn)位，第二邏輯準(zhǔn)位為高邏輯準(zhǔn)位。基于上述，本發(fā)明利用切換單元將序列周邊接口信號(hào)或串行式通用輸入/輸出接口信號(hào)切換連接至偵錯(cuò)連接端口，以進(jìn)行偵錯(cuò)或在線燒錄，而不需增加連接器或布線以節(jié)省制造成本。為讓本發(fā)明的上述特征和優(yōu)點(diǎn)能更明顯易懂，下文特舉實(shí)施例，并配合所附圖式作詳細(xì)說(shuō)明如下。


圖1為本發(fā)明一實(shí)施例的主機(jī)板接口信號(hào)傳送系統(tǒng)； 圖2為圖1實(shí)施例的切換單元的方塊圖； 圖3為本發(fā)明一實(shí)施例的偵錯(cuò)連接端口的接腳圖。 附圖標(biāo)記說(shuō)明
100 主機(jī)板接口信號(hào)傳送系統(tǒng)； 102 網(wǎng)絡(luò)接口卡； 104 閃存； 106:偵錯(cuò)連接端口 ； 108 切換單元； 202,204 開(kāi)關(guān)單元； 300 偵錯(cuò)連接端口 ； SCl 控制信號(hào)；
SGl 串行式通用輸入/輸出接口信號(hào)； SPU SP2 序列周邊接口信號(hào)； IN 輸入端； OUT 輸出端； NCU NC2 控制端；Nl第--端
N2A-Ap — 弟—二端
N3第三一丄山
Pl P8 接腳；PSB 待機(jī)電壓；R1、R2:上拉電阻。
具體實(shí)施例方式圖1為本發(fā)明一實(shí)施例的主機(jī)板接口信號(hào)傳送系統(tǒng)。主機(jī)板接口信號(hào)傳送系統(tǒng) 100可適用于電腦或服務(wù)器，主機(jī)板接口信號(hào)傳送系統(tǒng)100包括網(wǎng)絡(luò)接口卡102、閃存104、 偵錯(cuò)連接端口 106以及切換單元108。其中，切換單元108耦接閃存104、網(wǎng)絡(luò)接口卡102 以及偵錯(cuò)連接端口 106。其中切換單元108接收串行式通用輸入/輸出接口信號(hào)SGl以及控制信號(hào)SC1，其中，串行式通用輸入/輸出接口信號(hào)SGl包括來(lái)自主機(jī)板上其他電子裝置的測(cè)試信號(hào)，而切換單元108則依據(jù)控制信號(hào)SCl切換連接至偵錯(cuò)連接端口 106的信號(hào)與裝置。其中，當(dāng)控制信號(hào)SCl處于第一邏輯準(zhǔn)位(例如高邏輯準(zhǔn)位)時(shí)，切換單元108將串行式通用輸入/輸出接口信號(hào)SGl連接至偵錯(cuò)連接端口 106，使使用者可透過(guò)偵錯(cuò)連接端口 106上的接腳量測(cè)串行式通用輸入/輸出接口信號(hào)SG1，進(jìn)而對(duì)主機(jī)板上的各個(gè)電子裝置進(jìn)行偵錯(cuò)。同時(shí)，切換單元108將網(wǎng)絡(luò)接口卡102切換連接至閃存104，以使網(wǎng)絡(luò)接口卡102 所產(chǎn)生的序列周邊接口信號(hào)SPl可導(dǎo)通至閃存104，而對(duì)閃存104進(jìn)行燒錄。而當(dāng)控制信號(hào)SCl處于第二邏輯準(zhǔn)位(例如低邏輯準(zhǔn)位)時(shí)，切換單元108將閃存104連接至偵錯(cuò)連接端口 106，此時(shí)，網(wǎng)絡(luò)接口卡102與閃存104之間為斷開(kāi)的狀態(tài)，如此一來(lái)，使用者便可透過(guò)輸入序列周邊接口信號(hào)SP2至偵錯(cuò)連接端口 106，進(jìn)而對(duì)閃存104進(jìn)行燒錄。如上所述，通過(guò)切換單元108來(lái)切換連接至偵錯(cuò)連接端口 106的串行式通用輸入 /輸出接口信號(hào)SGl與閃存104，以對(duì)主機(jī)板上的電子裝置進(jìn)行偵錯(cuò)，或?qū)﹂W存104進(jìn)行在線燒錄，不需如現(xiàn)有技術(shù)般，需要另外增加連接器與布線以供燒錄器進(jìn)行離線燒錄，或在系統(tǒng)在開(kāi)機(jī)的狀態(tài)下才可對(duì)進(jìn)行閃存104進(jìn)行在線燒錄，進(jìn)而節(jié)省下許多的時(shí)間成本與制造成本。值得注意的是，在本實(shí)施例中，控制信號(hào)SCl的第一、第二邏輯準(zhǔn)位分別為高邏輯準(zhǔn)位與低邏輯準(zhǔn)位，但不以此為限，在實(shí)際應(yīng)用中，也可使控制信號(hào)SCl的第一、第二邏輯準(zhǔn)位分別為低邏輯準(zhǔn)位與高邏輯準(zhǔn)位。詳細(xì)來(lái)說(shuō)，上述的切換單元108可利用復(fù)雜可編程邏輯裝置 (ComplexProgrammable Logic Device, CPLD)或場(chǎng)可禾呈式陣歹[J (Field programmable gatearray,FPGA)來(lái)實(shí)現(xiàn)，其等效電路方塊圖如圖2所示，圖2為圖1實(shí)施例的切換單元的方塊圖。請(qǐng)參照?qǐng)D2，切換單元108包括開(kāi)關(guān)單元202以及開(kāi)關(guān)單元204。其中開(kāi)關(guān)單元204 可例如為一三態(tài)閘。開(kāi)關(guān)單元202具有第一端附、第二端N2、第三端N3以及控制端NC1，開(kāi)關(guān)單元204則具有輸入端IN、輸出端OUT、以及控制端NC2。開(kāi)關(guān)單元202的第一端m耦接至網(wǎng)絡(luò)接口卡102，以接收網(wǎng)絡(luò)接口卡102所產(chǎn)生的接收序列周邊接口信號(hào)SP1，開(kāi)關(guān)單元202的第二端N2耦接至開(kāi)關(guān)單元204的輸出端，開(kāi)關(guān)單元202的第三端N3耦接至閃存 104，開(kāi)關(guān)單元202的控制端NCl則接收控制信號(hào)SC1，以依據(jù)控制信號(hào)SCl切換閃存104、 網(wǎng)絡(luò)接口卡102、偵錯(cuò)連接端口 106以及開(kāi)關(guān)單元204間的連接關(guān)系。另外，開(kāi)關(guān)單元204的輸入端IN接收串行式通用輸入/輸出接口信號(hào)SG1，開(kāi)關(guān)單元204的輸出端OUT耦接開(kāi)關(guān)單元202的第二端N2以及偵錯(cuò)連接端口 106，另外，開(kāi)關(guān)單元 204的控制端NC2則接收控制信號(hào)SC1，以依據(jù)控制信號(hào)SCl切換自身為導(dǎo)通或截止?fàn)顟B(tài)。其中，當(dāng)控制信號(hào)SCl處于第一邏輯準(zhǔn)位(例如高邏輯準(zhǔn)位)時(shí)，開(kāi)關(guān)單元204將串行式通用輸入/輸出接口信號(hào)SGl導(dǎo)通至偵錯(cuò)連接端口 106，以供使用者對(duì)主機(jī)板上的各個(gè)電子裝置進(jìn)行偵錯(cuò)，同時(shí)開(kāi)關(guān)單元204也依據(jù)處于第一邏輯準(zhǔn)位的控制信號(hào)SCl將其第一端m導(dǎo)通至其第三端，也即將閃存104導(dǎo)通至網(wǎng)絡(luò)接口卡102，如此一來(lái)網(wǎng)絡(luò)接口卡102便可對(duì)閃存104進(jìn)行燒錄。另外，當(dāng)控制信號(hào)SCl處于第二邏輯準(zhǔn)位(例如低邏輯準(zhǔn)位)時(shí)，開(kāi)關(guān)單元204將轉(zhuǎn)為截止?fàn)顟B(tài)，而開(kāi)關(guān)單元202則將其第二端N2導(dǎo)通至其第三端N3，也即將偵錯(cuò)連接端口 106導(dǎo)通至閃存104，同時(shí)并斷開(kāi)網(wǎng)絡(luò)接口卡102與閃存104之間的連結(jié)，使使用者可透過(guò)輸入序列周邊接口信號(hào)SP2至偵錯(cuò)連接端口 106，進(jìn)而對(duì)閃存104進(jìn)行在線燒錄。如上所述，利用切換偵錯(cuò)連接端口 106與串行式通用輸入/輸出接口信號(hào)SGl以及閃存104間的連結(jié)狀態(tài)可分別進(jìn)行主機(jī)板上電子裝置的偵錯(cuò)以及閃存104的在線燒錄， 且僅需透過(guò)偵錯(cuò)連接端口 106與切換單元108間的同一條傳輸線路進(jìn)行接口信號(hào)傳送，由于偵錯(cuò)連接端口 106的共用，不需另外再增加設(shè)置連接器與傳輸線路或?qū)⑿酒断轮翢浧鬟M(jìn)行燒錄，而增加制造以及時(shí)間成本。圖3為本發(fā)明一實(shí)施例的偵錯(cuò)連接端口的接腳圖。請(qǐng)參照?qǐng)D3，偵錯(cuò)連接端口 300 包括接腳Pl P8，其中接腳Pl用以接收串行式通用輸入/輸出接口信號(hào)SGl或序列周邊接口信號(hào)SPl。接腳P2在接腳Pl接收串行式通用輸入/輸出接口信號(hào)SGl時(shí)做為負(fù)載腳位，而在接腳Pl接收序列周邊接口信號(hào)SPl時(shí)做為輸入/輸出腳位。接腳P5為模式選擇腳位，其預(yù)設(shè)為高邏輯準(zhǔn)位。當(dāng)接腳P5為高邏輯準(zhǔn)位時(shí)，偵錯(cuò)連接端口 300為偵錯(cuò)模式，偵錯(cuò)連接端口 300可透過(guò)接腳P6輸出串行式通用輸入/輸出接口信號(hào)SGl以進(jìn)行主機(jī)板上電子裝置的偵錯(cuò)，此時(shí)網(wǎng)絡(luò)接口卡102與閃存104間為導(dǎo)通狀態(tài)。而當(dāng)接腳P5為低邏輯準(zhǔn)位時(shí)，偵錯(cuò)連接端口 300為燒錄模式，而接腳P6為輸入/輸出腳位，偵錯(cuò)連接端口 300可透過(guò)接腳P6對(duì)閃存104進(jìn)行燒錄，此時(shí)網(wǎng)絡(luò)接口卡102與閃存104間為斷開(kāi)狀態(tài)。此外，接腳P3、P4、P7、P8分別為電源腳位、接地腳位、芯片選擇腳位以及偵錯(cuò)內(nèi)鎖腳位，其中接腳P3 耦接至待機(jī)電壓PSB，接腳P4耦接至接地，接腳P7經(jīng)由上拉電阻Rl耦接至待機(jī)電壓PSB， 另外，接腳P8則經(jīng)由上拉電阻R2耦接至待機(jī)電壓PSB。值得注意的是，上述用以實(shí)施各功能接口的接腳數(shù)目或位置，均可作適當(dāng)?shù)恼{(diào)整，在本技術(shù)領(lǐng)域具有通常知識(shí)者，經(jīng)由本發(fā)明的揭露應(yīng)可輕易推知，本發(fā)明并不以圖3實(shí)施例的接腳順序限定本發(fā)明的技術(shù)手段。綜上所述，本發(fā)明利用切換單元來(lái)切換連接至偵錯(cuò)連接端口的串行式通用輸入/ 輸出接口信號(hào)與閃存，便可對(duì)主機(jī)板上的電子裝置進(jìn)行偵錯(cuò)，或在系統(tǒng)未開(kāi)機(jī)的狀態(tài)下對(duì)閃存進(jìn)行在線燒錄(系統(tǒng)未開(kāi)機(jī)時(shí)相關(guān)部件已在待機(jī)電壓下進(jìn)行工作)，僅需透過(guò)偵錯(cuò)連接端口與切換單元間的同一條傳輸線路進(jìn)行接口信號(hào)傳送，不需另外再增加設(shè)置連接器與傳輸線路或?qū)⑿酒断轮翢浧鬟M(jìn)行燒錄，進(jìn)而節(jié)省下許多的時(shí)間與制造成本。雖然本發(fā)明已以實(shí)施例揭露如上，但其并非用以限定本發(fā)明，本領(lǐng)域技術(shù)人員在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作稍微的更動(dòng)與潤(rùn)飾，故本發(fā)明的保護(hù)范圍當(dāng)以權(quán)利要求的內(nèi)容為準(zhǔn)。
權(quán)利要求
1.一種主機(jī)板接口信號(hào)傳送系統(tǒng)，適用于一服務(wù)器，其特征在于，包括一閃存；一偵錯(cuò)連接端口 ；以及一切換單元，耦接所述閃存以及所述偵錯(cuò)連接端口，接收一串行式通用輸入/輸出接口信號(hào)以及一控制信號(hào)，當(dāng)所述控制信號(hào)處于一第一邏輯準(zhǔn)位時(shí)，所述切換單元輸出所述串行式通用輸入/輸出接口信號(hào)至所述偵錯(cuò)連接端口，當(dāng)所述控制信號(hào)處于一第二邏輯準(zhǔn)位時(shí)，所述切換單元將所述閃存連接至所述偵錯(cuò)連接端口，以對(duì)所述閃存進(jìn)行燒錄。
2.根據(jù)權(quán)利要求1所述的主機(jī)板接口信號(hào)傳送系統(tǒng)，其特征在于，還包括一網(wǎng)絡(luò)接口卡，耦接所述切換單元，產(chǎn)生一序列周邊接口信號(hào)，當(dāng)所述控制信號(hào)為所述第一邏輯準(zhǔn)位時(shí)，所述切換單元還將所述序列周邊接口信號(hào)導(dǎo)通至所述閃存，以對(duì)所述閃存進(jìn)行燒錄。
3.根據(jù)權(quán)利要求2所述的主機(jī)板接口信號(hào)傳送系統(tǒng)，其特征在于，所述切換單元包括一第一開(kāi)關(guān)單元，具有第一端、第二端、第三端以及控制端，所述第一開(kāi)關(guān)單元的第一端接收所述序列周邊接口信號(hào)，所述第一開(kāi)關(guān)單元的第三端耦接所述閃存，所述第一開(kāi)關(guān)單元的控制端接收一控制信號(hào)；以及一第二開(kāi)關(guān)單元，其輸入端耦接所述串行式通用輸入/輸出接口信號(hào)，所述第二開(kāi)關(guān)單元的輸出端耦接所述第一開(kāi)關(guān)單元的第二端與所述偵錯(cuò)連接端口，所述第二開(kāi)關(guān)單元的控制端接收所述控制信號(hào)；其中，當(dāng)所述控制信號(hào)為第一邏輯準(zhǔn)位時(shí)，所述第二開(kāi)關(guān)單元將所述通用輸入/輸出接口信號(hào)導(dǎo)通至所述偵錯(cuò)連接端口，且所述第一開(kāi)關(guān)單元的第一端導(dǎo)通至所述第一開(kāi)關(guān)單元的第三端，以在所述第一開(kāi)關(guān)單元的第三端輸出所述序列周邊接口信號(hào)至所述閃存，當(dāng)所述控制信號(hào)為第二邏輯準(zhǔn)位時(shí)，所述第二開(kāi)關(guān)單元為截止，且所述第一開(kāi)關(guān)單元的第二端導(dǎo)通至所述第一開(kāi)關(guān)單元的第三端，以對(duì)所述閃存進(jìn)行燒錄。
4.根據(jù)權(quán)利要求3所述的主機(jī)板接口信號(hào)傳送系統(tǒng)，其特征在于，所述第二開(kāi)關(guān)單元為一三態(tài)閘。
5.根據(jù)權(quán)利要求1所述的主機(jī)板接口信號(hào)傳送系統(tǒng)，其特征在于，所述第一邏輯準(zhǔn)位為高邏輯準(zhǔn)位，所述第二邏輯準(zhǔn)位為低邏輯準(zhǔn)位。
6.根據(jù)權(quán)利要求1所述的主機(jī)板接口信號(hào)傳送系統(tǒng)，其特征在于，所述第一邏輯準(zhǔn)位為低邏輯準(zhǔn)位，所述第二邏輯準(zhǔn)位為高邏輯準(zhǔn)位。
全文摘要
本發(fā)明提供一種主機(jī)板接口信號(hào)傳送系統(tǒng)，包括閃存、偵錯(cuò)連接端口以及切換單元。其中，切換單元接收串行式通用輸入/輸出接口信號(hào)以及控制信號(hào)，當(dāng)控制信號(hào)處于第一邏輯準(zhǔn)位時(shí)，切換單元輸出串行式通用輸入/輸出接口信號(hào)至偵錯(cuò)連接端口，當(dāng)控制信號(hào)處于第二邏輯準(zhǔn)位時(shí)，切換單元將閃存導(dǎo)通至偵錯(cuò)連接端口，以對(duì)閃存進(jìn)行燒錄。
文檔編號(hào)G06F13/38GK102200954SQ20101014145
公開(kāi)日2011年9月28日 申請(qǐng)日期2010年3月26日 優(yōu)先權(quán)日2010年3月26日
發(fā)明者方蘭蘭, 林祖成 申請(qǐng)人:英業(yè)達(dá)股份有限公司