專利名稱：用于數(shù)據(jù)、地址和控制操作的增強(qiáng)型單節(jié)點(diǎn)協(xié)議的制作方法
技術(shù)領(lǐng)域：
本發(fā)明大體上涉及例如處理器、存儲(chǔ)器、外圍裝置、傳感器等半導(dǎo)體裝置之間的通 信，且更明確地說，涉及使用用于數(shù)據(jù)、地址和控制操作的增強(qiáng)型單節(jié)點(diǎn)協(xié)議的半導(dǎo)體裝置。
背景技術(shù)：
例如數(shù)字處理器等集成電路數(shù)字裝置(例如(但不限于)，微處理器、微控制器、 數(shù)字信號(hào)處理器(DSP)、可編程邏輯陣列(PLA)、專用集成電路(ASIC)等)出于成本和空間 兩項(xiàng)考慮因素正變得更小且具有更少的外部輸入-輸出(I/O)信號(hào)連接(例如，引腳或引 線)。通常，集成電路裝置可在具有多個(gè)外部連接的集成電路封裝中。這些外部連接中的至 少兩者必須分別用于電源和接地，例如Vdd和Vss。其余少數(shù)外部連接留下用于I/O信號(hào)。 舉例來說，串行外圍接口(SPI)總線需要四個(gè)外部信號(hào)連接，通用串行總線(USB)需要兩個(gè) 外部信號(hào)連接且還可需要兩個(gè)外部電源連接，內(nèi)置集成電路(Inter-Integrated Circuit, I2C)需要兩個(gè)外部信號(hào)連接，且控制器區(qū)域網(wǎng)(CAN)可使用兩線雙絞線總線。集成電路裝置可從例如外部存儲(chǔ)器、高速接口、傳感器、外圍裝置等額外裝置功能 受益。存儲(chǔ)器可以是(例如，但不限于)一次性可編程器件(one time programmable,OTP), 電可編程只讀存儲(chǔ)器(EPROM)、電可擦除且可編程只讀存儲(chǔ)器(EEPROM)、快閃存儲(chǔ)器、靜態(tài) 隨機(jī)存取存儲(chǔ)器(SRAM)、動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)等。高速接口可以是(例如，但不限 于)以太網(wǎng)、通用串行總線(USB)、火線等。傳感器可用于測(cè)量(例如，但不限于)壓力、溫 度、濕度、電壓、電流、頻率、時(shí)間、輻射、PH等。外圍裝置可用于俘獲(例如，但不限于)視 頻、音頻、雷達(dá)、紅外線、超聲波信息等。針對(duì)這些裝置的集成電路封裝大小從成本和印刷電 路板空間兩項(xiàng)要求來看正變得更加關(guān)鍵。

發(fā)明內(nèi)容
因此，需要一種用于在集成電路裝置與額外外部裝置功能之間進(jìn)行通信的穩(wěn)健的 數(shù)據(jù)、地址和控制協(xié)議，其中此協(xié)議需要每一連接的封裝之間最小數(shù)目的信號(hào)I/O連接。根 據(jù)本發(fā)明的教示，可使用單節(jié)點(diǎn)信號(hào)連接將集成電路裝置與任何額外裝置功能電耦合在一 起，使得可有效利用穩(wěn)健的數(shù)據(jù)、地址和控制協(xié)議。舉例來說，額外外部裝置(下文中稱為“外圍裝置”)可以最少數(shù)目的連接耦合 到集成電路裝置，例如，可能需要用于數(shù)據(jù)、地址和控制的單節(jié)點(diǎn)總線加上電源和接地(例 如，分別為Vdd (或Vcc)和Vss)來用于集成電路裝置和外圍裝置的操作，因此集成電路封裝 (例如，SOT 23-3、SC70-3等)的最少三個(gè)外部連接(引腳、表面安裝引線等)可用于封裝 集成電路裝置和/或外圍裝置。當(dāng)實(shí)施多個(gè)外圍裝置時(shí)的外圍裝置地址選擇可利用低引腳 數(shù)集成電路封裝(例如，SOT 23-5、SOT 23-6、MS0P-8、S0IC-8等)上明確界定的裝置類型 尋址和/或額外地址選擇連接，和/或通過經(jīng)由單節(jié)點(diǎn)數(shù)據(jù)、地址和控制總線針對(duì)外圍裝置 的每一者編程外圍裝置地址。
根據(jù)如本發(fā)明中所描述的一特定實(shí)例實(shí)施例，一種用于數(shù)字裝置之間的數(shù)據(jù)、地 址和控制操作的增強(qiáng)型單節(jié)點(diǎn)協(xié)議可包括以下步驟提供具有雙向串行時(shí)鐘以及數(shù)據(jù)和控 制輸入-輸出(SCIO)端子的主控裝置；提供具有雙向SCIO端子的至少一個(gè)從屬裝置，其 中所述主控裝置SCIO端子和所述至少一個(gè)從屬裝置SCIO端子耦合在一起；從主控裝置 SCIO端子產(chǎn)生備用脈沖；從主控裝置SCIO端子產(chǎn)生開始標(biāo)頭；從主控裝置SCIO端子產(chǎn)生 主控裝置確認(rèn)；從主控裝置SCIO端子產(chǎn)生裝置地址；從主控裝置SCIO端子產(chǎn)生主控裝置 確認(rèn)；從從屬裝置SCIO端子產(chǎn)生從屬裝置確認(rèn)；從主控裝置SCIO端子產(chǎn)生命令；從主控 裝置SCIO端子產(chǎn)生主控裝置確認(rèn)；從從屬裝置SCIO端子產(chǎn)生從屬裝置確認(rèn)；當(dāng)將信息發(fā) 送到從屬裝置SCIO端子時(shí)從主控裝置SCIO端子產(chǎn)生信息字節(jié)；當(dāng)將信息發(fā)送到主控裝置 SCIO端子時(shí)從從屬裝置SCIO端子產(chǎn)生信息字節(jié)；從主控裝置SCIO端子產(chǎn)生終止主控裝置 確認(rèn)；以及從從屬裝置SCIO端子產(chǎn)生從屬裝置確認(rèn)。根據(jù)如本發(fā)明中描述的另一特定實(shí)例實(shí)施例，一種用于數(shù)字裝置之間的數(shù)據(jù)、地 址和控制操作的增強(qiáng)型單節(jié)點(diǎn)協(xié)議，所述協(xié)議包括以下步驟(a)提供具有雙向串行時(shí)鐘 以及數(shù)據(jù)和控制輸入-輸出(SCIO)端子的主控裝置；(b)提供具有雙向SCIO端子的至少 一個(gè)從屬裝置，其中所述主控裝置SCIO端子和所述至少一個(gè)從屬裝置SCIO端子耦合在一 起；(C)從主控裝置SCIO端子產(chǎn)生備用脈沖；(d)從主控裝置SCIO端子產(chǎn)生開始標(biāo)頭；(e) 從主控裝置SCIO端子產(chǎn)生主控裝置確認(rèn)；(f)從主控裝置SCIO端子產(chǎn)生多個(gè)裝置地址中 的一者；(g)從主控裝置SCIO端子產(chǎn)生主控裝置確認(rèn)；(h)確定是否針對(duì)多個(gè)裝置地址中 的所述一者產(chǎn)生從屬裝置確認(rèn)，其中如果產(chǎn)生了從屬裝置確認(rèn)，那么將多個(gè)裝置地址中的 所述一者存儲(chǔ)在從屬裝置表中；以及(i)重復(fù)步驟(C)至(h)直到已產(chǎn)生多個(gè)裝置地址中 的每一者為止。


可通過參看結(jié)合附圖進(jìn)行的以下描述來獲得對(duì)本發(fā)明的更完整理解，附圖中圖1說明根據(jù)本發(fā)明的一特定實(shí)例實(shí)施例以單節(jié)點(diǎn)數(shù)據(jù)、地址和控制總線耦合到 外圍裝置的集成電路數(shù)字裝置的示意框圖；圖2說明根據(jù)本發(fā)明的一特定實(shí)例實(shí)施例的實(shí)例低引腳數(shù)集成電路封裝的示意 平面圖；圖3說明根據(jù)本發(fā)明的一特定實(shí)例實(shí)施例的用于數(shù)據(jù)、地址和控制操作的增強(qiáng)型 單節(jié)點(diǎn)協(xié)議的命令結(jié)構(gòu)的示意圖；圖4說明圖1的單節(jié)點(diǎn)數(shù)據(jù)、地址和控制總線上的串行數(shù)字信號(hào)的曼徹斯特編碼的示意時(shí)序圖；圖5說明圖3所示的增強(qiáng)型單節(jié)點(diǎn)協(xié)議的備用脈沖的示意時(shí)序圖；圖6說明圖3所示的增強(qiáng)型單節(jié)點(diǎn)協(xié)議的開始標(biāo)頭的示意時(shí)序圖；圖7說明圖3所示的增強(qiáng)型單節(jié)點(diǎn)協(xié)議的8位裝置尋址結(jié)構(gòu)的示意圖；圖8說明圖3所示的增強(qiáng)型單節(jié)點(diǎn)協(xié)議的12位裝置尋址結(jié)構(gòu)的示意圖；圖9說明用于圖3所示的增強(qiáng)型單節(jié)點(diǎn)協(xié)議的主控裝置和從屬裝置確認(rèn)序列的示 意時(shí)序圖；圖10說明用于圖3所示的增強(qiáng)型單節(jié)點(diǎn)協(xié)議的暫停脈沖、主控裝置確認(rèn)和從屬裝置確認(rèn)的示意時(shí)序圖；圖11說明用于圖3所示的增強(qiáng)型單節(jié)點(diǎn)協(xié)議的多字節(jié)讀取序列的示意圖；以及圖12說明用于圖3所示的增強(qiáng)型單節(jié)點(diǎn)協(xié)議的多字節(jié)寫入序列的示意圖。雖然本發(fā)明容許各種修改和替代形式，但已在圖式中展示且本文中詳細(xì)描述本發(fā) 明的特定實(shí)例實(shí)施例。然而，應(yīng)了解，本文中對(duì)特定實(shí)例實(shí)施例的描述不希望將本發(fā)明限于 本文揭示的特定形式，而是相反，本發(fā)明將涵蓋如所附權(quán)利要求書界定的所有修改和等效 物。
具體實(shí)施例方式現(xiàn)參看圖式，示意性地說明特定實(shí)例實(shí)施例的細(xì)節(jié)。圖式中的相同元件將由相同 數(shù)字表示，且類似元件將由帶有不同小寫字母下標(biāo)的相同數(shù)字表示?，F(xiàn)參看圖1，描繪根據(jù)本發(fā)明的一特定實(shí)例實(shí)施例以單節(jié)點(diǎn)數(shù)據(jù)、地址和控制總線 耦合到外圍裝置的數(shù)字裝置的示意框圖。數(shù)字裝置102可通過適于串行時(shí)鐘的單節(jié)點(diǎn)數(shù) 據(jù)、地址和控制總線106以及數(shù)據(jù)和控制輸入-輸出(下文中稱為“SCI0”)耦合到一個(gè)或 一個(gè)以上外圍裝置104。數(shù)字裝置102可以是數(shù)字處理器，例如微處理器、微控制器、數(shù)字信 號(hào)處理器(DSP)、可編程邏輯陣列(PLA)、專用集成電路(ASIC)等。外圍裝置104可以是串行非易失性存儲(chǔ)器，例如一次性可編程(OTP)存儲(chǔ)器、電可 編程只讀存儲(chǔ)器(EPROM)、電可擦除且可編程只讀存儲(chǔ)器(EEPROM)、快閃存儲(chǔ)器等。外圍裝 置104還可以是串行存取易失性存儲(chǔ)器，例如靜態(tài)隨機(jī)存取存儲(chǔ)器(SRAM)、動(dòng)態(tài)隨機(jī)存取 存儲(chǔ)器(DRAM)等。外圍裝置104還可以是傳感器或其它類型的外圍裝置，例如攝像機(jī)、模/ 數(shù)轉(zhuǎn)換器(ADC)、數(shù)/模轉(zhuǎn)換器(DAC)、數(shù)字電位計(jì)、可編程增益放大器、輸入-輸出(I/O)端 口擴(kuò)展器、過程傳感器，例如(但不限于)溫度、壓力、振動(dòng)、流動(dòng)速率、PH等。單節(jié)點(diǎn)數(shù)據(jù)、 地址和控制總線106可以是導(dǎo)電節(jié)點(diǎn)，例如印刷電路板導(dǎo)體、集成電路裸片結(jié)合節(jié)點(diǎn)等。數(shù)字裝置102和/或外圍裝置104可具有(例如，但不限于)耦合到單節(jié)點(diǎn)數(shù)據(jù)、地址和控制總線106的有源上拉(例如，邏輯“1”)、下拉(例如，邏輯“0”)和高阻抗第三 狀態(tài)(三態(tài))驅(qū)動(dòng)器。本文中還預(yù)期具有上拉電阻器的開集配置且其在本發(fā)明的范圍內(nèi)。 數(shù)字裝置102和外圍裝置104可耦合到共同電源回路(例如、Vss、接地等)和電源(例如， Vcc、Vdd 等)。本文中預(yù)期單節(jié)點(diǎn)“總線連接”系統(tǒng)上的多個(gè)裝置之間通過單一 I/O信號(hào)的通信。 根據(jù)本發(fā)明的教示，可將一個(gè)數(shù)字裝置102界定為主控裝置，且負(fù)責(zé)初始化并協(xié)調(diào)在總線 106上與每一外圍(從屬)裝置104的所有操作。每一外圍裝置104響應(yīng)于主控?cái)?shù)字裝置 102啟始的動(dòng)作。外圍裝置104可經(jīng)設(shè)計(jì)以用于任何數(shù)目的目的?？捎每偩€106上的串行數(shù)字雙態(tài)信號(hào)在主控裝置與選定的從屬裝置之間傳送數(shù) 據(jù)?？偩€106上的信號(hào)協(xié)議可為(例如，但不限于)曼徹斯特編碼，或任何其它類型的串行 信號(hào)協(xié)議，例如不歸零(NRZ)、脈沖位置調(diào)制(PPM)、頻移鍵控(FSK)、相移鍵控(PSK)、幅移 鍵控(ASK)等，其可使用初始的開始標(biāo)頭字節(jié)(或其它長(zhǎng)度字)來將主控裝置與從屬裝置 時(shí)鐘同步在一起?？偩€106上的單節(jié)點(diǎn)數(shù)據(jù)、地址和控制由主控?cái)?shù)字裝置102控制，主控?cái)?shù)字裝置 102確定時(shí)鐘周期，控制總線存取并啟始所有操作，而外圍裝置104充當(dāng)從屬裝置。主控裝置與從屬裝置兩者可作為傳輸器或接收器而操作，但主控裝置確定哪一模式和操作有效。參看圖2，描繪根據(jù)本發(fā)明的一特定實(shí)例實(shí)施例的實(shí)例低引腳數(shù)集成電路封裝的示意平面圖。外圍裝置104可封裝在低引腳數(shù)集成電路封裝(例如，S0T23-3、S0T23-5、 SC70-3等)中。預(yù)期且在本發(fā)明范圍內(nèi)，可使用任何低引腳數(shù)集成電路封裝來封閉外圍裝 置104。集成電路封裝可具有接地端子Vss、電源端子Vdd或Vcc，以及適于接收和傳輸SCIO 的雙向串行輸入-輸出(I/O)端子。另外，當(dāng)集成電路封裝上有三個(gè)以上端子可用時(shí)，可使用硬連線地址選擇端子 (例如，但不限于AO和Al)。預(yù)期且在本發(fā)明范圍內(nèi)，可通過單節(jié)點(diǎn)數(shù)據(jù)、地址和控制總線 106上的SCIO端子經(jīng)由軟件指令執(zhí)行區(qū)塊地址設(shè)置。還預(yù)期且在本發(fā)明的范圍內(nèi)，數(shù)字裝 置102和/或外圍裝置104可封裝在雙裸片集成電路封裝中，其中單節(jié)點(diǎn)數(shù)據(jù)、地址和控制 總線106可以是集成電路封裝內(nèi)的結(jié)合線(未圖示)或其它直接的裸片到裸片的連接。參看圖3，描繪根據(jù)本發(fā)明的一特定實(shí)例實(shí)施例的用于數(shù)據(jù)、地址和控制操作的增 強(qiáng)型單節(jié)點(diǎn)協(xié)議的命令結(jié)構(gòu)的示意圖。備用脈沖320在主控裝置發(fā)送開始標(biāo)頭322的前面。 在已發(fā)送開始標(biāo)頭322之后跟隨著確認(rèn)序列324。確認(rèn)序列324包括主控裝置確認(rèn)(MAK)， 之后是無從屬裝置確認(rèn)(NoSAK)(見圖9)。接下來，主控裝置發(fā)送裝置地址326，之后是確 認(rèn)(ACK) 328a序列(見圖9)。主控裝置發(fā)送命令330，之后是另一 ACK328a序列。字地址 和/或數(shù)據(jù)(信息)字節(jié)332隨后可在需要時(shí)由主控裝置和/或從屬裝置發(fā)送，例如到從 屬外圍裝置104的存儲(chǔ)器寫入或從從屬外圍裝置104進(jìn)行的數(shù)據(jù)檢索。ACK 328a序列在發(fā) 送每一信息字節(jié)之后出現(xiàn)，直到發(fā)送最后的信息字節(jié)為止，接著發(fā)送ACK 328b序列(見圖 9)，其指示信息字節(jié)傳送的完成。參看圖4，描繪圖1的單節(jié)點(diǎn)數(shù)據(jù)、地址和控制總線上的串行數(shù)字信號(hào)的曼徹斯特 編碼的示意時(shí)序圖。單節(jié)點(diǎn)數(shù)據(jù)、地址和控制總線106可作為雙向單節(jié)點(diǎn)總線和數(shù)據(jù)傳輸 協(xié)議而操作?？蓪?shù)據(jù)發(fā)送到總線106上的裝置界定為傳輸器，且將接收數(shù)據(jù)的裝置界定為 接收器?？偩€106由主控裝置控制，且主控裝置確定時(shí)鐘周期，控制總線存取且可啟始主控 裝置與從屬裝置之間的所有操作。通常，數(shù)字裝置102將是主控裝置，且外圍裝置104將是 從屬裝置。主控裝置與從屬裝置兩者可作為傳輸器或接收器而操作，但主控裝置確定針對(duì) 每一裝置激活哪一操作模式(傳輸或接收)。多個(gè)裝置可連接到總線106，但僅一者將充當(dāng) 主控裝置。傳輸器將在位周期Te期間，優(yōu)選在位周期Te的大體中間處改變單節(jié)點(diǎn)總線106上 的SCIO的電壓電平?？偩€106上的SCIO是所需要的唯一 I/O信號(hào)，因?yàn)榇袝r(shí)鐘和數(shù)據(jù)兩 者通過曼徹斯特編碼嵌在一起。在曼徹斯特編碼中，每一位由在位周期Te的大體中間的強(qiáng) 制性沿組成。此沿的方向確定位的邏輯值。上升沿指示邏輯“1”，且下降沿指示邏輯“0”。曼徹斯特編碼的實(shí)例為(a)對(duì)于邏輯“0”，單節(jié)點(diǎn)總線電壓電平將從高(例如， Vdd)變?yōu)榈?例如，Vss)(下降沿)，和(b)對(duì)于邏輯“1”，單節(jié)點(diǎn)總線電壓電平將從低(例 如，Vss)變?yōu)楦?例如，Vdd)(上升沿)。接收器將感測(cè)單節(jié)點(diǎn)總線電壓電平變化并借此將 SCIO數(shù)據(jù)流的上升沿和下降沿分別解碼為邏輯1和邏輯0，且還將使其內(nèi)部時(shí)鐘與傳輸器 的位周期Te同步。參看圖5，其所描繪的是圖3所示的增強(qiáng)型單節(jié)點(diǎn)協(xié)議的備用脈沖的示意時(shí)序圖。備用脈沖320由總線106產(chǎn)生，總線106由主控裝置驅(qū)動(dòng)為持續(xù)時(shí)間為TSTBY(例如，最小 600微秒)的邏輯高(1)脈沖。備用脈沖320指示連接到總線106的所有裝置的復(fù)位條件， 且將這些裝置置于備用模式中，準(zhǔn)備好接收以開始標(biāo)頭322開始的新命令。當(dāng)選擇新從屬 裝置時(shí)使用備用脈沖320。備用脈沖320還可用于過早地終止命令。 參看圖6，其所描繪的是圖3所示的增強(qiáng)型單節(jié)點(diǎn)協(xié)議的開始標(biāo)頭的示意時(shí)序圖。 當(dāng)主控裝置在總線106上斷言邏輯電平低(0)脈沖時(shí)，開始標(biāo)頭322開始?？偩€106上的 邏輯電平0脈沖在持續(xù)時(shí)間THDR(例如，約5微秒)內(nèi)保持低。持續(xù)時(shí)間THDR允許裝置振 蕩器啟動(dòng)等，隨后開始標(biāo)頭322可由(例如，但不限于)正從傳輸裝置產(chǎn)生的8位二進(jìn)制碼 (例如，01010101)組成。在向邏輯1的第一總線106電平轉(zhuǎn)變時(shí)，從屬裝置開始同步(例 如，內(nèi)部時(shí)鐘定時(shí)同步)直到其中從屬裝置結(jié)束同步的最后轉(zhuǎn)變(產(chǎn)生01010101之后)為 止。開始標(biāo)頭322對(duì)于任何給定命令始終為所傳輸?shù)牡谝蛔止?jié)。在已發(fā)送開始標(biāo)頭322的 位(例如，字節(jié))之后，執(zhí)行確認(rèn)序列。僅針對(duì)此特定序列，僅斷言MAK且不存在SAK (從屬 裝置確認(rèn))，例如已完成開始標(biāo)頭322的八個(gè)傳輸位之后出現(xiàn)“NoSAK”。見下文圖9的描述。參看圖7和圖8，其分別所描繪的是圖3所示的增強(qiáng)型單節(jié)點(diǎn)協(xié)議的8位裝置尋 址結(jié)構(gòu)和12位裝置尋址結(jié)構(gòu)的示意圖。在開始標(biāo)頭322之后，發(fā)送裝置地址326。裝置地 址326可依據(jù)支持8位(圖7)還是12位(圖8)裝置尋址而分別由一個(gè)或兩個(gè)字節(jié)組成。 裝置地址326的目的是選擇總線106上連接的特定從屬裝置。因此，連接到總線106的每 一從屬裝置必須具有唯一的裝置地址326，否則將發(fā)生總線爭(zhēng)用且操作將不明確。12位選 擇834中的全1指示裝置的12位尋址。家族碼(family code) 736和836分別是裝置地址326a和326b中包含的4位值， 且指示外圍裝置104所駐存的家族。外圍裝置家族的實(shí)例包含(但不限于)存儲(chǔ)器裝置、溫 度傳感器、可編程增益放大器、I/O端口擴(kuò)展器、模/數(shù)轉(zhuǎn)換器(ADC)和數(shù)/模轉(zhuǎn)換器(DAC)。裝置碼738和838分別是4位和8位值，這取決于支持8位(圖7)還是12位(圖 8)裝置尋址。裝置碼738和838用于區(qū)分具有相同家族碼的裝置。預(yù)期且在本發(fā)明范圍內(nèi)， 一些裝置可支持可編程裝置碼位740和840，而在其它裝置上，這些位在制造裝置時(shí)可為固 定的。4位裝置碼738允許來自總線106上相同家族的多達(dá)16個(gè)裝置。8位裝置碼838允 許來自總線106上相同家族的多達(dá)256個(gè)裝置。參看圖9，其描繪的是用于圖3所示的增強(qiáng)型單節(jié)點(diǎn)協(xié)議的主控裝置和從屬裝置 確認(rèn)序列的示意時(shí)序圖。圖3的確認(rèn)序列ACK 324包括兩個(gè)位周期TE，第一位周期針對(duì)MAK (處于邏輯1)， 且第二位周期針對(duì)NoSAK，NoSak顯得完全無沿，例如，無裝置傳輸、未斷言狀態(tài)(三態(tài)輸出 驅(qū)動(dòng))。確認(rèn)序列ACK 324用于指示開始標(biāo)頭322的完成和12位裝置地址的第一字節(jié)的完 成(見圖8)。圖3的確認(rèn)序列ACK 328a包括兩個(gè)位，第一位針對(duì)MAK (邏輯1)，且第二位針對(duì) SAK(始終為邏輯1)。確認(rèn)序列ACK 328a用于指示操作的繼續(xù)，以及確認(rèn)字節(jié)的接收。圖3的確認(rèn)序列ACK 328b包括兩個(gè)位，第一位針對(duì)NoMAK (邏輯0)，且第二位針對(duì) SAK(始終為邏輯1)。確認(rèn)序列ACK 328b用于指示操作的終止，以及證實(shí)字節(jié)的接收。 然而，直到已選擇特定從屬裝置時(shí)，才有從屬裝置以SAK作出響應(yīng)。需要這樣以便 避免由于多個(gè)從屬裝置同時(shí)傳輸而導(dǎo)致的可能的總線沖突。返回參看圖7，對(duì)于8位尋址，僅開始標(biāo)頭322之后將沒有SAK出現(xiàn)。返回參看圖8，對(duì)于12位尋址，開始標(biāo)頭322和裝置 地址326b的最高有效字節(jié)(MSB) 834+836兩者之后將沒有SAK出現(xiàn)。MAK或NoMAK位作為每個(gè)確認(rèn)序列ACK 324和ACK 328的第一位而出現(xiàn)。其始終 由主控裝置發(fā)送，而不管哪一裝置(主控裝置還是從屬裝置)傳輸前面的字節(jié)。MAK被發(fā)送 作為邏輯“1”，且NoMAK被發(fā)送作為邏輯“O”。在確認(rèn)序列ACK 328a期間發(fā)送MAK指示當(dāng) 前操作將繼續(xù)。這意味著還有數(shù)據(jù)將由充當(dāng)傳輸器的裝置發(fā)送。NoMAK指示當(dāng)前操作將在 確認(rèn)序列ACK 328b完成之后立即終止。SAK位作為確認(rèn)序列ACK 328的第二位而出現(xiàn)，且嚴(yán)格由從屬裝置發(fā)送，而不管哪 一裝置傳輸前面的字節(jié)。SAK位被發(fā)送作為邏輯“1”，且缺少SAK位(NoSAK)顯得完全無沿， 艮口，無裝置傳輸。如果在發(fā)送裝置地址326之后，沒有從所尋址的從屬裝置接收到SAK位， 那么可能已發(fā)生錯(cuò)誤。當(dāng)缺少SAK位發(fā)生時(shí)，主控裝置可執(zhí)行備用脈沖320且接著可再次 開始所需的命令。SAK位的不出現(xiàn)還可用于確定連接到總線106的從屬裝置(圖1)?？偩€主控裝置 102可發(fā)送出多個(gè)詢問命令，所述多個(gè)詢問命令中的每一者具有與其相關(guān)聯(lián)的唯一地址。如 果在詢問命令之后接收到SAK位，那么存在具有所述詢問命令的地址的連接到總線106的 從屬裝置104。然而，如果缺少SAK位(NoSAK)，那么不存在連接到總線106的具有詢問命 令的地址的從屬裝置104，從而導(dǎo)致NoSAK。參看圖10，其描繪的是用于圖3所示的增強(qiáng)型單節(jié)點(diǎn)協(xié)議的暫停脈沖、主控裝置 確認(rèn)和從屬裝置確認(rèn)的示意時(shí)序圖。暫停脈沖1050是任選的且中止當(dāng)前尋址的從屬裝置 (在斷言時(shí))的操作。暫停脈沖1050允許主控裝置服務(wù)中斷等。主控裝置在下一 MAK位周 期開始時(shí)在總線106上將SCIO置于邏輯低(0)，且在暫停的同時(shí)繼續(xù)保持SCIO為低，持續(xù) 最少一個(gè)位周期TE。這將啟始所尋址的從屬裝置上的暫停。為了使最近尋址的從屬裝置離 開暫停條件，釋放暫停脈沖1050 (SCI0回到邏輯高(1))，且接著在適當(dāng)?shù)奈恢芷赥e內(nèi)，將首 先斷言MAK，且接著斷言SAK。隨后，正常數(shù)據(jù)/地址傳輸重新開始。暫停脈沖1050不能在 開始標(biāo)頭322期間出現(xiàn)。圖11說明用于圖3所示的增強(qiáng)型單節(jié)點(diǎn)協(xié)議的多字節(jié)讀取序列的示意圖。在來自 從屬裝置的每一數(shù)據(jù)字節(jié)之后，發(fā)送確認(rèn)序列。當(dāng)將從從屬裝置發(fā)送(讀取)另一數(shù)據(jù)字 節(jié)時(shí)，出現(xiàn)MAK和SAK序列。當(dāng)不再需要從從屬裝置發(fā)送(讀取)其它的數(shù)據(jù)字節(jié)時(shí)，出現(xiàn) NoMAK和SAK序列。來自主控裝置的NoMAK響應(yīng)結(jié)束從從屬裝置到主控裝置的數(shù)據(jù)傳輸。圖12說明用于圖3所示的增強(qiáng)型單節(jié)點(diǎn)協(xié)議的多字節(jié)寫入序列的示意圖。在到 從屬裝置的每一數(shù)據(jù)字節(jié)之后，發(fā)送確認(rèn)序列。當(dāng)將向從屬裝置寫入另一數(shù)據(jù)字節(jié)時(shí)，出現(xiàn)MAK和SAK序列。當(dāng)將不向從屬裝置寫入其它的數(shù)據(jù)字節(jié)時(shí)，出現(xiàn)NoMAK和SAK序列。來自 主控裝置的NoMAK響應(yīng)結(jié)束從主控裝置到從屬裝置的數(shù)據(jù)傳輸。預(yù)期且在本發(fā)明范圍內(nèi)，讀取和/或?qū)懭胄蛄羞€可包括錯(cuò)誤奇偶校驗(yàn)位，和/或錯(cuò) 誤校驗(yàn)與校正位。從屬裝置具有備用模式，在此時(shí)間期間，從屬裝置等待開始新的命令。將在以下 條件下進(jìn)入備用模式(a)NoMAK，之后為SAK (即，命令的有效終止)，或(b)接收備用脈沖 320。SCIO的高到低的轉(zhuǎn)變將促使從屬裝置退出備用模式并使裝置準(zhǔn)備好接收開始標(biāo)頭 322。備用模式還可用于通過僅在開始標(biāo)頭322的第一低脈沖開始時(shí)激活從屬裝置來提供低功率操作模式。從屬裝置具有裝置閑置模式，在此期間，忽略所有串行數(shù)據(jù)，直到出現(xiàn)備用脈沖 320為止。將在以下條件下進(jìn)入閑置模式(a)無效裝置地址，(b)無效命令字節(jié)，和/或 (c)錯(cuò)過的沿轉(zhuǎn)變，當(dāng)從屬裝置進(jìn)入備用模式時(shí)(如本文上文所描述)除外。雖然已參考本發(fā)明的實(shí)例實(shí)施例描繪、描述且界定了本發(fā)明的實(shí)施例，但此類參考不意味著對(duì)本發(fā)明的限制，且不將推斷出任何此類限制。所揭示的標(biāo)的物容許相關(guān)領(lǐng)域 的且受益于本發(fā)明的一般技術(shù)人員將作出的形式和功能上的大量修改、更改和等效物。本 發(fā)明的所描繪和描述的實(shí)施例僅為實(shí)例，且未詳盡描述本發(fā)明的范圍。
權(quán)利要求
一種用于數(shù)字裝置之間的數(shù)據(jù)、地址和控制操作的增強(qiáng)型單節(jié)點(diǎn)協(xié)議，所述協(xié)議包括以下步驟提供具有雙向串行時(shí)鐘以及數(shù)據(jù)和控制輸入-輸出(SCIO)端子的主控裝置；提供具有雙向SCIO端子的至少一個(gè)從屬裝置，其中所述主控裝置SCIO端子和所述至少一個(gè)從屬裝置SCIO端子耦合在一起；從所述主控裝置SCIO端子產(chǎn)生備用脈沖；從所述主控裝置SCIO端子產(chǎn)生開始標(biāo)頭；從所述主控裝置SCIO端子產(chǎn)生主控裝置確認(rèn)；從所述主控裝置SCIO端子產(chǎn)生裝置地址；從主控裝置SCIO端子產(chǎn)生所述主控裝置確認(rèn)；從所述從屬裝置SCIO端子產(chǎn)生從屬裝置確認(rèn)；從所述主控裝置SCIO端子產(chǎn)生命令；從所述主控裝置SCIO端子產(chǎn)生所述主控裝置確認(rèn)；從所述從屬裝置SCIO端子產(chǎn)生所述從屬裝置確認(rèn)；當(dāng)將信息發(fā)送到所述從屬裝置SCIO端子時(shí)從所述主控裝置SCIO端子產(chǎn)生信息字節(jié)；當(dāng)將信息發(fā)送到所述主控裝置SCIO端子時(shí)從所述從屬裝置SCIO端子產(chǎn)生信息字節(jié)；從所述主控裝置SCIO端子產(chǎn)生終止主控裝置確認(rèn)；以及從所述從屬裝置SCIO端子產(chǎn)生所述從屬裝置確認(rèn)。
2.根據(jù)權(quán)利要求1所述的增強(qiáng)型單節(jié)點(diǎn)協(xié)議，其中所述產(chǎn)生所述信息字節(jié)的步驟進(jìn)一 步包括產(chǎn)生多個(gè)信息字節(jié)的步驟，其中在所述多個(gè)信息字節(jié)的每一者之間產(chǎn)生所述主控裝 置確認(rèn)和所述從屬裝置確認(rèn)，直到產(chǎn)生來自所述主控裝置SCIO端子的所述終止主控裝置 確認(rèn)和來自所述從屬裝置SCIO端子的所述從屬裝置確認(rèn)為止。
3.根據(jù)權(quán)利要求2所述的增強(qiáng)型單節(jié)點(diǎn)協(xié)議，其中所述主控裝置確認(rèn)表示第一邏輯， 所述從屬裝置確認(rèn)表示所述第一邏輯，且所述終止主控裝置確認(rèn)表示第二邏輯。
4.根據(jù)權(quán)利要求3所述的增強(qiáng)型單節(jié)點(diǎn)協(xié)議，其中所述第一邏輯為邏輯1，且所述第二 邏輯為邏輯0。
5.根據(jù)權(quán)利要求3所述的增強(qiáng)型單節(jié)點(diǎn)協(xié)議，其中所述第一邏輯為邏輯0，且所述第二 邏輯為邏輯1。
6.根據(jù)權(quán)利要求1所述的增強(qiáng)型單節(jié)點(diǎn)協(xié)議，其中所述主控裝置和從屬裝置使用串行 傳送信號(hào)協(xié)議。
7.根據(jù)權(quán)利要求6所述的增強(qiáng)型單節(jié)點(diǎn)協(xié)議，其中所述串行傳送信號(hào)協(xié)議是曼徹斯特 信號(hào)協(xié)議。
8.根據(jù)權(quán)利要求6所述的增強(qiáng)型單節(jié)點(diǎn)協(xié)議，其中所述串行傳送信號(hào)協(xié)議是選自由以 下各項(xiàng)組成的群組不歸零(NRZ)、脈沖位置調(diào)制(PPM)、頻移鍵控(FSK)、相移鍵控(PSK) 和幅移鍵控(ASK)。
9.根據(jù)權(quán)利要求1所述的增強(qiáng)型單節(jié)點(diǎn)協(xié)議，其中所述備用脈沖至少為600微秒。
10.根據(jù)權(quán)利要求1所述的增強(qiáng)型單節(jié)點(diǎn)協(xié)議，其中所述開始標(biāo)頭包括至少八(8)位。
11.根據(jù)權(quán)利要求10所述的增強(qiáng)型單節(jié)點(diǎn)協(xié)議，其中所述開始標(biāo)頭包括八(8)位模式 01010101。
12.根據(jù)權(quán)利要求1所述的增強(qiáng)型單節(jié)點(diǎn)協(xié)議，其中所述裝置地址包括家族碼和裝置碼。
13.根據(jù)權(quán)利要求12所述的增強(qiáng)型單節(jié)點(diǎn)協(xié)議，其中所述家族碼為四(4)位，且所述裝 置碼為四(4)位。
14.根據(jù)權(quán)利要求12所述的增強(qiáng)型單節(jié)點(diǎn)協(xié)議，其中所述家族碼為四(4)位，且所述裝 置碼為八(8)位。
15.根據(jù)權(quán)利要求12所述的增強(qiáng)型單節(jié)點(diǎn)協(xié)議，其中所述裝置地址包括兩個(gè)字節(jié)，所 述裝置地址的第一字節(jié)包括具有位模式1111的四(4)位的選擇標(biāo)頭和四(4)位的家族碼； 以及所述裝置地址的第二字節(jié)包括八(8)位的裝置碼。
16.根據(jù)權(quán)利要求1所述的增強(qiáng)型單節(jié)點(diǎn)協(xié)議，其中所述命令包括八(8)位。
17.根據(jù)權(quán)利要求1所述的增強(qiáng)型單節(jié)點(diǎn)協(xié)議，其中所述信息字節(jié)是選自由地址和數(shù) 據(jù)組成的群組。
18.根據(jù)權(quán)利要求1所述的增強(qiáng)型單節(jié)點(diǎn)協(xié)議，其進(jìn)一步包括從所述主控裝置SCIO端 子產(chǎn)生暫停脈沖的步驟。
19.根據(jù)權(quán)利要求18所述的增強(qiáng)型單節(jié)點(diǎn)協(xié)議，其中所述暫停脈沖中止當(dāng)前所尋址的 從屬裝置的操作。
20.根據(jù)權(quán)利要求18所述的增強(qiáng)型單節(jié)點(diǎn)協(xié)議，其中當(dāng)來自所述主控裝置SCIO端子的 所述暫停脈沖從邏輯0變?yōu)檫壿?時(shí)，所述當(dāng)前所尋址的從屬裝置離開暫停條件，產(chǎn)生所述 主控裝置確認(rèn)且產(chǎn)生所述從屬裝置確認(rèn)。
21.根據(jù)權(quán)利要求1所述的增強(qiáng)型單節(jié)點(diǎn)協(xié)議，其中所述主控裝置SCIO端子是主控裝 置集成電路上的連接墊。
22.根據(jù)權(quán)利要求21所述的增強(qiáng)型單節(jié)點(diǎn)協(xié)議，其中所述主控裝置集成電路被封閉在 集成電路封裝中。
23.根據(jù)權(quán)利要求22所述的增強(qiáng)型單節(jié)點(diǎn)協(xié)議，其中所述主控裝置SCIO端子是所述主 控裝置集成電路封裝上的連接。
24.根據(jù)權(quán)利要求1所述的增強(qiáng)型單節(jié)點(diǎn)協(xié)議，其中所述從屬裝置SCIO端子是從屬裝 置集成電路上的連接墊。
25.根據(jù)權(quán)利要求24所述的增強(qiáng)型單節(jié)點(diǎn)協(xié)議，其中所述從屬裝置集成電路被封閉在 集成電路封裝中。
26.根據(jù)權(quán)利要求24所述的增強(qiáng)型單節(jié)點(diǎn)協(xié)議，其中所述從屬裝置SCIO端子是所述從 屬裝置集成電路封裝上的連接。
27.根據(jù)權(quán)利要求1所述的增強(qiáng)型單節(jié)點(diǎn)協(xié)議，其中所述主控裝置SCIO端子和所述至 少一個(gè)從屬裝置SCIO端子以SCIO總線耦合在一起。
28.一種用于數(shù)字裝置之間的數(shù)據(jù)、地址和控制操作的增強(qiáng)型單節(jié)點(diǎn)協(xié)議，所述協(xié)議包 括以下步驟(a)提供具有雙向串行時(shí)鐘以及數(shù)據(jù)和控制輸入-輸出(SCIO)端子的主控裝置；(b)提供具有雙向SCIO端子的至少一個(gè)從屬裝置，其中所述主控裝置SCIO端子和所述 至少一個(gè)從屬裝置SCIO端子耦合在一起；(C)從所述主控裝置SCIO端子產(chǎn)生備用脈沖；(d)從所述主控裝置SCIO端子產(chǎn)生開始標(biāo)頭；(e)從所述主控裝置SCIO端子產(chǎn)生主控裝置確認(rèn)；(f)從所述主控裝置SCIO端子產(chǎn)生多個(gè)裝置地址中的一者；(g)從主控裝置SCIO端子產(chǎn)生所述主控裝置確認(rèn)；(h)確定是否針對(duì)所述多個(gè)裝置地址中的所述一者產(chǎn)生從屬裝置確認(rèn)，其中如果產(chǎn)生所述從屬裝置確認(rèn)，那么將所述多個(gè)裝置地址中的所述一者存儲(chǔ)在從屬裝置表中；以及(i)重復(fù)步驟(c)至(h)直到已產(chǎn)生所述多個(gè)裝置地址中的每一者為止。
全文摘要
一種充當(dāng)主控裝置的集成電路數(shù)字裝置使用用于數(shù)據(jù)、地址和控制操作的增強(qiáng)型單節(jié)點(diǎn)協(xié)議與充當(dāng)從屬裝置的至少一個(gè)外圍裝置通信。所述外圍裝置可選自任何數(shù)目的不同功能。所述外圍裝置可封裝在低引腳數(shù)集成電路封裝中。所述外圍裝置集成電路封裝至少可具有接地端子VSS、電源端子VDD或VCC，和雙向串行時(shí)鐘，以及數(shù)據(jù)和控制輸入-輸出(SCIO)端子。來自所述主控裝置和從屬裝置兩者的確認(rèn)序列確保其之間的穩(wěn)健通信。
文檔編號(hào)G06F13/42GK101802801SQ200880106818
公開日2010年8月11日 申請(qǐng)日期2008年9月11日 優(yōu)先權(quán)日2007年9月14日
發(fā)明者亞歷克斯·馬丁內(nèi)斯, 克里斯托弗·A·帕里斯, 戴維·L·威爾基, 羅伯特·S·格林, 馬丁·R·鮑曼, 馬丁·S·克瓦斯尼奇卡 申請(qǐng)人:密克羅奇普技術(shù)公司