專利名稱：計算機數(shù)據(jù)采集分發(fā)器電路板的制作方法
技術(shù)領(lǐng)域：
本實用新型屬于計算機插接線路板技術(shù)領(lǐng)域，尤其涉及一種計算機數(shù)據(jù) 采集分發(fā)器電路板。
背景技術(shù)：
數(shù)據(jù)采集分發(fā)器是一種常見的計算機附加控制卡，目前使用的數(shù)據(jù)采集 分發(fā)器電路板由于芯片的擺布位置不合理，設(shè)計線路不科學(xué)，數(shù)據(jù)采集分發(fā) 器電路板面積增大，從而數(shù)據(jù)采集分發(fā)器造成體積大，在計算機內(nèi)部安裝、 拆卸困難，并且由于芯片集成度低，使板子各芯片數(shù)量增加，芯片發(fā)熱量大， 容易造成計算機死機，并且由于各芯片之間的線路長，通訊信號在板子上的 傳輸距離長，使得數(shù)據(jù)采集的速度降低。

實用新型內(nèi)容
本實用新型要解決的問題就是提供一種能夠有效減少數(shù)據(jù)采集分發(fā)器的 面積、提高數(shù)據(jù)采集的速度的計算機數(shù)據(jù)采集分發(fā)器電路板。
為解決上述問題，本實用新型采用的技術(shù)方案為包括基板和位于所述 的基板下方的插腳，在所述的基板上設(shè)置有中央處理器、接口控制芯片、邏 輯處理芯片、第一動態(tài)存儲器、第二動態(tài)存儲器、通訊發(fā)送芯片和通訊接收 芯片，接口控制芯片位于所述的電路板的中部靠下位置，在所述的接口控制 芯片的右方為所述的第一動態(tài)存儲器，在所述的第一動態(tài)存儲器上方為第二 動態(tài)存儲器，所述的邏輯處理芯片位于所述的接口控制芯片的上方，所述的 中央處理器位于所述的邏輯處理芯片的右上方，所述的通訊接收芯片位于所 述的接口控制芯片的左方，所述的通訊發(fā)送芯片位于所述的通訊接收芯片下 方。其附加技術(shù)特征為
在所述的第一動態(tài)存儲器與所述的第二動態(tài)存儲器之間設(shè)置有第一橋接 芯片，在所述的第二動態(tài)存儲器與所述的中央處理器之間設(shè)置有輔助存儲器 芯片，在所述的邏輯處理芯片右方設(shè)置有第二橋接芯片，在所述的接口控制 芯片左方設(shè)置有第三橋接芯片；
在所述的通訊接收芯片的上方設(shè)置有復(fù)位芯片、第四橋接芯片、第五橋 接芯片和第六橋接芯片。
本實用新型所提供的計算機數(shù)據(jù)采集分發(fā)器電路板與現(xiàn)有技術(shù)相比，具 有以下優(yōu)點由于接口控制芯片位于所述的電路板的中部靠下位置，在所述 的接口控制芯片的右方為所述的第一動態(tài)存儲器，在所述的第一動態(tài)存儲器 上方為第二動態(tài)存儲器，所述的邏輯處理芯片位于所述的接口控制芯片的上 方，所述的中央處理器位于所述的邏輯處理芯片的右上方，所述的通訊接收 芯片位于所述的接口控制芯片的左方，所述的通訊發(fā)送芯片位于所述的通訊 接收芯片下方，這樣，使得布線更加緊湊，大大降低了數(shù)據(jù)采集分發(fā)器電路 板的面積；縮短了通訊信號在板子上的傳輸距離長，提高了數(shù)據(jù)采集的速度。


附圖為本實用新型計算機數(shù)據(jù)采集分發(fā)器電路板的結(jié)構(gòu)示意圖。
具體實施方式
以下結(jié)合附圖對本實用新型計算機數(shù)據(jù)采集分發(fā)器電路板的結(jié)構(gòu)和使用 原理做進一步詳細(xì)說明。
如附圖所示，本實用新型計算機數(shù)據(jù)采集分發(fā)器電路板，包括基板1和
位于所述的基板1下方的插腳2，在基板1上設(shè)置有中央處理器(W78E58) 3、接口控制芯片(PCI卯52)4 、邏輯處理芯片(GAL16V8D)5、配合接口控制 芯片4執(zhí)行與計算機接口部分的指令的第一動態(tài)存儲器(IDT7132)6、配合中 央處理器3內(nèi)存儲的主控程序的運行第二動態(tài)存儲器(HY628400)7、通訊發(fā) 送芯片(SN75174)8和通訊接收芯片(SN75175)9。接口控制芯片4位于基板1的中部靠下位置，在接口控制芯片4的右方為所述的第一動態(tài)存儲器6，在 第一動態(tài)存儲器6上方為第二動態(tài)存儲器7，邏輯處理芯片5位于接口控制 芯片4的上方，中央處理器3位于邏輯處理芯片5的右上方，通訊接收芯片 9位于接口控制芯片4的左方，通訊發(fā)送芯片8位于所述的通訊接收芯片9 的下方。在第一動態(tài)存儲器6與第二動態(tài)存儲器7之間設(shè)置有第一橋接芯片 (HC573)10，在第二動態(tài)存儲器7與中央處理器3之間設(shè)置有輔助存儲器芯 片(DS1312)11,在邏輯處理芯片5的右方設(shè)置有配合接口控制芯片4和第一 動態(tài)存儲器6之間的數(shù)據(jù)傳輸?shù)牡诙蚪有酒?HC245)12，在接口控制芯片 左方設(shè)置有配合接口控制芯片4與計算機PCI控制芯片的同步聯(lián)動的第三橋 接芯片(93LC46) 13。
為了保證與外部設(shè)備通訊發(fā)送接收的穩(wěn)定，在通訊接收芯片9的上方設(shè) 置有第四橋接芯片(HC21)14、第五橋接芯片(74HC125)15和第六橋接芯片 (74HC04)17以及復(fù)位芯片(MAX813L) 16。
權(quán)利要求1、計算機數(shù)據(jù)采集分發(fā)器電路板，包括基板和位于所述的基板下方的插腳，在所述的基板上設(shè)置有中央處理器、接口控制芯片、邏輯處理芯片、第一動態(tài)存儲器、第二動態(tài)存儲器、通訊發(fā)送芯片和通訊接收芯片，其特征在于所述的接口控制芯片位于所述的基板的中部靠下位置，在所述的接口控制芯片的右方為所述的第一動態(tài)存儲器，在所述的第一動態(tài)存儲器上方為第二動態(tài)存儲器，所述的邏輯處理芯片位于所述的接口控制芯片的上方，所述的中央處理器位于所述的邏輯處理芯片的右上方，所述的通訊接收芯片位于所述的接口控制芯片的左方，所述的通訊發(fā)送芯片位于所述的通訊接收芯片下方。
2、 根據(jù)權(quán)利要求1所述的計算機數(shù)據(jù)采集分發(fā)器電路板，其特征在于 在所述的第一動態(tài)存儲器與所述的第二動態(tài)存儲器之間設(shè)置有第一橋接芯 片，在所述的第二動態(tài)存儲器與所述的中央處理器之間設(shè)置有輔助存儲器芯 片，在所述的邏輯處理芯片右方設(shè)置有第二橋接芯片，在所述的接口控制芯 片左方設(shè)置有第三橋接芯片。
3、 根據(jù)權(quán)利要求l所述的計算機數(shù)據(jù)采集分發(fā)器電路板，其特征在于 在所述的通訊接收芯片的上方設(shè)置有復(fù)位芯片、第四橋接芯片、第五橋接芯 片和第六橋接芯片。
專利摘要本實用新型屬于計算機插接線路板技術(shù)領(lǐng)域，公開了一種計算機數(shù)據(jù)采集分發(fā)器電路板。其主要技術(shù)特征為接口控制芯片位于所述的電路板的中部靠下位置，在所述的接口控制芯片的右方為所述的第一動態(tài)存儲器，在所述的第一動態(tài)存儲器上方為第二動態(tài)存儲器，所述的邏輯處理芯片位于所述的接口控制芯片的上方，所述的中央處理器位于所述的邏輯處理芯片的右上方，所述的通訊接收芯片位于所述的接口控制芯片的左方，所述的通訊發(fā)送芯片位于所述的通訊接收芯片下方。這樣，使得布線更加緊湊，大大降低了數(shù)據(jù)采集分發(fā)器電路板的面積；縮短了通訊信號在板子上的傳輸距離長，提高了數(shù)據(jù)采集的速度。
文檔編號G06F1/18GK201229528SQ20082007786
公開日2009年4月29日 申請日期2008年7月11日 優(yōu)先權(quán)日2008年7月11日
發(fā)明者楊 居, 輝 張, 高立坤 申請人:輝 張