專利名稱：儲存系統(tǒng)及其方法
技術領域：
本發(fā)明是有關于數(shù)據儲存，且特別是關于數(shù)據儲存系統(tǒng)及其方法。
背景技術：
在計算機系統(tǒng)中，數(shù)據儲存在儲存裝置，例如，硬盤驅動器或是CD/DVD 光驅。為了適應不同的應用和數(shù)據，計算機系統(tǒng)使用多個儲存裝置，使得計算 機主機可以存取不同數(shù)據格式的數(shù)據。因為不同儲存裝置儲存具有不同數(shù)據格 式的數(shù)據，每個儲存裝置都需要使用特定的控制器用以控制儲存裝置以及計算 機主機之間的數(shù)據流。然而，這種方法將會消耗計算機系統(tǒng)中的軟件以及硬件 資源，因此需要一種儲存裝置系統(tǒng)以及其方法，用以減低系統(tǒng)復雜度和制造費 用。
發(fā)明內容
為解決上述存取不同數(shù)據格式的數(shù)據需要消耗計算機系統(tǒng)中軟件以及硬件 資源的問題，本發(fā)明提出一種儲存系統(tǒng)及其方法，能夠降低系統(tǒng)復雜度和制造 費用。
本發(fā)明提出一種儲存系統(tǒng)，包括第一及第二儲存裝置、第一及第二模擬前 端以及控制器。第一及第二模擬前端，耦接第一及第二儲存裝置，從第一及第 二儲存裝置接收第一及第二模擬數(shù)據用以轉換為第一及第二數(shù)字數(shù)據?？刂破?耦接至第一及第二模擬前端，包括信號處理器以及共同存儲器。信號處理器接 收第一及第二數(shù)字數(shù)據用以根據數(shù)據類型執(zhí)行第一及第二數(shù)字信號處理，以及 在共同存儲器內存取處理后的第 一及第二數(shù)字數(shù)據。共同存儲器耦接信號處理 器，使得信號處理器可以存取共同存儲器。
本發(fā)明另提出 一種用于儲存系統(tǒng)方法，包括接收第 一及第二模擬數(shù)據用以 轉換成為第一及第二數(shù)字數(shù)據；接收第一及第二數(shù)字數(shù)據用以根據數(shù)據類型執(zhí) 行第 一及第二數(shù)字信號處理，以及在共同存儲器內存取處理后的第一及第二數(shù)字數(shù)據。
上述儲存系統(tǒng)及其方法通過在共同存儲器內存取處理后的第 一及第二數(shù)字 數(shù)據，減少了計算機系統(tǒng)中軟件以及硬件資源的消耗，從而可以有效的降低電 路占用面積，并且可以減少噪聲以及增加線性度。
圖1顯示相關技術數(shù)據儲存系統(tǒng)的方塊圖。
圖2顯示本發(fā)明實施方式的儲存系統(tǒng)的方塊圖。 圖3顯示本發(fā)明實施方式的另一儲存系統(tǒng)的方塊圖。 圖4顯示本發(fā)明實施方式的另一儲存系統(tǒng)的方塊圖。 圖5顯示本發(fā)明實施方式的另一儲存系統(tǒng)的方塊圖。 圖6顯示本發(fā)明實施方式的另一儲存系統(tǒng)的方塊圖。 圖7顯示圖2到圖6中的存取矩陣的方塊圖。
具體實施例方式
在此必須說明的是，在下面揭露內容中所提出的不同實施方式或范例，是 用以說明本發(fā)明所揭示的不同技術特征，其所描述的特定范例或排列是用以簡 化本發(fā)明，然非用以限定本發(fā)明。此外，在不同實施方式或范例中可能重復使 用相同的參考數(shù)字與符號，這些重復使用的參考數(shù)字與符號是用以說明本發(fā)明 所揭示的內容，而非用以表示不同實施方式或范例間的關系。
圖1顯示相關技術儲存系統(tǒng)的方塊圖，包括光驅100、控制器102、硬盤驅 動器120以及控制器122。光驅IOO耦"J妄至控制器102,以及^5更盤驅動器120耦 接至控制器122?？刂破?02包括才莫擬前端(analog front end)1020、數(shù)字信號處 理器(Digital Signal Processor,以下簡稱為DSP)1022、編解碼器(codec) 1024以及 存儲器1026。類似地，控制器122包括模擬前端1220、 DSP 1222、編解碼器1224 以及存儲器1226。控制器102對光驅100輸出的^據D^進行處理，并產生數(shù) 據Dm。相似的，控制器122對硬盤驅動器120輸出的數(shù)據DjM進行處理，并產 生數(shù)據DB2。反之，控制器102以及122也可以分別接收數(shù)據DA2、 DB2，并分 別將數(shù)據D^、 Dm輸出至光驅100與硬盤驅動器120。
每個儲存驅動器(storage drive)需要 一 個專門的控制器來控制數(shù)據流 (dataflow)以及存取其中的數(shù)據。因為光驅100以及硬盤驅動器120存取不同數(shù)據格式的數(shù)據，控制器102以及控制器122必須使用分開的模擬前端、DSP、編 解碼器以及存儲器來處理數(shù)據，所有的硬件組件不可共享，所以建造相關技術 儲存系統(tǒng)的費用很高。
圖2顯示本發(fā)明實施方式的儲存系統(tǒng)的方塊圖，包括裝置A 200a、裝置B 200b、裝置C 200x、模擬前端220a、 220b、 220x、總線接口單元(bus interface unit)222a、 222b、 222x以及控制器24?？刂破?4包括接口 240、存取矩陣242、 DSP 244、編解碼器246以及存儲器248。
在圖2的儲存系統(tǒng)中，模擬前端電路和控制器分開?？刂破髡掀渲兴?的數(shù)字信號處理程序來為所有類型的數(shù)據格式執(zhí)行數(shù)字數(shù)據程序，啟用主機計 算機(未圖示)用以存取儲存裝置內的數(shù)據，以及在才喿作時共享存儲器248,由 此減少電路大小以及降低電路復雜度。
裝置A 200a、裝置B 200b以及裝置C 200x可以是》茲性(magnetic)儲存裝置 (例如硬盤驅動器)，光學儲存裝置(例如CDROM)，電子儲存裝置(例如非易失性 存儲卡)，或是以上任意儲存裝置的組合。
模擬前端220a、 220b、 220x以及控制器24位于分開的集成電路上，所以 控制器24可以將數(shù)字信號處理器、編碼器/解碼器以及存儲器集成到一個單獨的 集成電路上并共享硬件資源。
模擬前端220a、 220b以及220x從裝置A 200a、裝置B 200b以及裝置C 200x
接收模擬數(shù)據D^、 Dbi以及Dx,，用以將其轉換到凄t字數(shù)據Da2、 Db2以及Dx2,
接著經由總線4妄口單元222a、 222b以及222x轉才灸到預定的數(shù)據格式。
接口 240可以是串聯(lián)或并聯(lián)的接口。存取矩陣242經由接口 240,提供數(shù)字 數(shù)據032、 Db2、 Dx2以及控制信號到模擬前端220a、 220b以及220x。存取矩陣 242也提供在裝置A200a、裝置B 200b以及裝置c 200X之間，用以指導數(shù)字數(shù)
據Dc、 Db2以及D^的路徑，增加所揭露的儲存系統(tǒng)的輸入/輸出效能。存取矩
陣242可以由復用器或交叉開關(crossbar switch)實i見。
DSP244對數(shù)字數(shù)據Da2、 Db2以及Dx2執(zhí)行數(shù)字信號處理。數(shù)字信號處理可 以是和目標應用有關的數(shù)學程序。
編解碼器246使用預定的方式來編碼和解碼數(shù)字數(shù)據Da2、 Db2以及Dx2,用
以達成目標應用。例如，預定的編碼/解碼方式可以是符合CD或DVD數(shù)據格式 的/\比十四調變或/\比十四調變改進(Eight-to-Fourteen Modulation/ Eight-to-Fourteen Modulation plus, EFM/EFM+)。在解石馬程序中，編解碼器246沖艮據其數(shù)據格式產生解碼的數(shù)字數(shù)據Da2、 Db2以及Dx2給DSP244。相對的，在編 碼程序中，編解碼器246接收由DSP 244而來的處i里數(shù)據，用以編碼到合適的 數(shù)據格式，并將其儲存到儲存裝置?？刂破?4還用于^Mv其它裝置(例如主機計算 機)接收數(shù)據D。，或者提供數(shù)據D。給其它裝置。
在同時或分別執(zhí)行數(shù)字信號處理以及編碼/解碼處理時，存儲器248為數(shù)字
數(shù)據Da2、 Db2以及Dx2提供暫存數(shù)據的儲存空間，所以所需的存儲器得以減少。
因此，圖2的儲存系統(tǒng)和相關技術的系統(tǒng)相比，提供了增加的使用率、降低的 電路復雜度、減低的制造費用以及減低的功率消耗。
圖3顯示本發(fā)明實施方式的另一儲存系統(tǒng)的方塊圖，包括裝置A 300a、裝 置B300b、裝置C300x、模擬前端電路32a、 32b、 32x以及控制器34。裝置A 300a、裝置B 300b以及裝置C 300x經由模擬前端電路32a、 32b以及32x耦接 控制器34。模擬前端電路32a包括模擬前端320a、總線接口單元322a以及加密 器324a。同樣地，模擬前端電路32b包括才莫擬前端320b、總線接口單元322b 以及加密器324b,以及模擬前端電路32x包括模擬前端320x、總線接口單元322x 以及加密器324x?？刂破?4包括接口 340、存取矩陣342、 DSP 344、編解碼器 346、解加密器343以及存儲器348。
圖3中模擬前端、總線接口單元、接口、存取矩陣、DSP、編解碼器以及存 儲器的實現(xiàn)以及運作可以參考圖2的說明，在此不再重復。
加密器324a、 324b以及324x對數(shù)字數(shù)據Da2、 Db2以及D。進行加密，用以 在總線接口單元和控制器間數(shù)據傳輸時提供加強的凄t據安全性，禁止非法數(shù)據 復制?？刂破?4內提供的解加密器343對加密的數(shù)字數(shù)據Da2、 Db2以及Dx2進
行相對應的解加密動作。數(shù)字數(shù)據Da2、 Db2以及Dx2的加密和解加密程序可以相
同或是不同。
圖4顯示本發(fā)明實施方式的另一儲存系統(tǒng)的方塊圖，包括裝置A 400a、裝 置B 400b、裝置C 400x以及控制器42。裝置A400a、裝置B 400b、裝置C 400x 和控制器42并聯(lián)耦接?？刂破?2包括接口 420、超級模擬前端(super analog front end) 、 DSP 424、編解碼器426以及存4諸器428。
圖4顯示了所有儲存裝置整合在一個單獨集成電^^內的控制器，所以不再 需要數(shù)據接口，數(shù)據接口包括總線接口單元以及數(shù)據矩陣。圖4中關于DSP、 編解碼器以及存儲器的實現(xiàn)以及運作可以參考圖2的i兌明，在此不再重復。
控制器42將用于模擬數(shù)據Dal、 Dbl以及Dxl的模擬前端整合成為超級模擬前端422，用以提供數(shù)字數(shù)據轉換。超級模擬前端422經由接口 420接收模擬數(shù)
據D^、 Db,以及Dxp并且根據模擬數(shù)據Da!、 Dw以及Du的數(shù)據類型產生數(shù)字
數(shù)據。和圖2中的儲存系統(tǒng)相比，因為模擬前端與控制器42整合到一個單獨的 集成電路，所以不再需如圖2所示的總線接口單元222a、 222b、 222x以及存取 矩陣242,因此降低制造成本和系統(tǒng)復雜度。
圖5顯示本發(fā)明實施方式的另一儲存系統(tǒng)的方塊圖，包括裝置A 500a、裝 置B 500b、裝置C 500c、超級才莫擬前端(super analog front end)520a、超級總線4妄 口單元(super bus interface unit)522a、模擬前端520c、總線接口單元522c以及控 制器54。裝置A 500a以及裝置B 500b經由超級沖莫擬前端520a以及超級總線接 口單元522a耦接控制器54。裝置C 500c經由模擬前端520c以及總線接口單元 522c耦接控制器54?？刂破?4包括接口 540、存取頭巨陣542、 DSP 544、編解 碼器546以及存儲器548。
圖5中模擬前端、總線接口單元、接口、存取矩陣、DSP、編解碼器以及存 儲器的實現(xiàn)以及運作可以參考圖2的說明，在此不再重復。
裝置A 500a以及裝置B 500b共享超級模擬前端520a以及超級總線接口單 元522a,將模擬數(shù)據Du以及Db,轉換為數(shù)字數(shù)據Da2。裝置C500c使用模擬前 端520c以及總線接口單元522c用以接收模擬數(shù)據Dcl，并且提供數(shù)字數(shù)據Dc2 到控制器54。儲存系統(tǒng)內的超級模擬前端和模擬前端的組合增加了系統(tǒng)的靈活 性以及擴展性。
圖6顯示本發(fā)明實施方式的另一儲存系統(tǒng)的方塊圖，包括裝置A 600a、裝 置B600b、裝置C600c、超級模擬前端620a、超級總線接口單元622a、模擬前 端620c、總線接口單元622c以及控制器64。裝置A 600a以及裝置B 600b經由 超級模擬前端620a以及超級總線接口單元622a壽禺4妾控制器64。裝置C 600c 經由 l擬前端620c以及總線接口單元622c耦接控制器64?？刂破?4包括^接口 640、存取矩陣642、 DSP 644、編解碼器646、存4諸器648以及多存取單元649。
主機系統(tǒng)經由多存取單元649同時或分別存取裝置A 600a、裝置B 600b以 及裝置C 600c內的數(shù)據，允許同時執(zhí)行多個計算才幾應用，以及增加硬件以及軟 件使用率。多個數(shù)據的存取可以以有線或無線的方式達成。
圖7顯示圖2到圖6中的存取矩陣的方塊圖，包括復用器7420以及7422。
存取矩陣742包括復用器，其可以引導模擬前端和DSP之間，以及DSP和
存儲器之間的數(shù)據流。例如，當主機系統(tǒng)從儲存裝置讀取數(shù)據時，數(shù)字數(shù)據Da2、Db2以及D^會被傳送到DSP 244用以執(zhí)行信號處理，復用器7420控制其間的數(shù) 據流，使得DSP 244可以根據數(shù)據類型執(zhí)行數(shù)字信號處理動作。在數(shù)字信號處 理/編碼/解碼程序中，復用器7422控制中間的數(shù)據使其暫存于存儲器248,并且
在之后使用，允許數(shù)字數(shù)據Da2、 Db2以及Dx2共享存儲器來執(zhí)行信號處理。
以上所述僅為本發(fā)明的較佳實施方式，凡依本發(fā)明權利要求所做的均等變 化與修飾，皆應屬本發(fā)明的涵蓋范圍。
權利要求
1.一種儲存系統(tǒng)，包括第一儲存裝置及第二儲存裝置；第一模擬前端及第二模擬前端，耦接上述第一儲存裝置及上述第二儲存裝置，從上述第一儲存裝置及上述第二儲存裝置接收第一模擬數(shù)據及第二模擬數(shù)據，用以轉換為第一數(shù)字數(shù)據及第二數(shù)字數(shù)據；以及控制器，耦接至上述第一模擬前端及上述第二模擬前端，包括信號處理器，接收上述第一數(shù)字數(shù)據及上述第二數(shù)字數(shù)據，用以根據數(shù)據類型執(zhí)行第一數(shù)字信號處理及第二數(shù)字信號處理，以及在共同存儲器內存取上述處理后的第一數(shù)字數(shù)據及第二數(shù)字數(shù)據；以及上述共同存儲器，耦接上述信號處理器，使得上述信號處理器可以存取上述共同存儲器。
2. 如權利要求1所述的儲存系統(tǒng)，其特征在于，上述第一模擬前端及上述第 二模擬前端更包括第 一加密器及第二加密器，對上述第 一數(shù)字數(shù)據及上述第二 數(shù)字數(shù)據執(zhí)行加密程序，以及上述控制器更包括第 一解加密器及第二解加密器， 對上述加密的第 一數(shù)字數(shù)據及第二數(shù)字數(shù)據執(zhí)行解加密程序。
3. 如權利要求1所述的儲存系統(tǒng)，其特征在于，上述第一模擬前端及上述第 二模擬前端與上述控制器位于分開的集成電路上。
4. 如權利要求1所述的儲存系統(tǒng)，其特征在于，上述第一模擬前端及上述第 二模擬前端與上述控制器位于同 一集成電路上。
5. 如權利要求1所述的儲存系統(tǒng)，其特征在于，上述控制器更包括存取矩陣， 將上述第一數(shù)字數(shù)據及上述第二數(shù)字數(shù)據引導至上述信號處理器。
6. 如權利要求1所述的儲存系統(tǒng)，其特征在于，上述控制器更包括多存取單 元，提供同時進行多數(shù)據存取。
7. 如權利要求1所述的儲存系統(tǒng)，其特征在于，上述控制器更包括編解碼器， 耦接上述信號處理器以及上述第一模擬前端及上述第二模擬前端，接收上述處 理后的第一數(shù)字數(shù)據及第二數(shù)字數(shù)據用以執(zhí)行編碼或解碼。
8. —種用于儲存系統(tǒng)的方法，包括接收第一模擬數(shù)據及第二模擬數(shù)據，用以轉換成為第一數(shù)字數(shù)據及第二數(shù)字數(shù)據；接收上述第一數(shù)字數(shù)據及上述第二數(shù)字數(shù)據，用以根據數(shù)據類型執(zhí)行第一數(shù)字信號處理及第二數(shù)字信號處理；以及在共同存儲器內存取上述處理后的第 一數(shù)字數(shù)據及第二數(shù)字數(shù)據。
9. 如權利要求8所述的用于儲存系統(tǒng)的方法，其特征在于，更包括 對上述第 一數(shù)字數(shù)據及上述第二數(shù)字數(shù)據執(zhí)行加密程序；以及 對上述加密的第 一數(shù)字信號及第二數(shù)字信號執(zhí)行解加密程序。
10. 如權利要求8所述的用于儲存系統(tǒng)的方法，其特征在于，上述執(zhí)行第一 數(shù)字信號處理及第二數(shù)字信號處理的步驟以及上述存取上述處理后的第一數(shù)字 數(shù)據及第二數(shù)字數(shù)據與上述接收第一模擬數(shù)據及第二模擬數(shù)據用以轉換成為第 一數(shù)字數(shù)據及第二數(shù)字數(shù)據的步驟在分開的集成電路上執(zhí)行。
11. 如權利要求8所述的用于儲存系統(tǒng)的方法，其特征在于，上述執(zhí)行第一 數(shù)字信號處理及第二數(shù)字信號處理的步驟以及上述存取上述處理后的第一數(shù)字 數(shù)據及第二數(shù)字數(shù)據與上述接收第 一模擬數(shù)據及第二模擬數(shù)據用以轉換成為第 一數(shù)字數(shù)據及第二數(shù)字數(shù)據的步驟在同 一集成電路上執(zhí)行。
12. 如權利要求8所述的用于儲存系統(tǒng)的方法，其特征在于，上述數(shù)據存卑^ 方法更包括同時存取上述第 一模擬數(shù)據及上述第二模擬數(shù)據。
13. 如權利要求8所述的用于儲存系統(tǒng)的方法，其特征在于，上述數(shù)據存耳又 方法更包括接收上述處理后的第一數(shù)字數(shù)據及第二數(shù)字數(shù)據用以執(zhí)行編碼或解 碼。
全文摘要
一種儲存系統(tǒng)及其方法。儲存系統(tǒng)包括第一及第二儲存裝置、第一及第二模擬前端以及控制器。第一及第二模擬前端耦接第一及第二儲存裝置，從第一及第二儲存裝置接收第一及第二模擬數(shù)據用以轉換為第一及第二數(shù)字數(shù)據?？刂破黢罱又恋谝患暗诙M前端，包括信號處理器以及共同存儲器。信號處理器接收第一及第二數(shù)字數(shù)據用以根據數(shù)據類型執(zhí)行第一及第二數(shù)字信號處理，以及在共同存儲器內存取處理后的第一及第二數(shù)字數(shù)據。共同存儲器耦接信號處理器，使得信號處理器可以存取共同存儲器。上述儲存系統(tǒng)可以有效的降低電路占用面積，并且可以減少噪聲以及增加線性度。
文檔編號G06F12/00GK101556554SQ20081013505
公開日2009年10月14日 申請日期2008年7月29日 優(yōu)先權日2008年4月7日
發(fā)明者張垂弘, 杜世崇, 郭英石 申請人:聯(lián)發(fā)科技股份有限公司