專利名稱：用于量子處理器元件本地編程的系統(tǒng)、方法和裝置的制作方法
技術(shù)領(lǐng)域：
本系統(tǒng)、方法和裝置涉及可拓展的量子計算以及量子處理器元 件的本地編程。
背景技術(shù)：
圖靈4幾是在1936年由Alan Turing描述的一種理i侖上的計算系 統(tǒng)?？梢杂行У夭拍獢M任4可其他圖靈機的一臺圖靈枳4皮稱為通用圖靈 才幾(UTM )。丘奇-圖靈理i侖(Church-Turing thesis ) ^兌明4壬4可實際 的計算模型或是具有一臺UTM的等效運算能力或是具有其運算能 力的一個子集。
一臺量子計算機是利用 一種或者多種量子效應(yīng)進行計算的任 何物理系統(tǒng)。能夠有效地模擬任何其他量子計算機的一臺量子計算 才幾稱為通用量子計算4幾(UQC )。
1981年，Richard P. Feynman才是出4吏用量子計算才幾可比一臺 UTM更加有效地解決某些計算問題，并且因此推翻了丘奇-圖靈 5里"i^r( Church-Turing thesis )。參看長口 Feynman R. R戶斤著的"SimulatingPhysics with Computers" International Journal of Theoretical Physics, Vol. 21 ( 1982 ) pp. 467 - 488。侈寸^口 ， Feynman才旨出可以<吏用 一 臺 量子計算才幾來才莫擬某些其他量子系統(tǒng)，從而允許比〗吏用一個UTM 所可能的情況指數(shù)級地更快地計算被模擬的量子系統(tǒng)的某些特性。
量子計算的途徑
設(shè)計和運行量子計算才幾的設(shè)計和運算有幾種一般的途徑。 一種 這類途徑是量子計算的"電路模型"。在這個途徑中，通過邏輯門 序列而對量子位起作用，這些邏輯門序列是一種算法的已編譯的表 述。電路模型量子計算機在實際實施上有幾種嚴重的障礙。在該電 路模型中，它要求多個量子位在比單一門時間長得多的時間周期上 保持相千。這種要求起因于電路模型量子計算機要求被統(tǒng)稱為量子 誤差校正的操作，以便進行運算。若沒有在單門時間的1000倍量 級的時間周期內(nèi)能夠保持量子相干的電路模型量子計算機的量子 位，就不能夠進行量子誤差校正。大量研究工作一直集中于開發(fā)量 子位，這些量子位具有足以形成電路模型量子計算4幾的基本信息單 元的4目干l生。參看^口 Shor, P. W.所著的"Introduction to Quantum Algorithms", arXiv.org:q腿t-ph/0005003 (2001 )， pp. 1-27。本技 術(shù)領(lǐng)域仍然受阻于不能夠使量子位的相干性提高到用于設(shè)計和運 行實際電路模型量子計算機的可接受的水準。
量子計算的另一個途徑包括將由耦聯(lián)的多個量子系統(tǒng)組成的
一個系統(tǒng)的自然物理演化用作一個計算系鄉(xiāng)充。該途^圣并不決定性:l也 利用量子門和量子電^各。相反，從一個已知的初始口合密頓算子
(Hamiltonian )開始，它依賴于由耦聯(lián)的多個量子系統(tǒng)組成的一個 系統(tǒng)的受引導(dǎo)的物理演化，其中已按照該系統(tǒng)的p合密頓算子對求解 的問題進行編碼，這樣，由耦聯(lián)的多個量子系統(tǒng)組成的這種系統(tǒng)的 最終狀態(tài)含有與求解的問題的答案相關(guān)的信息。該途徑并不要求長 的量子位相干時間。此類途徑的實例包括絕熱量子計算、群集-狀態(tài)量子計算、單向量子計算、量子退火和經(jīng)典退火，并且在如Farhi， E.等人戶斤著的 "Quantum Adiabatic Evolution Algorithms versus Stimulated Annealing" arXiv.org:quant畫ph/0201031 (2002), pp 1 - 16 一文中進行了描述。
量子計算機的實施方案
一臺量子計算機是直接使用量子力學(xué)現(xiàn)象(例如疊加和牽連) 來解決計算問題的任何計算裝置。到現(xiàn)在為止，已經(jīng)提出并研究了 許多不同的系統(tǒng)作為量子計算機的物理實現(xiàn)。這些系統(tǒng)的實例包括 以下裝置離子阱、量子點、諧振子、腔量子電動力學(xué)裝置(QED)、 光子和非線性光學(xué)介質(zhì)、雜聚物、群集-狀態(tài)、任意子、拓樸系統(tǒng)、
基于核^茲共振(NMR)的系統(tǒng)、以及基于半導(dǎo)體內(nèi)自旋的系統(tǒng)。對 于這些系統(tǒng)的背景，；青參閱Nielsen和Chuang聲斤著的Quantum Computation and Quantum Information, Cambridge University Press, Cambridge (2000), pp. 277 - 352; Williams和Clearwater所著的 Explorations in Quantum Computing, Springer-Verlag， New York, Inc.
(1998), pp. 241 -265; Nielsen, MichealA所著的"Cluster-State Quantum Computation" , arXiv.org:quant-ph/0504097v2 ( 2005 ) , pp 1
-15; 以及Brennen, Gavin K.等人所著的"Why should anyone care about computing with anyons ，， , arXiv.org:quant-ph/0704.2241
(2007 ), pp 1 - 19。
簡而言之，離子阱量子計算機的一個實例是采用離子的一種計 算機結(jié)構(gòu)，通過利用電磁場將這些離子限定在自由空間內(nèi)。量子位 可以由每個離子的穩(wěn)定電子態(tài)來表示。量子點量子計算機的一個實 例是一個采用電子的計算4幾結(jié)構(gòu)，這些電子已經(jīng);故限定到小區(qū)域 內(nèi)，這些區(qū)域中它們的能量能夠被量子化的方式為使每個點可以與 其4也點相隔離。諧振子的一個實例是4吏用 一個拋物線勢阱中的一個 粒子的計算機結(jié)構(gòu)。光學(xué)光子量子計算機的一個實例是一種計算機結(jié)構(gòu)，其中量子位由單個的光學(xué)光子來表示，這些單個的光子可以 通過使用光束分離器、極化濾波器、移相器、以及類似的裝置進行
操縱。空腔QED量子計算機的一個實例是4吏用光腔中的單個原子 的一種計算機結(jié)構(gòu)，在這些光腔中，這些單個原子被耦聯(lián)到有限數(shù) 量的光學(xué)才莫式上。NMR量子計算機的一個實例是一種計算機結(jié)構(gòu)， 在這種計算^^結(jié)構(gòu)中，量子位以原子內(nèi)的至少 一個核的自旋狀態(tài)進 行編碼，這些原子包括一個分子樣品。雜聚物量子計算機的一個實 例是將一個原子的線性陣列用作存卩諸單元的一種計算機結(jié)構(gòu)，其中 這些原子的狀態(tài)給予用于二進制算法的基礎(chǔ)。使用半導(dǎo)體中電子自 旋的量子計算機的一個實例是Kane計算機，其中供體原子被植入 (例如)硅的晶格中。拓樸量子計算機的一個實例是使用稱為任意 子的二維"準粒子"的一種計算機結(jié)構(gòu)，該任意子的世界線交叉以 形成一個三維時空中的辮。然后這些辮可以-故用作構(gòu)成該計算片幾結(jié) 構(gòu)的邏輯門。最后，群集-狀態(tài)量子計算機的一個實例是使用已被 牽連到一個量子態(tài)中的多個量子位的一種計算機結(jié)構(gòu)，這種量子態(tài) 稱為群集-狀態(tài)。"群集-狀態(tài)"通常是指一種具體的量子計算方 法，而且本領(lǐng)域中熟練的技術(shù)人員將會理解本系統(tǒng)、方法和設(shè)備可 以結(jié)合所有形式的量子計算，包4舌不同的石更件實i見方式和算法途 徑。本領(lǐng)域中熟練的技術(shù)人員還將會理解，本文提供的量子計算機 的不同實施方案的il明4又旨在作為量子計算的一些不同的物理實 現(xiàn)的實例。本系統(tǒng)、方法和設(shè)備絕不會受這些說明的限制或限于這 些說明。本領(lǐng)域中熟練的技術(shù)人員還將會理解， 一個量子處理器可 以在上述內(nèi)容中之外的一個系統(tǒng)內(nèi)實現(xiàn)。
量子位
如前所述，量子位可用作一臺量子計算才幾的基本信息單元。如 同UTM中的位那樣，量子位可以是指至少兩種獨特的量值； 一個量子位可以是指在其中存儲信息的真實的物理裝置，并且它還可以 是指從其物理裝置抽象出的信息單元本身。
量子位概括了一個經(jīng)典數(shù)字位的概念。 一個經(jīng)典的信息存儲器 件能夠?qū)蓚€離散狀態(tài)進行編碼，這兩個離散狀態(tài)典型地被標識為
"0"和"1"。這兩個離散狀態(tài)在物理上由這種經(jīng)典的信息存儲器
件的兩個不同的并且可區(qū)別的物理狀態(tài)來表示，如》茲場、電流或電 壓的方向和幅度，其中對該位的狀態(tài)進行編石馬的量佳j安照經(jīng)典物理 學(xué)的定律來表現(xiàn)。 一個量子位也包含兩個離散的物理狀態(tài)，這兩個
離散的物理狀態(tài)也可以標識為"0"和"1"。這兩個離散狀態(tài)在物
理上是由量子信息存儲器件的兩個不同且可區(qū)別的物理狀態(tài)來表 示，如》茲場、電流或者電壓的方向和幅度，其中對該位狀態(tài)進4亍編 碼的量值按照量子物理學(xué)的定律來表現(xiàn)。如果存儲這些狀態(tài)的物理
量值以量子力學(xué)方式來表現(xiàn)，則該裝置可以額外地^皮置于0和1的
一種疊加之中。即，該量子位能夠同時以"o"和"r，狀態(tài)存在， 并且因此而能夠同時在這兩個狀態(tài)上進行一種計算?？傊?，n個
量子位可以處于2N個狀態(tài)的疊加之中。量子算法利用該疊加特性
來加速某些計算。
在標準標記法中，將一個量子位的基本狀態(tài)4皮稱為|0〉和|1〉
狀態(tài)。在量子計算的過程中， 一個量子位的狀態(tài)總體上是多個基礎(chǔ)
狀態(tài)的一種疊加，這樣該量子位具有占據(jù)該io〉基礎(chǔ)狀態(tài)的一個非零 概率以及占據(jù)該ll〉基礎(chǔ)狀態(tài)的一個同時的非零概率。在數(shù)學(xué)上，多 個基礎(chǔ)狀態(tài)的一種疊加意味著該量子位的整體狀態(tài)(用l甲〉表示)具
有|" = "|0〉 + 6|1〉的形式，其中a和b分別是對應(yīng)于概率lal2和問2的 系數(shù)。系數(shù)a和b各自有實部和虛部，這就允許該量子位的相位 被表征出。 一個量子位的量子性質(zhì)在很大程度上是從其在多個基礎(chǔ) 狀態(tài)的一種相干疊加中存在并且使該量子位的狀態(tài)具有一個相位的能力中得出的。當一個量子位與脫散源充分地隔離時，該量子位 將保持這種作為多個基礎(chǔ)狀態(tài)的 一種相干疊加而存在的能力。
為了使用一個量子位來完成一個計算，對該量子位的狀態(tài)進行 測量(即讀出)。典型:l也，當進4亍該量子^f立的測量時，該量子4立的
量子性本質(zhì)暫時丟失，并且這些基礎(chǔ)狀態(tài)的疊加瓦解為io〉基礎(chǔ)狀態(tài)
或ll〉基礎(chǔ)狀態(tài)，并因此重新獲得它與一個常規(guī)/f立的相似性。該量子
位在瓦解以后的實際狀態(tài)取決于直接在該讀出操作之前的概率|a|2 和lbl2。
超導(dǎo)量子位
量子計算的一種硬件途徑使用超導(dǎo)材料(如鋁或鈮)形成的集 成電路。設(shè)計和制造超導(dǎo)集成電路所涉技術(shù)和工藝與用于常規(guī)集成 電路的4支術(shù)和工藝相似。
超導(dǎo)量子位是可以包括在一個超導(dǎo)集成電路中的一種超導(dǎo)裝 置。根據(jù)用于對信息進行編碼的物理特性，超導(dǎo)量子位能夠分成幾 個類別。例如，它們可以分成電荷裝置、》茲通量裝置和相位裝置， 侈寸》口在Makhlin等人的2001 ， Reviews of Modern Physics 73, pp. 357-400中所討論。電荷裝置在該裝置的電荷狀態(tài)中存儲和操作信 息，其中基本電荷由稱為庫珀對的電子對構(gòu)成。 一個庫珀對具有2e 的電荷并且由兩個電子構(gòu)成，這兩個電子由(例如)一個光子相互 4乍用4建4姿在一起。參見(<列3口) Nielsen and Chuang, Quantum Computation and Quantum Information, Cambridge University Press, Cambridge (2000)， pp. 343 - 345?！菲澩垦b置在與通過該裝置的 某個部分的^f茲通量相關(guān)的一個變量內(nèi)存儲信息。相位裝置在與該相 位裝置的兩個區(qū)域之間超導(dǎo)相位差相關(guān)的 一個變量內(nèi)存4渚信息。近 來已經(jīng)開發(fā)了使用兩種或更多種電荷、磁通量和相位自由度的混合裝置。參見(例如)美國專利號6,838,694和美國專利申i青號 2005-0082519。
可以使用的通量量子位的實例包括rf-SQUID，它包括由一個約 瑟夫遜節(jié)(Josephson junction)或復(fù)合結(jié)(其中一個單獨的約瑟夫 遜節(jié)由兩個并聯(lián)的約瑟夫遜節(jié)取代)間斷的一個超導(dǎo)環(huán)路；或者持 續(xù)電流量子位，該持續(xù)電流量子位包括由三個約瑟夫遜節(jié)間斷的一 個超導(dǎo)環(huán)路；以及類似的量子位。參見(例如)Mooij等人的1999, Science 285， 1036和Orlando等人的1999, Phys. Rev. B 60, 15398。 超導(dǎo)量子位的其他實例可以在(例如)Il，ichev等人的2003， Phys. Rev. Lett. 91, 097906、 Blatter等人的2001 ， Phys. Rev. B 63, 174511和 Friedman等人的2000， Nature 406, 43中才戈至)J。 jt匕夕卜，也可以^f吏用
;昆合電荷相〗立量子^f立。
這些量子^f立可以包4舌一個對應(yīng)的局部偏置器件。這些局部偏置 器件可以包括與一個超導(dǎo)量子位，接近的一個金屬環(huán)路，該金屬環(huán)^各 為該量子位l是供一個外部,茲通量偏置。該局部偏置器件也可以包括-多個約瑟夫遜節(jié)。在量子處理器中的每個超導(dǎo)量子^f立可以具有一個 對應(yīng)的局部偏置器件，或者可以存在比量子位更少的局部偏置器 件。在某些實施方案中，可以使用基于電荷的讀出和局部偏置器件。
這個或這些讀出裝置可以包括多個dc-SQUID》茲力計，各自電感性 地連4妄到一個拓樸結(jié)構(gòu)內(nèi) 一個不同的量子位上。該讀出裝置可以掮二 供一個電壓或電流。DC-SQUID》茲力計典型地包括由至少一個約
瑟夫遜節(jié)間斷的一個超導(dǎo)環(huán);咯。 超導(dǎo)量子處理器
一個計算才幾處理器可以采耳又一種才莫擬處理器的形式，例如一種 量子處理器(如一種超導(dǎo)量子處理器)。 一個超導(dǎo)量子處理器可以 包括多個量子位以及相關(guān)聯(lián)的局部偏置器件，例如兩個或更多個超導(dǎo)量子位。可以與本系統(tǒng)、方法和裝置結(jié)合使用的示例性超導(dǎo)量子
處理器的更多的細節(jié)和實施方案在美國專利7>開號2006-0225165 中，在2007年1月12日^是交的名為"互連處理器拓樸的系統(tǒng)、裝 置和方法，，(System, Devices and Methods for Interconnected Processor Topology )的美國臨時專利申"i青序列號60/872,414中，在 2007年8月16日纟是交的名為"互連處理器拓樸的系統(tǒng)、裝置和方 法，，(Systems, Devices, And Methods For Interconnected Processor Topology)的美國臨時專利申請序列號60/956,104，以及2007年11 月8日提交的名為"用于模擬處理的系統(tǒng)、裝置和方法"(Systems, Devices and Methods for Analog Processing )的美國'蹤時專矛J申i青序 列號60/986,554中有4苗述。
一個超導(dǎo)量子處理器可以包括多個可操作的耦聯(lián)器件，以<更選 擇性地耦聯(lián)對應(yīng)的量子位對。超導(dǎo)耦聯(lián)器件的實例包括rf-SQUID 和dc-SQUID,這些裝置通過通量把多個量子位耦聯(lián)到一起。SQUID 包括由一個約瑟夫遜節(jié)(rf-SQUID )或兩個約瑟夫遜節(jié)(dc-SQUID ) 間斷的一個超導(dǎo)環(huán)路。這些耦聯(lián)器件也許能夠鐵磁性地和反鐵磁性 地耦聯(lián)，這取決于如何在該互連拓樸結(jié)構(gòu)內(nèi)應(yīng)用該耦聯(lián)器件。對于 通量耦聯(lián)的情況，鐵磁性耦聯(lián)意味著并聯(lián)磁通量在能量上是有利 的，而反鐵磁性耦聯(lián)意味著反并聯(lián)磁通量在能量上是有利的?？商?代地，也可以使用基于電荷的耦聯(lián)器件。其他耦聯(lián)器件能夠在(例 如)美國專利7>開號2006-0147154中以及2007年1月23日4是交的 名為"用于可控地耦聯(lián)量子位的系統(tǒng)、裝置和方法"的美國臨時專 利申請序列號60/886,253中找到。這些耦聯(lián)器件對應(yīng)的耦聯(lián)強度 可以在0和一個最大值之間轉(zhuǎn)變，(例如)以1更在量子位之間提供 鐵磁性的或反鐵磁性的耦聯(lián)。
無i侖所實施的具體的硬件如何，管理一個單個量子位可能需要 控制多個參數(shù)。按照慣例，這個需求使得與每個單獨量子位的外部通信(即來自該量子處理器架構(gòu)外部的通信)成為必要。然而，該 量子計算才幾的整體處理功率隨著在該系統(tǒng)內(nèi)量子位凄史量的增加而
增加。因此，超出常失見超級計算沖幾的能力的高容量量子計算4幾必須 管理大量的量子位，并且由此在每個單獨量子位上使用對于多個參 數(shù)的外部控制的常規(guī)途徑要求一種復(fù)雜的系統(tǒng)進行對量子位參數(shù) 的編禾呈。
由此，量子處理器的可拓展性受到量子位參數(shù)控制系統(tǒng)的復(fù)雜 程度的限制，并且在本領(lǐng)域中仍然對于可拓展的量子位參凄史控制系 統(tǒng)存在一種需求。

發(fā)明內(nèi)容
至少一個實施方案可以總結(jié)為一個量子處理器，該量子處理器 包括多個可編程器件，其中每個可編程器件連接到至少 一個通信通
道上；以及一個存儲管理系統(tǒng)，其中該存儲管理系統(tǒng)經(jīng)由這些通信 通道中的至少一個而聯(lián)接到至少一個可編程器件上。
至少一個實施方案可以總結(jié)為對包括至少一個可編程器件的 一個量子處理器進4于編禾呈的一種方法，該方法包4舌用體現(xiàn)至少一個 可編程器件控制參數(shù)的一個數(shù)據(jù)信號對至少一個信息存儲器件進 行本地編程；將該數(shù)據(jù)信號轉(zhuǎn)換成一個模擬信號；并且將該模擬信 號送到該可編程器件。


在這些附圖中，相同的附圖標記標識了相似的元件或者動作。 附圖中元件的尺寸和相對位置不一定按比例繪制。例如，不同元件 的形狀以及角度不一定4安比例癥會制，并且這些元件中的一些輛L任意 地;改大和定位以改進附圖的易讀性。另外，所癥會出的這些元件的特定形狀并非旨在傳遞與這些特定元件的實際形狀有關(guān)的任何信息， 而只是為了方便在圖中識別而選取。
圖1A是4艮據(jù)本系統(tǒng)、方法和裝置的量子處理器元件的本地編 程的一個實施方案的示意圖。
圖1B是量子處理器元件的本地編程的另一個實施方案的示意圖。
圖2A和2B是用于分別對量子處理器元件進4于編程和讀取的 方法的實施方案的流禾呈圖。
圖3是通過一個多路信號分離器電路對一個量子處理器進行本 地編禾呈的一個實施方案的示意圖。
具體實施例方式
在以下說明中，包括了某些特定的細節(jié)以對本發(fā)明的不同的公
開實施方案鄉(xiāng)會予全面的理解。然而，相關(guān)4支術(shù)領(lǐng)i或的熟練:技術(shù)人員 將會認識到，可以在沒有一個或多個這些特定細節(jié)的情況下，或者 在具有其他的方法、組件、材并+等的情況下實踐這些實施方案。在 其他的情況下，與量子處理器(如量子器件、耦聯(lián)器件和控制系統(tǒng)， 包括微處理器和驅(qū)動電路)相關(guān)聯(lián)的公知結(jié)構(gòu)沒有被詳細地示出或 者說明，以避免不必要地含混本文的系統(tǒng)、方法和裝置的實施方案 的說明。貫穿本說明書，術(shù)語"元件"和"多個元件"是用于包含 ^旦不限于與量子處理器相關(guān)聯(lián)的所有此類結(jié)構(gòu)、系統(tǒng)和器件，以及 它們的相關(guān)的可編程的參數(shù)。除非上下文另有要求，在整個說明書和所附權(quán)利要求書中， "包括"一詞及其變體將在一種開放式的和包含性的意義上進行解 釋，即，如"包^^f旦不限于"。
貫穿本說明書提及的"一種實施方案"、"一個實施方案"或 "另一個實施方案"是指聯(lián)系該實施方案所描述的一個特別的指示
特性、結(jié)構(gòu)或特;江包括在至少一個實施方案中。由此，在貫穿本i兌 明書各處出現(xiàn)的短語"在一種實施方案中"、"在一個實施方案中" 或"另一個實施方案"并不全部是指同一個實施方案。進而，這 些特別的特性、結(jié)構(gòu)或特征能夠以任何適當?shù)姆绞浇Y(jié)合在一個或者 多個實施方案中。
應(yīng)注意，如在本說明書和所附的權(quán)利要求書中所使用的，單數(shù) 形式的"一個"、和"該"包4舌復(fù)凄欠對象，除非文中另外明確指明。 因此，例如，^是及"一個量子處理器，，包4舌一個單量子處理器或者 兩個或更多的量子處理器。還應(yīng)注意，"或者" 一詞總體上所4吏用 的意義包4舌"和/或"，除非文中另外明確指明。
此外，應(yīng)該指出的是，雖然本說明書的一部分和所附的權(quán)利要 求書描述了本披露在一個包括超導(dǎo)通量量子位的量子處理器中的 應(yīng)用，但是本領(lǐng)域中熟練的技術(shù)人員將會理解，這里描述的方法可 以容易地進4亍適配而應(yīng)用到其他形式的量子處理器中。
在此給予的小標題只是為了方便起見，而并非解釋這些實施方 案的范疇和意義。
根據(jù)本系統(tǒng)、方法和裝置，描述了用于量子計算的一種可拓展 的才支術(shù)，該^支術(shù)涉及量子處理器元^f牛的本;也編矛呈。貫穿本i兌明書和 所附的權(quán)利要求書，術(shù)語"量子處理器"用來描述一個系統(tǒng)，該系 統(tǒng)包4舌至少兩個量子4立以及至少一個用于在至少兩個量子4立之間傳遞信息的器件(例如一個量子位耦聯(lián)器)。 一個量子處理器的某 些實施方案可以包括數(shù)十個、成百上千個甚至數(shù)百萬個量子位和量 子位耦耳關(guān)器。在某些實施方案中， 一個量子處理器的部件可以完全 包含在一個單一結(jié)構(gòu)中，例如一個超導(dǎo)量子處理器芯片中。在其他
實施方案中， 一個量子處理器的部件可以#1分布到多個結(jié)構(gòu)中，這 些結(jié)構(gòu)帶有用來在它們之間進行通信的裝置。
圖1A示出了一個示例性量子處理器100,該量子處理器包括-存4諸管理系統(tǒng)101和三個可編程器件121、 122、 123。貫穿本i兌明 書和所附的;f又利要求書，術(shù)語"一個可編程器件"和"多個可編程 器件"用來描述希望對其進行編程的量子處理器內(nèi)的多種部件的任 意一個。可編程器件的實例包括量子位、量子位耦聯(lián)器、量子位與 量子位耦聯(lián)器的具體部件、以及類似器件。例如， 一個超導(dǎo)通量量 子位可以包括兩個部件 一個封閉的超導(dǎo)電流路徑和一個復(fù)合約瑟 夫結(jié)，并且分離的凝:據(jù)信號可以分別#:編程到這兩個部件中去。
本領(lǐng)域中熟練的技術(shù)人員將會理解，量子處理器100可以被拓 展以便通過簡單地拓展在圖1A中相應(yīng)地示出的器件來包括任何數(shù) 量的器件。此外，盡管圖1A將量子處理器100示為一種物理結(jié)構(gòu)， 但量子處理器100的部件可以被分成多個分離的物理單元，它們由 一個ii/[言通道系統(tǒng)可ii/f言i也進4亍連4妄。例力口，量子處理器100可以 包括多個獨特的處理器芯片，或者一個多芯片模塊，其中空間上分 離的部件可以由一個通信通道系統(tǒng)可通信地進行連接。貫穿本說明 書和所附的權(quán)利要求書提及的一個"通信通道"或多個"通信通道" 包含信號傳輸?shù)乃蟹绞?，這些方式包括但不限于電線、導(dǎo)電跡線、 磁(電感)耦聯(lián)、電容性耦聯(lián)、光纖、以及類似方式。
在圖1A中，存儲管理系統(tǒng)101包括一串存儲寄存器111、 112、 113，這些寄存器用于將表示^t據(jù)的信號(如N位lt字信號)*合予 量子處理器100內(nèi)的每個可編程裝置121至123。本領(lǐng)i或中熟練的技術(shù)人員將會理解，術(shù)語"給予"和類似詞語在本文中用來包含但 不限于生成、管理、存儲、運算和傳遞這些數(shù)據(jù)信號的所有方式。
可以對這些N位信號進4于編禾呈，以表示影響可編禾呈裝置121至123 的表現(xiàn)的不同參數(shù)。為了說明的目的，在圖1A中示出8位信號和 串行連接的8位存儲寄存器111至113，但是本領(lǐng)域中熟練的技術(shù) 人員將會理解，可以使用任意位長和分辨率的信號，并且存儲寄存 器111至113可以用另一種方式連4妻或者可以才艮本不連4妾，即，它 們的聯(lián)接可以是并聯(lián)、處于一個X-Y可尋址陣列中、通過一個多 路信號分離器電路、處于包括至少一個包路由器的網(wǎng)絡(luò)內(nèi)、或者它 們可以各自獨立受控，并且各自具有自己的獨立通信線路A、 B、 C、 D。
如圖1A所示，由存儲寄存器111至113給予的數(shù)據(jù)信號是數(shù) 字信號，然而，本領(lǐng)域中熟練的技術(shù)人員將會理解，也可以使用其 他形式的ft據(jù)信號。在應(yīng)用到可編程裝置121至123之前，這些數(shù) 字信號可以由數(shù)-才莫轉(zhuǎn)換器(DAC) 131、 132、 133轉(zhuǎn)換成才莫擬信 號。每個對應(yīng)的DAC 131至133可以*接收一個N位信號的數(shù)字位 并使用這個N位數(shù)字信號來產(chǎn)生至少一個^f莫擬信號，然后可將該才莫 擬信號給予可編程裝置121至123中的至少一個。在某些實施方案 中，如在圖1A中示出的實施方案中，這種給予是通過中間耦聯(lián)器 件141、 142、 143來實現(xiàn)的。這些中間耦聯(lián)裝置141至143中的每 一個可連^妄到一個耦聯(lián)器啟動線^各并且^皮該耦聯(lián)器啟動線^各啟動/ 關(guān)閉。在某些實施方案中，中間耦聯(lián)裝置141至143可以串聯(lián)到一 個單一的耦聯(lián)器啟動線路上，如圖1A所示。因此，在這些實施方 案中，當一個對應(yīng)的中間耦聯(lián)裝置141至143#1該耦聯(lián)器啟動線^各 啟動時，^又從一個DAC 131至133向一個可編^f呈裝置121至123 纟合予一個〗言號或/人一個DAC 131至133將一個4言號應(yīng)用到 一個可編 程裝置121至123上。例如，當中間偶合裝置1414皮該耦聯(lián)器啟動 線路啟動時，可將一個信號/人DAC131給予可編程裝置121。在某些實施方案中， 一個耦聯(lián)器啟動線路可以是模擬可變的，這樣中間
耦聯(lián)器件141至143可以在DAC 131至133與可編程裝置121至 123之間提供可控的部分耦聯(lián)等級。在某些實施方案中， 一個耦聯(lián) 器啟動線^各可以^f又是開/關(guān)可控的，這樣中間耦聯(lián)裝置141至143可 以在DAC 131至133與可編程裝置121至123之間僅提供可控的開 /關(guān)耦聯(lián)。本系統(tǒng)、方法和裝置的其他實施方案可能略去中間耦聯(lián)裝 置141至143,而代之以可將信號從DAC 131至133直接耦聯(lián)到可 編程裝置121至123。
通過4吏用本系統(tǒng)、方法和裝置，該控制通信的至少一部分可以 包含在量子處理器100內(nèi)，而外部輸入包括經(jīng)由通信線路A至D 的這些N位信號的編程，并且在某些實施方案中包括中間耦聯(lián)裝置 141至143經(jīng)由至少一個耦聯(lián)器啟動線路的控制。這樣，將量子處 理器100連接到一個外部系統(tǒng)所要求的通信線3各的凄t量大大減少， 而且變?yōu)樵诒举|(zhì)上獨立于量子處理器100內(nèi)的可編程器件的數(shù)量。
本領(lǐng)域中熟練的技術(shù)人員將會認識到，可將一個DAC用于將 數(shù)字信號轉(zhuǎn)換成模擬信號、將模擬信號轉(zhuǎn)換成數(shù)字信號、或者同時 地或交替地執(zhí)行以上兩種操作，這取決于該信號方向。這樣，圖1A 所描述的系統(tǒng)也可以逆向運4亍，由此爿尋來自可編禾呈裝置121至123 的信號經(jīng)由中間耦聯(lián)裝置141至143耦聯(lián)到DAC 131至133。然后 這些信號可以被轉(zhuǎn)換成數(shù)字表示，可將這些數(shù)字表示給予或應(yīng)用到 存儲寄存器111至113并傳輸給一個外部讀取系統(tǒng)。
本系統(tǒng)、方法和裝置并不與一個特別類型的量子處理器及其關(guān) 聯(lián)的可編程器件有關(guān)。相反，本系統(tǒng)、方法和裝置可以應(yīng)用于任何 形式的量子處理器。在某些實施方案中，量子處理器100可以是一 個超導(dǎo)量子處理器，該超導(dǎo)量子處理器包括由多個可編程量子位耦 聯(lián)器耦聯(lián)的多個超導(dǎo)通量量子位，如在美國專利公開號 2006-0225165和2006-0147154中、以及在Harris, R..等人戶斤著的"Sign and Magnitude Tunable Coupler for Superconducting Flux Qubits，，， arXiv.org:cond-mat/0608253 (2006), pp 1 _ 5中描述的那 樣。由于這些量子位及其關(guān)聯(lián)耦聯(lián)器被設(shè)計成管理通量信號，所以 可用離散磁通量量子的形式給予來自存儲寄存器111中113的N位 信號。然后，存儲寄存器111中113可以采取超導(dǎo)移位寄存器的形 式，例如在2007年4月25日提交的發(fā)明名稱為"Adiabatic Superconducting Qubit Logic Devices And Methods"的美國臨時專矛J 申請?zhí)?0/913,980中所描述的單通量量子(SFQ)移位寄存器或基 于通量的超導(dǎo)移位寄存器。在某些實施方案中，這些超導(dǎo)移位寄存 器可以串聯(lián)地聯(lián)接，如圖1A所示，或者它們可以并聯(lián)，或者它們 可以在 一個X-Y可尋址陣列中連接，或者它們可以連接到一個路 由系統(tǒng)。載入每個寄存器的N位信號可以在這些超導(dǎo)移位寄存器內(nèi) 由離散磁通量量子數(shù)字式地表示。超導(dǎo)移位寄存器111至113中的 每一個都可以感應(yīng)性地或電流性地耦聯(lián)到 一個對應(yīng)的超導(dǎo)DAC 131至133,其中該數(shù)字磁通量量子可以用來產(chǎn)生至少一個模擬超 電流。因此，在某些實施方案中， 一個存儲寄存器(例如存儲寄存 器111 )和一個DAC (例如DAC 131 )可以在同一個物理結(jié)構(gòu)內(nèi)實 現(xiàn)。以下文件中描述了超導(dǎo)DAC的實例2007年5月14日提交發(fā) 明名稱為 "Scalable Superconducting Flux Digital-To-Analog Conversion Using A Superconducting Inductor Ladder Circuit" 的美國 臨時專利序列號60/917,884; 2007年5月14日提交的發(fā)明名稱為
"Systems, Methods, And Apparatus For A Scalable Superconducting Flux Digital-To-Analog Converter"的美國臨時專利申i青序列號 60/917,891;以及2007年9月26日提交的發(fā)明名稱為"Systems, Methods and Apparatus for a Differential Superconducting Flux Digital-to-Analog Converter " 的美國臨時專利申i青序歹'J號 60/975,487。在某些實施方案中，由一個DAC l敘出的該至少一個才莫擬超電 流可以經(jīng)由至少一個中間井馬聯(lián)裝置141至143通過啟動該津禹聯(lián)器啟 動線if各而電感性地耦聯(lián)到至少一個可編禾呈裝置121至123。在其4也 實施方案中，該至少 一個4莫擬超電流可以電感性;也直4妄津禹聯(lián)到至少 一個可編程裝置121至123。如前所述，在某些實施方案中，該系 統(tǒng)也可以逆向l喿作，以《更基于來自 一個或多個可編禾呈裝置121至123 的模擬輸入而從該SFQ移位寄存器的產(chǎn)生數(shù)字輸出。
在系統(tǒng)、方法和裝置的某些實施方案中，多個DAC可以^皮耦 聯(lián)到一個單一的可編程器件。圖1B是用于量子處理器元件本地編 程的這種實施方案的一個示意圖。圖1B所示的實施方案與圖1A 所示實施方案類4以，不同之處在于在圖1B中，兩個DAC132和 133耦聯(lián)到一個單可編程器件124,而DAC 132和133是各自都耦 聯(lián)到的一個對應(yīng)的存儲寄存器112和113。這種耦聯(lián)方案能夠提供 對可編禾呈器4牛124 /人一個初始狀態(tài)X到一個編禾呈后a犬態(tài)Y進4亍編 程的速率的控制，從而有效地實現(xiàn)了一個任意波形發(fā)生器。在圖1A 所示的實施方案中，每個可編程裝置121至123 #:耦耳關(guān)到一個單一 的DAC (分別為131至133),因此，每個可編禾呈裝置121至123 在同時并且以相同的速率進4亍編程。然而，在圖1B所示的實施方 案中，可編程器件124 ^皮耦聯(lián)到兩個DAC 132和133，這就允許對 可編程器件124進行編程的時間和速率的一種程度的控制。本領(lǐng)域 中熟練的技術(shù)人員將會理解，盡管圖1B中只示出了一個可編程裝 置124被耦聯(lián)到兩個DAC 132和133，在一個量子處理器中全部的 或任意凄t量的可編程器件都可以^皮耦聯(lián)到兩個或任何數(shù)量的DAC 上。
圖2A是才艮據(jù)本系統(tǒng)、方法和裝置的一個實施方案用于對一個 量子處理器(例如圖1A中的量子處理器100)的元件進行編程的 一種方法200的流程圖。本領(lǐng)域中熟練的技術(shù)人員將會理解，盡管圖2A以單數(shù)形式提及所有器件，但是方法200可以應(yīng)用到多個器 件上。在方法200的動作201中， 一個二進制信號^皮編禾呈到或?qū)懭?一個存儲寄存器(例如圖1A中的一個或多個存儲寄存器111至 113)。在動作202中，該二進制信號被轉(zhuǎn)換成一個模擬信號。在動 作203中，該模擬信號被給予或應(yīng)用于該量子處理器的一個或多個 可編程器件，例如來自圖1A的可編程器件121至123。因此，動 作201到203全部可以在該量子處理器的范圍內(nèi)完成，/人而減少了 對與外部編程系統(tǒng)進4亍通信的需求。
圖2B是用于通過本質(zhì)上逆向運行方法200而從可讀器件讀取 信息的 一種方法250的流程圖。本領(lǐng)域中熟練的技術(shù)人員將會理解， 盡管圖2B引用了以單數(shù)形式的所有器件，但方法250可以應(yīng)用到 多個器件上。在動作251中， 一個信號由該可讀器件輸出或乂人該可 讀器件讀出，并且^皮轉(zhuǎn)換成一種凄t字表示。在動作252中，該信號 的該凄丈字表示由另一個系統(tǒng)輸出或讀出。同樣，動作251至252可 以在該量子處理器的維度內(nèi)完成，/人而減少了對與外部編禾呈系統(tǒng)進 行通信的需求。
如前所述，可以實施多種耦聯(lián)方案以對凄t據(jù)存4諸器件進4亍編 程，這些數(shù)據(jù)存儲器件如存儲寄存器111至113。例如，存儲寄存 器111至113可以順次地耦聯(lián)到圖1A和圖1B所述的通信線A - D。 在其他實施方案中，存儲寄存器111 - 113可以并行地耦聯(lián)到類似的 通信線。在本系統(tǒng)、方法和裝置的某些實施方案中，這些數(shù)據(jù)存儲 裝置可以通過一個^各由系統(tǒng)進行編程；此類路由系統(tǒng)的一個實例是 一個多路信號分離器電路。
圖3是通過一個多路信號分離器電路350對一個量子處理器 300進行本地編程的一個實施方案的原理圖。如圖3所示，量子處 理器300包括存4諸管理系統(tǒng)301，該存4渚管理系統(tǒng)類似于圖1A中 的存儲管理系統(tǒng)101，只是它包括一個多路信號分離器電路350，它可以用來把信號傳送到數(shù)據(jù)存儲裝置311-313。在運行中，多路信號分離器350可以通過通信線A和B中的至少一個4妄收一個信號，并且通過一個內(nèi)部路徑選擇程序把該信號轉(zhuǎn)向一個特別的輸出通道。該特別輸出通道可以對應(yīng)教:據(jù)存儲裝置311-313中的至少一個。在本領(lǐng)域中一個多路信號分離器的通常的操作是人們所理解的；這樣，本領(lǐng)域的技術(shù)人員將意識到，多路信號分離器350可以包括額外的信號輸入線。在某些實施方案中，多路信號分離器350可以包括安排成邏輯行的多個路由裝置，以便形成一個邏輯二進制樹。多路信號分離器350可以包括額外的信號輸入線(未示出)，這樣路由裝置的每個邏輯行受一個對應(yīng)的信號輸入線的控制。
對所展示的實施方案的以上i兌明并非旨在是窮盡的或者4巴這些實施方案限定到所纟皮露的確切的形式。雖然這里為了"i兌明的目的而描述了特別的實施方案和實例，但是正如相關(guān)領(lǐng)域的技術(shù)人員將會^人識到的，無須偏離本4皮露的精神和范圍即可以估文出不同的等效修改。這里提供的不同實施方案的傳授內(nèi)容可以應(yīng)用到其他量子計算系統(tǒng)、方法和裝置上，不必一定是上面總體性描述的示例性量子計算系統(tǒng)、方法和裝置。
例如，前面的詳細說明已經(jīng)通過使用框圖、原理圖和實例闡明了這些系統(tǒng)、方法和裝置的不同實施方案。就這才羊的框圖、原理圖和實例包含一個或多個功能和/或操作的情況而言，本領(lǐng)域的技術(shù)人員將理解到，這樣的框圖、流程圖或?qū)嵗械拿總€功能和/或操作均能夠由多種硬件、軟件、固件或其任意虛擬的組合來單獨地或共同地實施。
可將上述的不同的實施方案組合起來以^f更提供多個進一步的實施方案。本說明書中提到的所有美國專利、美國專利申請公開、美國專利申請、外國專利、外國專利申請和非專利公開內(nèi)容均通過引用、
以它們的全文并為了所有目的而結(jié)合在此，它們包括^旦不限于美國專利號6,838,694;美國專利申i青號2005-0082519;美國專利申i青號2006-0225165;美國臨時專利申i青序列號60/872,414，于2007年1 月 12 日4是交，名為 "System, Devices and Methods forInterconnected Processor Topology ; 美國臨時專矛J申i青序歹寸號60/956,104，于2007年8月16日提交，名為"Systems, Devices, AndMethods For Interconnected Processor Topology"; 美國'降時專壽l]中i青序列號60/986,554，于2007年11月8日才是交，名為"Systems, Devicesand Methods for Analog Processing";美國專利公開號2006-0225165;美國專利7>開號2006-0147154 ; 美國臨時專利申i青序列號60/913,980, 于2007年4月 25 曰提交，名為 "AdiabaticSuperconducting Qubit Logic Devices And Methods"; 美國臨時專矛J申請序列號60/917,884,于2007年5月14曰提交,名為"ScalableSuperconducting Flux Digital-To-Analog Conversion Using ASuperconducting Inductor Ladder Circuit";美國臨時專利申i青序列號60/917,891 ，于2007年5月14曰提交，名為"Systems, Methods, AndApparatus For A Scalable Superconducting Flux Digital-To-AnalogConverter"以及美國臨時專利申請序列號60/975,487,于2007年9月26日提交，名為"Systems, Methods and Apparatus for a DifferentialSuperconducting Flux Digital-to-Analog Converter"。 如有必要,可以修改這些實施方案的各個方面，以利用不同的專利、申請和公開中的系統(tǒng)、電路和概念來提供進一步的實施方案。
鑒于以上的詳細i兌明，對這些實施方案可估文出這樣或那樣的改變?？傊?，在以下權(quán)利要求中，所使用的術(shù)語不應(yīng)當解釋為將本發(fā)明限制在本說明書和這些權(quán)利要求所披露的特定實施方案內(nèi)，而是應(yīng)當解釋為包括所有可能的實施方案，連同這些4又利要求有4又獲得的所有的等效物實施方案一起。因此，本發(fā)明的范圍4又應(yīng)由所附的4又利要求的范圍來解釋和限定。
權(quán)利要求
1. 一種量子處理器，包括多個可編程器件，其中每個可編程器件連接到至少一個通信通道；以及一個存儲管理系統(tǒng)，其中該存儲管理系統(tǒng)經(jīng)由這些通信通道中的至少一個聯(lián)接到至少一個可編程器件。
2.如權(quán)利要求1所述的量子處理器，其中，至少一個可編程器件 以及該存儲管理系統(tǒng)的至少 一部分是由在 一個臨界溫度以下 超導(dǎo)的一種材料形成的。
3. 如權(quán)利要求1所述的量子處理器，其中，這些可編程器件是選 自從以下各項所構(gòu)成的組的超導(dǎo)通量量子位、超導(dǎo)電荷量子 位、超導(dǎo)相位量子位、超導(dǎo)混合量子位、量子點、俘獲的離子、 俘獲的中性原子、量子位耦聯(lián)器、超導(dǎo)量子位耦聯(lián)器、雜質(zhì)、 核自旋量子位、電子自旋量子位和光子量子位。
4. 如片又利要求1所述的量子處理器，其中，至少一個通信通道在 兩個或更多可編程器件之間進4亍通信。
5. 如權(quán)利要求1所述的量子處理器，其中，該存儲管理系統(tǒng)包括 多個部件，并且至少一個通信通道在至少一個可編程器件與該 存<渚管理系統(tǒng)的至少 一個部件之間進4亍通信。
6. 如權(quán)利要求1所述的量子處理器，其中，該存儲管理系統(tǒng)包括 多個部件，并且至少 一個通信通道在該存小者管理系統(tǒng)的兩個或 更多部件之間進行通信。
7. 如權(quán)利要求1所述的量子處理器，其中，該存儲管理系統(tǒng)包括 一個數(shù)模轉(zhuǎn)換器(DAC)。
8. 如權(quán)利要求7所述的量子處理器，其中，該DAC包括一個超 導(dǎo)通量DAC，并且其中數(shù)字信號是用離散的磁通量量子來表 示的。
9. 如權(quán)利要求1所述的量子處理器，其中，該存儲管理系統(tǒng)包括 能夠存儲數(shù)字信息的至少 一個器件。
10. 如權(quán)利要求9所述的量子處理器，其中，能夠存儲數(shù)字信息的 至少 一個裝置包括一個存儲寄存器。
11. 如權(quán)利要求IO所述的量子處理器，其中，至少兩個存儲寄存 器可通信地;波此串4亍耦聯(lián)，由至少一個通信通道建立該l禺聯(lián)。
12. 如權(quán)利要求9所述的量子處理器，其中，該存儲管理系統(tǒng)包括 一個路由系統(tǒng)，其中能夠存儲數(shù)字信息的至少兩個器件通過至 少一個通信通道可通信地耦:i關(guān)到該iE各由系統(tǒng)。
13. 如權(quán)利要求12所述的量子處理器，其中，該^各由系統(tǒng)包括一 個多路信號分離器電路。
14. 如權(quán)利要求10所述的量子處理器，其中，該存儲管理系統(tǒng)包 括至少一個DAC,并且數(shù)字信號在至少一個存儲寄存器與至 少 一個DAC之間進4亍管理。
15. 如權(quán)利要求14所述的量子處理器，其中，至少一個存儲寄存 器以及至少一個DAC被配置成管理處于磁通量量子形式的數(shù) 字信號。
16. 如權(quán)利要求15所述的量子處理器，其中，通過電流耦聯(lián)在該 至少一個存^f諸寄存器與該至少一個DAC之間對這些》茲通量量 子進行管理。
17. 如4又利要求15所述的量子處理器，其中，通過電感耦聯(lián)在該 至少一個存儲寄存器與該至少一個DAC之間對這些,茲通量量 子進行管理。
18. 如;f又利要求14所述的量子處理器，其中，至少一個DAC可 通信地耦聯(lián)到至少一個可編程器件，這樣可將數(shù)字信號耦聯(lián)在 它們之間。
19. 如纟又利要求14所述的量子處理器，其中，至少兩個DAC可 通信地耦聯(lián)到一個可編程器件上，這樣能夠以一個受控速率將 數(shù)字信號耦聯(lián)在它們之間。
20. 如纟又利要求18所述的量子處理器，其中，通過電感耦聯(lián)在該 至少一個DAC與該至少一個可編程器件之間對這些數(shù)據(jù)信號 進行管理。
21. 如權(quán)利要求20所述的量子處理器，其中，在該至少一個DAC 與該至少一個可編程器件之間的電感耦聯(lián)由一個中間耦聯(lián)器 件進行介導(dǎo)。
22. 如權(quán)利要求21所述的量子處理器，其中，至少一個中間耦聯(lián) 器4牛電感性i也l禹聯(lián)到該至少 一個DAC以及該至少 一個可編禾呈 器件上。
23. 如權(quán)利要求22所述的量子處理器，其中，該中間耦聯(lián)器件可 通信地耦聯(lián)到 一個激活通信通道上，并且通過該激活通信通道能夠?qū)⒃撝虚g耦聯(lián)器件在一個激活狀態(tài)與一個非激活狀態(tài)之 間進行切換。
24. 如4又利要求23所述的量子處理器，其中，多個中間耦聯(lián)器件 被串行連接到該激活通信通道上，并且每個中間耦聯(lián)器件能夠 由該激活通信通道在一個激活狀態(tài)和一個非'激活狀態(tài)之間進 行切換。
25. 如一又利要求23所述的量子處理器，其中該激活通信通道在該 激活狀態(tài)與非激活狀態(tài)之間是^^莫擬可變的。
26. 如權(quán)利要求9所述的量子處理器，其中，能夠存儲數(shù)字信息的 至少一個器件包括一個基于超導(dǎo)通量的移位寄存器。
27. 如權(quán)利要求26所述的量子處理器，其中，該基于超導(dǎo)通量的 移位寄存器包括一個單通量量子(SFQ)移位寄存器。
28. 對包括至少一個可編程器件的一個量子處理器進行編程的一 種方法，該方法包括用體現(xiàn)至少一個可編程器件控制參數(shù)的一個數(shù)據(jù)信號對 至少一個信息存儲器件進行本地編程；將該數(shù)據(jù)信號轉(zhuǎn)換成一個模擬信號；并且將該模擬信號給予給該可編程器件。
29. 如權(quán)利要求28所述的方法，其中，將該數(shù)據(jù)信號轉(zhuǎn)換成一個 模擬信號包括生成一個模擬信號，該模擬信號具有與該數(shù)據(jù)信 號成比例的一個幅^f直。
30. 如權(quán)利要求29所述的方法，其中，將該;漠擬信號給予^會該可 編程器件包括將該模擬信號給予給一個中間耦聯(lián)器件。
31. 如權(quán)利要求30所述的方法，其中該中間耦聯(lián)器件可配置到一 個激活狀態(tài)和一個非激活狀態(tài)，并且其中當該中間耦聯(lián)器件是 處在該激活狀態(tài)時，該中間耦聯(lián)器件將該模擬信號給予給該可 編程器件。
32. 如權(quán)利要求30所述的方法，其中該中間耦聯(lián)器件是在一個激 活狀態(tài)與一個非激活狀態(tài)之間是可調(diào)"i皆的，并且其中當該中間 耦聯(lián)器件被調(diào)諧為離開該非激活狀態(tài)時，該中間耦聯(lián)器件將該 模擬信號的至少 一部分給予給該可編程器件。
33. 如權(quán)利要求28所述的方法，其中，用體現(xiàn)至少一個可編程器 件控制參數(shù)的一個數(shù)據(jù)信號對至少一個信息存儲器件進行編 程包括對多個可編程器件系列地進4亍編程。
34. 如權(quán)利要求28所述的方法，其中，用體現(xiàn)至少一個可編程器 件控制參數(shù)的一個數(shù)據(jù)信號對至少一個信息存儲器件進行編 程包括將該數(shù)據(jù)信號路由到 一個對應(yīng)的信息存儲器件上。
35. 如4又利要求34所述的方法，其中，用體現(xiàn)至少一個可編禾呈器 件控制參數(shù)的一個數(shù)據(jù)信號對至少一個信息存儲器件進行編 程包括用一個多路信號分離器電路對多個可編程器件進行編 程。
全文摘要
用于一種可拓展的量子處理器架構(gòu)的系統(tǒng)、方法和裝置。通過為一個存儲寄存器給予體現(xiàn)一個或多個裝置控制參數(shù)的一個信號、將該信號轉(zhuǎn)換成一個模擬信號并且將該模擬信號給予給一個或多個可編程器件，可對一個量子處理器進行本地編程。
文檔編號G06N99/00GK101548288SQ200780044687
公開日2009年9月30日 申請日期2007年12月4日 優(yōu)先權(quán)日2006年12月5日
發(fā)明者喬迪·羅斯, 保羅·I·布伊克, 安德魯·J·伯克利 申請人:D-波系統(tǒng)公司