專利名稱：隨機數(shù)發(fā)生器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明的領(lǐng)域涉及數(shù)據(jù)處理，具體來說，涉及隨機數(shù)的生成。
背景技術(shù)：
真隨機數(shù)的生成是一項困難的任務(wù)。不同的方法已經(jīng)嘗試采用 亞穩(wěn)態(tài)事件來生成隨機輸出值。它們似乎都不太理想，并且傾向于 處理輸出以在它們發(fā)覺不存在時恢復(fù)隨機性。在本質(zhì)上是一個非隨
機過程。例如， 一部分采用了馮.諾伊曼校正器來消除大量0和1 (例 如參見R.Brederlow等人的"采用單氧化層陷阱的隨機電報噪聲的低 功率真隨機數(shù)發(fā)生器"(ISSCC Dig. Tech. Papers,第536-532頁，2006 年2月))。這樣一種校正儀用來掩蓋以下事實初始位流不是真 正隨機的，并且無法恢復(fù)真隨才幾性。Kinniment等人的"采用亞穩(wěn)性 的芯片上隨機數(shù)發(fā)生器的設(shè)計，，(Proc European Solid-State circuit conf, 第595-598頁，2002年9月)公開了一種方法，它采用XOR (異或) 校正器、利用亞穩(wěn)性來放大熱噪聲，并且通過偏置系統(tǒng)來控制亞穩(wěn) 態(tài)操作，以產(chǎn)生相等數(shù)量的0和1。但是，這通過產(chǎn)生實際上缺乏隨 機性的相關(guān)流而危及到系統(tǒng)。

發(fā)明內(nèi)容
本發(fā)明的第一方面提供一種用于產(chǎn)生隨機輸出值的電路，包括 雙穩(wěn)態(tài)電路，具有在其中輸出0或1的兩種穩(wěn)定狀態(tài)，并且具有在 其中輸出0與1之間的浮點值的平衡亞穩(wěn)定狀態(tài)，所述雙穩(wěn)態(tài)電路 在接通后從所述亞穩(wěn)定狀態(tài)轉(zhuǎn)變?yōu)樗龇€(wěn)定狀態(tài)之一，所述狀態(tài)取 決于所述雙穩(wěn)態(tài)電路的端口上的電壓電平；電壓電平控制電路，用
于控制所述雙穩(wěn)態(tài)電路的所述端口上的電壓電平；時間測量電路， 用于測量所述雙穩(wěn)態(tài)電路在接通之后從所述亞穩(wěn)定狀態(tài)轉(zhuǎn)變?yōu)樗?穩(wěn)定狀態(tài)之一所需的轉(zhuǎn)變時間；以及控制邏輯，用于控制所述時間 測量電路、所述電壓電平控制電路以及所述雙穩(wěn)態(tài)電路的斷開及接 通，所述控制邏輯適于執(zhí)行以下序列控制所述電壓電平控制電路 來設(shè)置所述雙穩(wěn)態(tài)電路的所述端口上的預(yù)定電壓電平，接通所述雙 穩(wěn)態(tài)電路，檢測所測量轉(zhuǎn)變時間，并斷開所述雙穩(wěn)態(tài)電路，以及若 所測量的轉(zhuǎn)變時間大于預(yù)定值，則輸出所述雙穩(wěn)態(tài)電路的經(jīng)轉(zhuǎn)換的 穩(wěn)定狀態(tài)作為所述隨機輸出值。
通過為電路提供亞穩(wěn)定狀態(tài)，電路可在那種亞穩(wěn)定狀態(tài)上平衡， 然后，到穩(wěn)定狀態(tài)的任何轉(zhuǎn)變起因于熱過程，這些熱過程是隨機的。 因此，到穩(wěn)定狀態(tài)的這種轉(zhuǎn)變可用來產(chǎn)生真正隨機的輸出值。這種 系統(tǒng)的一個潛在的問題是，不一定始終易于達到亞穩(wěn)定狀態(tài)。但是， 本發(fā)明已經(jīng)認識到，接通與轉(zhuǎn)變到穩(wěn)定狀態(tài)之間所需的時間是電路 在接通時是否最初處于亞穩(wěn)定狀態(tài)的指示。實際上，若它立即轉(zhuǎn)變， 則可能的是，電路首先沒有在亞穩(wěn)定狀態(tài)中平衡，但是，若它需要 較長時間，則它短暫地處于那種亞穩(wěn)定狀態(tài)。因此，具有亞穩(wěn)定狀 態(tài)的雙穩(wěn)態(tài)電路不僅能夠用于產(chǎn)生隨機輸出值，而且它轉(zhuǎn)變所需的 時間也可用作它是否最初處于那種亞穩(wěn)態(tài)、因而用作輸出值是否是 真正隨機輸出值的量度。這消除了通過輸出值本身來判斷輸出值的 隨機性的需要。
實際上，電路在接通時越^l妾近亞穩(wěn)定狀態(tài)，則越有可能最終轉(zhuǎn) 變后的狀態(tài)將起因于作為隨機物理過程的熱噪聲。因此，不是必須 修正輸出流以嘗試使它更隨機，這是本質(zhì)上一定有缺陷的過程，而 是可修正輸入，以使電路能夠更接近其亞穩(wěn)定狀態(tài)。實際上，系統(tǒng) 可通過隨機物理過程、熱噪聲影響系統(tǒng)的方式來限制。
在一些實施例中，所述控制邏輯適于連續(xù)執(zhí)行所述序列，以輸 出多個隨機輸出值。
序列的重復(fù)可用來產(chǎn)生例如可用于組成隨機數(shù)的多個隨機值。 在 一 些實施例中，響應(yīng)不大于多個連續(xù)序列的所述預(yù)定值的所 測量轉(zhuǎn)變時間，所述控制邏輯適于執(zhí)行復(fù)位操作，所述復(fù)位操作包 括對于所述雙穩(wěn)態(tài)電路的所述端口上的不同的設(shè)置電壓電平多次執(zhí)
行所述序列，并且在所述復(fù)位操作期間不輸出轉(zhuǎn)變后的穩(wěn)定狀態(tài)； 以及在所述復(fù)位操作之后，所述控制邏輯適于將所述預(yù)定電壓電平 復(fù)位為所述復(fù)位操作期間輸出最長平均轉(zhuǎn)變時間的電壓電平值。
為了確保雙穩(wěn)態(tài)電路繼續(xù)接近其平衡點運行，有時可能需要執(zhí) 行復(fù)位操作。因此，控制邏輯適于檢測所測量的轉(zhuǎn)變時間下降到低 于多個連續(xù)序列的預(yù)定值，根據(jù)情況選取該數(shù)。這表明，電路可能 逐漸離開其最佳操作位置。在這種情況下，運行復(fù)位操作。復(fù)位操 作改變雙穩(wěn)態(tài)電路的端口上的電壓電平，并對每個不同的電壓電平 設(shè)置多次執(zhí)行該序列，然后再選擇產(chǎn)生了最長平均轉(zhuǎn)變時間的設(shè)置 電壓電平，并將其復(fù)位作為后續(xù)序列的預(yù)定電壓電平。電路保持為 越接近以其亞穩(wěn)定狀態(tài)開始，則存在越多隨機的并且可作為隨機值 輸出的轉(zhuǎn)變后的狀態(tài)。因此，希望使它保持為盡可能接近，在本發(fā) 明的實施例中，這通過檢測電路電路從這種狀態(tài)漂移的時間以及在 必要時執(zhí)行復(fù)位操作來進行。
在一些實施例中，在所述復(fù)位操作期間，控制邏輯適于對序列 的初始和后續(xù)集合將所述設(shè)置電壓電平修正一預(yù)定量，使得所述平 均轉(zhuǎn)變時間增加，然后對序列的另 一個集合將所述設(shè)置電壓電平修 正所述預(yù)定量，直到所述平均轉(zhuǎn)變時間減小。
可能有利的是，控制復(fù)位期間的電壓電平的修正，使得轉(zhuǎn)變時 間最初對于序列的各集合增加，然后轉(zhuǎn)變時間開始減小。若發(fā)生這 種情況，則知道已經(jīng)通過電壓平衡點，以及只要電壓沒有調(diào)節(jié)太大 量，就可能已經(jīng)達到亞穩(wěn)定狀態(tài)，因而序列集合的最長平均測量轉(zhuǎn) 變時間將在接通時對應(yīng)于亞穩(wěn)定狀態(tài)，并且產(chǎn)生它的電壓將是適當(dāng) 的預(yù)定4直。
在一些實施例中，在所述復(fù)位操作期間，所述控制邏輯適于修 正接通時的所述電壓電平，以與先前序列相比增加所述平均轉(zhuǎn)變時
置為所述預(yù)定電壓電平，輸出轉(zhuǎn)變后的值作為所述隨機輸出值。
復(fù)位操作可修正電壓，直到平均轉(zhuǎn)變時間大于預(yù)定值，然后將
電壓電平調(diào)節(jié)到該值。當(dāng)選擇預(yù)定值以表明已經(jīng)達到亞穩(wěn)定狀態(tài)時，
這提供復(fù)位電壓電平的可接受方式。
該預(yù)定值可存儲在電路的^t據(jù)存儲器中?？稍谥圃鞎r校準(zhǔn)之后
永久地存儲在電路中，或者可在使用中校準(zhǔn)電路，在這種情況下，
它可能間斷地被更新。作為備選的方案，必要時，它可從外部輸入。 在一些實施例中，所述預(yù)定值響應(yīng)所述控制電路執(zhí)行校準(zhǔn)操作
而產(chǎn)生，所述校準(zhǔn)操作包括對于不同的設(shè)置電壓電平多次執(zhí)行所 述序列而不輸出轉(zhuǎn)變后的穩(wěn)定狀態(tài)并確定最長平均轉(zhuǎn)變時間，所述 控制電路適于多次執(zhí)行其它序列，其中的所述電壓電平設(shè)置為產(chǎn)生 所述最長平均轉(zhuǎn)變時間的電壓電平，所述控制電路適于分析其它序 列所產(chǎn)生的轉(zhuǎn)變后的穩(wěn)定狀態(tài)，以確定所述鎖存器是否在接通時處 于亞穩(wěn)定狀態(tài)以及是否將作為所述預(yù)定值來存儲其它序列的最長平 均轉(zhuǎn)變時間。
該電路可經(jīng)過校準(zhǔn)以確定產(chǎn)生亞穩(wěn)定狀態(tài)的測量時間的預(yù)定 值?？稍谧畛踹M行校準(zhǔn)和/或必要時在操作中再次進行校準(zhǔn)。例如，
若甚至在復(fù)位之后仍然存在過快轉(zhuǎn)變的許多連續(xù)序列，則可能需要 這種操作。
在一些實施例中，若所述分析確定所述鎖存器在接通時未處于 亞穩(wěn)定狀態(tài)，則所述電路可用于輸出出錯指示符。
采用預(yù)定值的另 一 個優(yōu)點在于，若所測量的轉(zhuǎn)變時間沒有超過 該值，則在系統(tǒng)中可能存在差4昔，并且可能輸出出錯指示符。若系 統(tǒng)處于確定性噪聲的攻擊之下，則這可能是有用的。在這樣一種情 況下，則不會達到亞穩(wěn)定狀態(tài)，但出錯指示符有助于檢測該問題，
然后可解決該問題。
在一些實施例中，所述電-各包括另一個端口 ，所述端口和另一 個端口輸出所述輸出值，所述電壓電平控制電路通過在接通時于所 述另 一個端口上提供恒定電壓并在所述端口上提供所述設(shè)置電壓電 平，來控制接通時所述端口與另一個端口之間的電壓差。
在許多實施例中，雙穩(wěn)態(tài)電路具有兩個端口，電壓電平設(shè)置為 兩個端口之間的電壓差，在一個端口上提供恒定電壓，而在另一個
端口上提供可變電壓。
雖然雙穩(wěn)態(tài)電路可由具有兩種穩(wěn)定狀態(tài)和一種亞穩(wěn)定狀態(tài)的任 何元件來組成，但是，交叉耦合逆變器對特別適合于這種電路，因 為它易于構(gòu)建并具有亞穩(wěn)定狀態(tài)。
在一些實施例中，所述雙穩(wěn)態(tài)電路由高和低電壓干線供電，所 述控制電路適于通過提供所述高和低電壓干線上的電壓差來接通所 述雙穩(wěn)態(tài)電路，以及適于通過^R供等于所述電壓干線的每一個上的 所述電壓差的一半的電壓來斷開所述雙穩(wěn)態(tài)電路。
電路的接通和斷開明顯影響從亞穩(wěn)定到雙穩(wěn)定狀態(tài)的轉(zhuǎn)變時 間，因此應(yīng)當(dāng)以受控方式進行。在實施例中，兩種電壓干線均設(shè)置 為相同的中間電壓，然后在接通時，干線上的電壓電平改變到其相 應(yīng)的高和低值。
在一些實施例中，所述時間測量電路包括計數(shù)器，計數(shù)器包括 各可由所述雙穩(wěn)態(tài)電路的逐漸延遲的接通信號作為時鐘脈沖的觸發(fā) 器的串聯(lián)陣列，所述計數(shù)器響應(yīng)指示所述雙穩(wěn)態(tài)電路已經(jīng)轉(zhuǎn)變到穩(wěn) 定狀態(tài)的信號而停止。
雖然可通過許多方式來測量時間，但是，進行這種操作的一種 簡單且準(zhǔn)確的方式是采用一種計數(shù)器，它包括各由逐漸延遲的接通 信號作為時鐘脈沖的觸發(fā)器的串聯(lián)陣列并且響應(yīng)雙穩(wěn)態(tài)電路轉(zhuǎn)變到 穩(wěn)定狀態(tài)而停止。
在一些實施例中，多次產(chǎn)生所述隨機輸出值，以及所述多個隨
才幾輸出值作為隨才幾數(shù)被輸出。
該電路一般用來產(chǎn)生隨機數(shù)。因此，可多次產(chǎn)生隨機輸出值，
從而產(chǎn)生該隨積4t。
在另一些實施例中，根據(jù)本發(fā)明的第一方面的多個電路通過它 們的輸出端相互并聯(lián)來設(shè)置，以產(chǎn)生隨機數(shù)。
本發(fā)明的第二方面提供一種用于產(chǎn)生隨機輸出值的方法，包括 以下步驟(i)產(chǎn)生預(yù)定電壓電平，并將所述電壓電平輸出到雙穩(wěn) 態(tài)電路，所述雙穩(wěn)態(tài)電路具有分別產(chǎn)生0或1作為輸出值的兩種穩(wěn) 定狀態(tài)并具有帶有0與1之間的浮點輸出值的平衡亞穩(wěn)定狀態(tài)，所 述雙穩(wěn)態(tài)電路在接通后從所述亞穩(wěn)定狀態(tài)轉(zhuǎn)變?yōu)樗龇€(wěn)定狀態(tài)之 一，所述雙穩(wěn)態(tài)電路的所述狀態(tài)取決于所述輸入電壓電平；
(ii) 接通所述雙穩(wěn)態(tài)電路；
(iii) 測量所述雙穩(wěn)態(tài)電路>^人所述亞穩(wěn)定狀態(tài)轉(zhuǎn)變?yōu)樗龇€(wěn)定狀 態(tài)之一所需的時間；以及
(iv) 若所述時間大于預(yù)定值，則輸出轉(zhuǎn)變后的狀態(tài)作為所述隨 機輸出值。
本發(fā)明的第三方面提供一種用于產(chǎn)生隨機輸出值的裝置，包括 雙穩(wěn)態(tài)部件，具有在其中輸出0或1的兩種穩(wěn)定狀態(tài)，并且具有在 其中輸出0與1之間的浮點值的平衡亞穩(wěn)定狀態(tài)，所述雙穩(wěn)態(tài)部件 在接通后從所述亞穩(wěn)定狀態(tài)轉(zhuǎn)變?yōu)樗龇€(wěn)定狀態(tài)之一，所述狀態(tài)取 決于所述雙穩(wěn)態(tài)部件的端口上的電壓電平；電壓電平控制部件，用 于控制所述雙穩(wěn)態(tài)部件的所述端口上的電壓電平；轉(zhuǎn)變時間測量部 件，用于測量所述雙穩(wěn)態(tài)電路在接通之后從所述亞穩(wěn)定狀態(tài)轉(zhuǎn)變?yōu)?所述穩(wěn)定狀態(tài)之一所需的轉(zhuǎn)變時間；以及控制部件，用于控制電壓 電平控制部件、所述轉(zhuǎn)變時間測量部件及所述雙穩(wěn)態(tài)部件的接通及 斷開，所述控制部件適于執(zhí)行以下序列控制所述電壓電平控制部 件來設(shè)置所述雙穩(wěn)態(tài)部件的所述端口上的預(yù)定電壓電平，接通所述 雙穩(wěn)態(tài)部件，檢測所測量轉(zhuǎn)變時間，以及若所測量的轉(zhuǎn)變時間大于
預(yù)定值，則輸出所述雙穩(wěn)態(tài)部件的轉(zhuǎn)變后的穩(wěn)定狀態(tài)作為所述隨機 輸出值。
通過以下結(jié)合附圖對解釋性實施例的詳細描述，本發(fā)明的上述 和其它目的、特征和優(yōu)點將顯而易見。


圖1示出根據(jù)本發(fā)明一個實施例的雙穩(wěn)態(tài)電路以及表示各逆變
器的輸入電壓與輸出電壓之間的差異的曲線圖； 圖2示出采取晶體管形式的圖1的雙穩(wěn)態(tài)電路； 圖3示出根據(jù)本發(fā)明的一個實施例的電路； 圖4a示出根據(jù)本發(fā)明的一個實施例的雙穩(wěn)態(tài)電路和電壓控制電
路；
圖4b更詳細地示出圖4a的電壓控制電路； 圖4c更詳細地示出圖3的時間測量電路； 圖5是示出產(chǎn)生隨機數(shù)的方法的流程圖； 圖6示出采用電壓差的轉(zhuǎn)變時間的統(tǒng)計屬性； 圖7示出具有逐個周期隨機位生成和控制及分級模塊的隨機數(shù) 發(fā)生器的框圖8示出亞穩(wěn)態(tài)鎖存器、停止信號生成和時間數(shù)字轉(zhuǎn)變器電路； 圖9示出控制亞穩(wěn)態(tài)鎖存器及其輸出的信號的時間行為； 圖IO示出雙穩(wěn)態(tài)電路的平均轉(zhuǎn)變時間的分布； 圖11示出調(diào)諧算法；以及 圖12示出互補比較器電路。
具體實施例方式
圖1示出根據(jù)本發(fā)明一個實施例的雙穩(wěn)態(tài)電路30以及表示各逆 變器10和20的輸入電壓與輸出電壓之間的差異的曲線圖。從曲線 圖中可以看出，對于0處的輸入電壓，對應(yīng)的輸出電壓對于各逆變 器為1。當(dāng)輸入電壓增加時，對應(yīng)的輸出電壓保持為大約1,直至電
壓達到大約0.5,這時輸出電壓保持該值片刻，直至輸入電壓達到更 大的值，這時它轉(zhuǎn)變?yōu)?。還示出另一個逆變器的輸入/輸出電壓， 并且遵循相似的模式。這樣，在虛線標(biāo)記并由12指示的點上存在亞
穩(wěn)定狀態(tài)，其中，若輸入電壓i殳置為該值，則兩個逆變器得到平衡， 以及電壓的小變化使系統(tǒng)翻轉(zhuǎn)到它的穩(wěn)定狀態(tài)之一，在其中輸出0 或1。因此，亞穩(wěn)定狀態(tài)只是暫時穩(wěn)定，而諸如熱噪聲之類的事件足 以使它翻轉(zhuǎn)離開那種狀態(tài)。因此，若可獲得亞穩(wěn)定狀態(tài)，則翻轉(zhuǎn)離 開該狀態(tài)可因熱噪聲而發(fā)生，因而應(yīng)當(dāng)是隨機的。
圖2示出雙穩(wěn)態(tài)電路30，它在該實施例中是采取晶體管形式的 交叉耦合逆變器?？梢钥吹?，存在正電壓干線35和地干線36以及 電壓輸出和輸出端口 32。
圖3示出根據(jù)本發(fā)明的一個實施例的電路5。電路5包括控制邏 輯40、時間測量電路50、數(shù)據(jù)存儲器60、比較器70、雙穩(wěn)態(tài)電路30 和電壓控制電路80。在操作中，控制邏輯40響應(yīng)輸入信號而通過向 雙穩(wěn)態(tài)電路30發(fā)送斷開信號來開始測量的序列，雙穩(wěn)態(tài)電路30將 該電路的電壓干線設(shè)置為中間電壓，在本例中各為0.5伏。然后，它 向電壓控制電路80發(fā)送控制信號，電壓控制電路80將端口 32上的 電壓電平設(shè)置為第一測量的第一電平。這通過在端口之一上設(shè)置恒 定電壓而在另一個端口上設(shè)置預(yù)定電壓來進行，該預(yù)定電壓可以與 恒定電壓相同，或者它可以是對該電壓的少許偏移。開始或接通信 號然后從控制電路40發(fā)送給雙穩(wěn)態(tài)電路30，它分別將電壓干線設(shè)置 為1伏和地。該開始信號還祐J發(fā)送給時間測量電路50，該時間測量 電路然后測量時間，直到雙穩(wěn)態(tài)電路30翻轉(zhuǎn)到穩(wěn)定狀態(tài)，在這時， 在端口 32和該翻轉(zhuǎn)觸發(fā)器電路37上輸出零或一，從而觸發(fā)停止信 號以停止時間測量。
然后，由比較器70將所測量轉(zhuǎn)變時間與數(shù)據(jù)存儲器60中的存 儲值進行比較，若它大于該值，則來自雙穩(wěn)態(tài)電路30的輸出值被認 為是隨機的，并且作為隨機輸出值在數(shù)據(jù)輸出端90上輸出。若它不
大于該值，則控制邏輯40不輸出該值。雙穩(wěn)態(tài)電路30然后被斷開， 并且測量序列重復(fù)進行，以及若所測量的轉(zhuǎn)變時間大于數(shù)據(jù)存儲器60 中存儲的值，則該值作為(另一個)隨機輸出值被輸出。這種操作 繼續(xù)進行，直到已經(jīng)輸出所需數(shù)量的隨機值，或者直到所測量的轉(zhuǎn) 變時間在某些連續(xù)次數(shù)上小于^t據(jù)存儲器中存儲的值。若發(fā)生這種 情況，則表明電路不再在其平衡點附近運行，而可能需要復(fù)位。應(yīng) 當(dāng)注意，雖然在該實施例中，復(fù)位的觸發(fā)響應(yīng)超過某些連續(xù)次數(shù)而 發(fā)生，但是在另一些實施例中，它可通過超過總次數(shù)的預(yù)定部分來 觸發(fā)。
復(fù)位操作包括執(zhí)行上述測量序列預(yù)定次數(shù)，各針對由電壓控制 電路80設(shè)置的略微調(diào)節(jié)的控制電壓電平來進行。序列的這種重復(fù)繼 續(xù)進行，直到發(fā)現(xiàn)最小平均測量轉(zhuǎn)變時間。在已經(jīng)發(fā)現(xiàn)時，由電壓 電平控制電路輸出以得到該時間的電壓電平，然后在將來的測量序 列中用作電壓電平。應(yīng)當(dāng)注意，必須對于各輸入電壓電平多次執(zhí)行 所述序列，因為從亞穩(wěn)定狀態(tài)的轉(zhuǎn)變由隨機過程來確定，因而將在 不同時間獲得。需要平均測量時間來確定哪一個電壓產(chǎn)生平衡狀態(tài)。
若在復(fù)位之后同樣存在沒有產(chǎn)生足夠長的測量時間的多個連續(xù) 測量序列，則系統(tǒng)可再次^皮^t準(zhǔn)，以在數(shù)據(jù)存儲器60中存儲不同的 值。為此，對于不同的電壓電平來執(zhí)行設(shè)置或測量序列，并發(fā)現(xiàn)最 大平均轉(zhuǎn)變時間。產(chǎn)生該最大平均轉(zhuǎn)變時間的電壓控制電路80中的 電壓電平然后多次用作對電路的輸入，并在統(tǒng)計上分析在90輸出的 輸出值，以查看它們是否為真正隨機的。若它們是隨機的，則產(chǎn)生 該值的轉(zhuǎn)變時間存儲在數(shù)據(jù)存儲器60中作為新的預(yù)定值，并對實際 上是重新校準(zhǔn)的系統(tǒng)再次重復(fù)執(zhí)行該序列。
若它們不是隨機的，則輸出差錯，因為電路沒有達到其亞穩(wěn)定 狀態(tài)，這可能是由于確定性噪聲或者因某種原因而不平衡的電路。
如已經(jīng)公開的那樣，測量序列可重復(fù)進行若干次，以產(chǎn)生可用 作隨機數(shù)的多個隨機輸出值。作為備選的方案，多個這種電路可并 聯(lián)設(shè)置，并且它們相應(yīng)的輸出端90用來產(chǎn)生隨機數(shù)。
圖4a更詳細地示出具有電壓控制80的雙穩(wěn)態(tài)電3各30。雙穩(wěn)態(tài) 電路30包括交叉耦合逆變器對10、 20,其中包括接通或斷開它們的 開關(guān)。這些開關(guān)將各個逆變器連接到其電壓干線或者連接到中間電 壓。被發(fā)送以操作這些開關(guān)的開始信號還被發(fā)送給圖3和圖4c的時 間測量電路50,以開始時間測量。
雙穩(wěn)態(tài)電路30具有連接到在中部具有均衡器的其端口 32的電 壓控制電路80。在初始化或復(fù)位時，這些端口 32設(shè)置成對測量序列 集合具有略微不同的電壓。這些略微不同的電壓電平對測量序列的 各集合來改變，以及雙穩(wěn)態(tài)電路達到穩(wěn)定狀態(tài)所需的平均時間對各 集合來測量并取決于電壓的該差值。接收電壓控制信號的端口 32還 輸出電壓電平，該信號還用來觸發(fā)停止信號，因為當(dāng)它轉(zhuǎn)變到穩(wěn)定 狀態(tài)時，這用來觸發(fā)時間測量電路50的停止信號。
圖4b更詳細地示出電壓控制電路。設(shè)置對逆變器的輸入電壓的 電路具有DC參考電壓偏置以及電容器陣列，它們通過電容耦合的作 用將電荷注入端口 。所注入的電荷數(shù)量通過將鎖存器調(diào)諧到亞穩(wěn)態(tài) 的控制算法來編程?？刂婆渲帽火伻腴_關(guān)電容器陣列的驅(qū)動器的啟 用信號。饋入端口的電荷數(shù)量取決于電壓電平設(shè)置。因此，電路可 看作設(shè)置端口上的電壓電平，或者可看作對它注入電荷。
圖4c示出測量鎖存器從亞穩(wěn)定轉(zhuǎn)變?yōu)榉€(wěn)定狀態(tài)所需的時間的電 路。輸入到時間測量電路50的開始信號與輸入到雙穩(wěn)態(tài)鎖存器30 的開始信號相同。停止信號響應(yīng)雙穩(wěn)態(tài)電路30轉(zhuǎn)變到其穩(wěn)定狀態(tài)而 產(chǎn)生。時間測量電路50包括通過開始信號的延遲形式來作為時鐘脈 沖并且還捕捉停止信號的觸發(fā)器的串聯(lián)陣列。該串聯(lián)陣列的輸出用 指示開始與停止信號之間的差異被量化為多少延遲級的溫度計代碼 來配置。為了增加其范圍，可包括確定開始信號經(jīng)過該陣列的次數(shù) 的計數(shù)器。
停止信號由電路37 (參見圖3)產(chǎn)生，它確定鎖存器最后轉(zhuǎn)變
其狀態(tài)的時間。在一些實施例中，該電路是用作針對接近正和負電 源的兩個電壓的比較器的一對差分放大器。比較器的輸出饋送到邏
輯"異或"門，它僅在比較器之一的輸出為真(參見圖12)時才評 估真實性。
圖5是示出根據(jù)本發(fā)明的一個實施例產(chǎn)生隨機數(shù)的方法的流程 圖。最初，預(yù)定電壓電平被產(chǎn)生并輸入到雙穩(wěn)態(tài)電路。然后，接通 雙穩(wěn)態(tài)電路，并測量它轉(zhuǎn)變到穩(wěn)定狀態(tài)所需的時間。然后評估該時 間，以查看它是否大于預(yù)定值。若它大于該值，則電路最初處于亞 穩(wěn)定狀態(tài)，并且到穩(wěn)定狀態(tài)的轉(zhuǎn)變起因于熱噪聲，因此，穩(wěn)定狀態(tài) 通過隨機過程產(chǎn)生，并且可用作隨機輸出值。若它不大于該值，則 轉(zhuǎn)變后的狀態(tài)不用作隨機值，而是重復(fù)進行該過程，直至在大于預(yù) 定值的時間段中達到轉(zhuǎn)變后的狀態(tài)。
以下提供根據(jù)一個具體實施例的真隨機數(shù)發(fā)生器(tRANG)的 概述。
通過對測量轉(zhuǎn)變時間的亞穩(wěn)態(tài)事件的隨機性進行分級，下面提 出的基于亞穩(wěn)態(tài)的tRNG實現(xiàn)高熵并通過NIST隨機性測試，而不管 輸出位值，它允許確定亞穩(wěn)態(tài)時的原始噪聲等級并對最大隨機性進 行調(diào)諧。完全集成的tRNG通過0.13 Mm技術(shù)在0.036mn^中制造和測量。
真隨機數(shù)發(fā)生器(tRNG)采用隨機性的物理源(例如熱噪聲、 電報噪聲)來產(chǎn)生隨機位流。但是，它們對諸如電源噪聲、過程變 化或蓄意攻擊之類的非預(yù)期確定性噪聲非常敏感。下面提供的隨機 數(shù)發(fā)生器提供基于亞穩(wěn)態(tài)的tRNG，它能夠按照系統(tǒng)的實際隨機性來 中和這類確定性事件并限定輸出流。
tRNG方法控制亞穩(wěn)態(tài)操作而無需觀測所產(chǎn)生的輸出位。相反， 各亞穩(wěn)態(tài)事件的轉(zhuǎn)變時間被記錄(而不管0、 1結(jié)果)，它允許系統(tǒng) 確定亞穩(wěn)態(tài)時的原始噪聲等級和事件的隨機性。這允許控制對輸出 位的質(zhì)量"分級"并針對最大隨機性來調(diào)諧系統(tǒng)。此外，所提出的
方法允許用戶權(quán)衡位流的質(zhì)量和位產(chǎn)生速率。完全集成的tRNG通過 0.13 iam技術(shù)在0.036mm2中制造。所產(chǎn)生的位流實現(xiàn)高熵并通過 NIST隨機性測試，而無需借助于校正器。
tRNG采用在亞穩(wěn)定狀態(tài)附近運行的鎖存器，其中的最終狀態(tài)通 過裝置的熱噪聲來顛倒，從而產(chǎn)生隨機輸出值。但是，若初始鎖存 器電壓由于不匹配或外部噪聲而未處于亞穩(wěn)態(tài)點，則鎖存器將具有 確定的輸出值。這種方法觀測到，亞穩(wěn)態(tài)事件的隨機性可通過測量 鎖存器進行轉(zhuǎn)變所需的時間來確定。轉(zhuǎn)變時間可建模為td=Tf Jn(K/ △ Vj)，其中，、和Kf是裝置和電路相關(guān)常數(shù)，以及AVj是來自亞 穩(wěn)態(tài)點的初始電壓差。AVj具有兩部分確定性電壓差A(yù)Vd(例如 外部噪聲、電源噪聲等)和熱隨機噪聲Vn， AV，AVd+Vn。通過觀 測td，可計算原始電壓差A(yù)Vj。若MOS半導(dǎo)體器件中的熱噪聲可建 模為具有零平均值和方差ci2=4kTYgmAf的常規(guī)隨機變量，則可計 算最終亞穩(wěn)態(tài)結(jié)果由熱噪聲控制的概率。這種情況如圖6所示，其 中，對于AVd的不同值，執(zhí)行亞穩(wěn)態(tài)系統(tǒng)的重復(fù)仿真。gAVd Vn 時，隨機位翻轉(zhuǎn)的概率很低，因為系統(tǒng)由確定性噪聲支配，所以td 的平均值和方差U,和crtd)很小。隨著AVd減小，隨機結(jié)果的概率 以及^和atd增加，因為系統(tǒng)變?yōu)橛蔁嵩肼晛碇?。因此，通過評估 td的統(tǒng)計數(shù)據(jù)，可將鎖存器調(diào)諧到亞穩(wěn)態(tài)運行。另外，當(dāng)AVd-Vn時， 各個亞穩(wěn)態(tài)事件的td值可用來進一步過濾輸出流。如圖6所示，增 加td過濾閾值產(chǎn)生隨機位翻轉(zhuǎn)的更高概率，但以位產(chǎn)生速率減小為 代價。
tRNG的控制和分級系統(tǒng)如圖7所示。對該操作存在兩個要素 由鎖存器進行的輸出位的逐個周期產(chǎn)生，它們被分級并存儲在存儲 器中；以及用于亞穩(wěn)態(tài)控制的轉(zhuǎn)變時間統(tǒng)計的計算。通過將電源減 小到Vdd的一半并且通過斷言EQ、偏置和開始信號來均衡輸出節(jié)點， 圖8所示的亞穩(wěn)態(tài)鎖存器被復(fù)位。此后，由將鎖存器調(diào)諧到亞穩(wěn)態(tài) 的控制模塊在節(jié)點q上感生電荷。電荷注入電路采用電容耦合，并
包括范圍從0.25到lOOfF的電容器陣列。通過電荷注入，節(jié)點q上 的電壓可改變16mV,其中的分辨度(resolution)為10uV。但是， 在硅中發(fā)現(xiàn)，對于120uV控制分辨度，可使鎖存器進入充分的亞穩(wěn) 態(tài)運行，以在采用基于td的過濾時獲得合格的隨機輸出。在電荷注 入之后，通過將電源恢復(fù)到全Vdd并斷言開始，來激活鎖存器。鎖存 器輸出然后轉(zhuǎn)變到其最終狀態(tài)，以及停止信號采用一對互補比較器 (圖12)來產(chǎn)生。圖9更詳細地示出控制亞穩(wěn)態(tài)鎖存器及其輸出的 信號的時間行為。
時間數(shù)字轉(zhuǎn)變器(TDC)用來確定td (圖8)。它由兩部分組成 具有50ps的分辨度的精細計數(shù)器；以及將TDC的范圍擴展到20ns 的粗略計數(shù)器。精細計數(shù)器包含通過開始信號的延遲形式來作為時 鐘脈沖的觸發(fā)器陣列，它們以離散時間對停止信號抽樣，從而產(chǎn)生 具有開始與停止之間的時間差的量化值的溫度計代碼。每當(dāng)延遲開
始信號經(jīng)過環(huán)路時，斷言粗略計數(shù)器。
為了將鎖存器調(diào)諧到亞穩(wěn)態(tài)，控制算法使td、 r,的平均值為最大。 圖10示出清理了已注入電荷時的128個樣本的集合的td的測量分布 以及^的關(guān)聯(lián)值。正如預(yù)計的那樣，使系統(tǒng)偏置為低于或高于亞穩(wěn)態(tài) 點(~ 604mV)產(chǎn)生小fd和a td以及全0或全1的偏置位流。當(dāng)系統(tǒng) 接近亞穩(wěn)態(tài)時，^迅速增加，從而允許優(yōu)良的控制反4t。另外，td的 擴展也會增加，輸出流中的0和1的百分比達到50%。 td的統(tǒng)計特性 和0/1的分布極好地被跟蹤，其中測量溫度的范圍是10至60°C。
圖11示出在響應(yīng)確定性噪聲時的測試芯片的控制算法的操作。 當(dāng)控制模塊的配置改變?yōu)槭蛊骄鵷d的值為最大時，繪制平均td。系 統(tǒng)在迭代10次之后固定到亞穩(wěn)態(tài)運行中。在迭代115次時，在電源 中產(chǎn)生50mV電源電壓下降，如Vdd跡線所示。隨著亞穩(wěn)態(tài)點因產(chǎn) 生的噪聲而漂移，平均td急劇減小5 TDC單位以上。系統(tǒng)在10次 迭代中通過調(diào)整控制的配置進4亍響應(yīng)，并且采用平均td新的最大值 進行穩(wěn)定。新的穩(wěn)定運行點因產(chǎn)生于電壓下降的驅(qū)動強度的降級而
具有更高的td。在采用恒定td閾值進行過濾時系統(tǒng)的效率極好地跟 蹤td的行為，由此表明對于具有較低的td值的事件需要較多過濾。
雖然本文中參照附圖對本發(fā)明的解釋性實施例進行了詳細描 述，但是要理解到，本發(fā)明不限于那些精確的實施例，本領(lǐng)域的技 術(shù)人員可在不背離所附權(quán)利要求確定的本發(fā)明的范圍和精神的前提 下對其進行各種變更和》務(wù)改。
權(quán)利要求
1.一種用于產(chǎn)生隨機輸出值的電路，包括雙穩(wěn)態(tài)電路，具有在其中輸出0或1的兩種穩(wěn)定狀態(tài)并且具有在其中輸出0與1之間的浮點值的平衡亞穩(wěn)定狀態(tài)，所述雙穩(wěn)態(tài)電路在接通后從所述亞穩(wěn)定狀態(tài)轉(zhuǎn)變?yōu)樗龇€(wěn)定狀態(tài)之一，所述狀態(tài)取決于所述雙穩(wěn)態(tài)電路的端口上的電壓電平；電壓電平控制電路，用于控制所述雙穩(wěn)態(tài)電路的所述端口上的電壓電平；時間測量電路，用于測量所述雙穩(wěn)態(tài)電路在接通之后從所述亞穩(wěn)定狀態(tài)轉(zhuǎn)變?yōu)樗龇€(wěn)定狀態(tài)之一所需的轉(zhuǎn)變時間；以及控制邏輯，用于控制所述時間測量電路、所述電壓電平控制電路和所述雙穩(wěn)態(tài)電路的斷開與接通，所述控制邏輯適于執(zhí)行以下序列控制所述電壓電平控制電路來設(shè)置所述雙穩(wěn)態(tài)電路的所述端口上的預(yù)定電壓電平，接通所述雙穩(wěn)態(tài)電路，檢測所測量的轉(zhuǎn)變時間，并斷開所述雙穩(wěn)態(tài)電路，以及若所測量的轉(zhuǎn)變時間大于預(yù)定值，則輸出所述雙穩(wěn)態(tài)電路的轉(zhuǎn)變后的穩(wěn)定狀態(tài)作為所述隨機輸出值。
2. 如權(quán)利要求1所述的電路，其特征在于，所述控制邏輯適于 連續(xù)執(zhí)行所述序列以輸出多個隨機輸出值。
3. 如權(quán)利要求2所述的電路，其特征在于，響應(yīng)所測量的轉(zhuǎn)變 時間不大于多個連續(xù)序列的所述預(yù)定值，所述控制邏輯適于執(zhí)行復(fù) 位操作，所述復(fù)位操作包括對所述雙穩(wěn)態(tài)電路的所述端口上的不同 的設(shè)置電壓電平多次執(zhí)行所述序列，并且在所述復(fù)位操作期間不輸 出轉(zhuǎn)變后的穩(wěn)定狀態(tài)；以及在所述復(fù)位操作之后，所述控制邏輯適 于將所述預(yù)定電壓電平復(fù)位成在所述復(fù)位操作期間輸出最長平均轉(zhuǎn) 變時間的電壓電平值。
4. 如權(quán)利要求3所述的電路，其特征在于，在所述復(fù)位操作期 間，控制邏輯適于針對序列的初始和后續(xù)集合將所述設(shè)置電壓電平 修正一預(yù)定量，使得所述平均轉(zhuǎn)變時間增加，然后針對序列的另一 個集合將所述設(shè)置電壓電平修正所述預(yù)定量，直到所述平均轉(zhuǎn)變時 間減小。
5. 如權(quán)利要求3所述的電路，其特征在于，在所述復(fù)位才喿作期 間，所述控制邏輯適于修正接通時的所述電壓電平，以與先前序列 相比增加所述平均轉(zhuǎn)變時間，以及響應(yīng)所述平均轉(zhuǎn)變時間超過所述 預(yù)定值，來將所述電壓電平設(shè)置為所述預(yù)定電壓電平。
6. 如權(quán)利要求5所述的電路，其特征在于，所述預(yù)定值存儲在 所述電路的數(shù)據(jù)存儲器中。
7. 如權(quán)利要求1所述的電路，其特征在于，所述預(yù)定值響應(yīng)所 述控制電路執(zhí)行校準(zhǔn)操作而產(chǎn)生，所述校準(zhǔn)操作包括對不同的設(shè) 置電壓電平多次執(zhí)行所述序列而不輸出轉(zhuǎn)變后的穩(wěn)定狀態(tài)并確定最 長平均轉(zhuǎn)變時間，所述控制電路適于多次執(zhí)行其它序列，其中所述 電壓電平設(shè)置為產(chǎn)生所述最長平均轉(zhuǎn)變時間的所述電壓電平，所述 控制電路適于分析所述其它序列所產(chǎn)生的轉(zhuǎn)變后的穩(wěn)定狀態(tài)，以確 定所述鎖存器是否在接通時處于所述亞穩(wěn)定狀態(tài)，以及是否將存儲 所述其它序列的所述最長平均轉(zhuǎn)變時間作為所述預(yù)定值。
8. 如權(quán)利要求7所述的電路，其特征在于，若所述分析確定所 述鎖存器在接通時未處于所述亞穩(wěn)定狀態(tài)，則所述電路可用于輸出 出錯指示符。
9. 如權(quán)利要求1所述的電路，其特征在于，所述電路包括另一 個端口，所述端口和所述另一個端口輸出所述輸出值，所述電壓電 平控制電路通過在所述另 一個端口上提供恒定電壓并在所述端口上 提供所述設(shè)置電壓電平，來控制接通時所述端口與所述另一個端口 之間的電壓差。
10. 如權(quán)利要求1所述的電路，其特征在于，所述雙穩(wěn)態(tài)電路 包括交叉耦合逆變器對。
11. 如權(quán)利要求1所述的電路，其特征在于，所述雙穩(wěn)態(tài)電路 由高和低電壓千線供電，所述控制電路適于通過提供所述高和低電 壓干線上的電壓差來接通所述雙穩(wěn)態(tài)電路，以及適于通過提供等于 所述電壓干線的每一個上的所述電壓差的一半的電壓來斷開所述雙 穩(wěn)態(tài)電路。
12. 如權(quán)利要求1所述的電路，其特征在于，所述時間測量電 路包括計數(shù)器，所述計數(shù)器包括各由所述雙穩(wěn)態(tài)電路的逐漸延遲的 接通信號作為時鐘脈沖的觸發(fā)器的串聯(lián)陣列，所述計數(shù)器響應(yīng)指示 所述雙穩(wěn)態(tài)電路已經(jīng)轉(zhuǎn)變到穩(wěn)定狀態(tài)的信號而停止。
13. 如權(quán)利要求1所述的電路，其特征在于，多次產(chǎn)生所述隨 機輸出值，所述多個隨機輸出值作為隨機數(shù)被輸出。
14. 一種用于產(chǎn)生隨機數(shù)的電路，包括多個如權(quán)利要求1所述 的電路，它們的輸出端相互并聯(lián)設(shè)置。
15. —種用于產(chǎn)生隨機輸出值的方法，包括以下步驟(i) 產(chǎn)生預(yù)定電壓電平，并將所述電壓電平輸出到雙穩(wěn)態(tài)電路， 所述雙穩(wěn)態(tài)電路具有分別產(chǎn)生0或1作為輸出值的兩種穩(wěn)定狀態(tài)并 且具有帶有0與1之間的浮點輸出值的平衡亞穩(wěn)定狀態(tài)，所述雙穩(wěn) 態(tài)電路在接通后從所述亞穩(wěn)定狀態(tài)轉(zhuǎn)變?yōu)樗龇€(wěn)定狀態(tài)之一，所述 雙穩(wěn)態(tài)電路的所述狀態(tài)取決于所述輸入電壓電平；(ii) 接通所述雙穩(wěn)態(tài)電路；(iii) 測量所述雙穩(wěn)態(tài)電路從所述亞穩(wěn)定狀態(tài)轉(zhuǎn)變?yōu)樗龇€(wěn)定狀 態(tài)之一所需的時間；以及(iv) 若所述時間大于預(yù)定值，則輸出所述轉(zhuǎn)變后的狀態(tài)作為所 述隨才幾輸出值。
16. 如權(quán)利要求15所述的方法，其特征在于，包括連續(xù)執(zhí)行所 述方法的步驟(ii)至(iv),以輸出多個隨機輸出值。
17. 如權(quán)利要求15所述的方法，其特征在于，響應(yīng)在步驟(iv) 中測量的所述轉(zhuǎn)變時間小于預(yù)定數(shù)量的連續(xù)序列的所述預(yù)定值，所 述方法包括執(zhí)行復(fù)位操作，包4會以下步驟(ia)產(chǎn)生另一個電壓電平，并將所述電壓電平輸入到所述雙穩(wěn) 態(tài)電路；(iia)接通所述雙穩(wěn)態(tài)電路；(iiia)測量所述雙穩(wěn)態(tài)電路從所述亞穩(wěn)定狀態(tài)轉(zhuǎn)變?yōu)樗龇€(wěn)定 狀態(tài)之一所需的時間，并斷開所述雙穩(wěn)態(tài)電路；以及(iva)多次重復(fù)所述步驟(iia)至(iiia)，并確定平均轉(zhuǎn)變時間；(va)對不同的輸入電壓電平多次重復(fù)步驟(ia)至(iva); (via)確定所產(chǎn)生的提供最長平均轉(zhuǎn)變時間的電壓電平，并將 所述預(yù)定電壓電平設(shè)置為所確定的電壓電平。
18. 如權(quán)利要求17所述的方法，其特征在于，在所述復(fù)位操作 期間，所產(chǎn)生的電壓電平在步驟(va)中所執(zhí)行的各重復(fù)時改變一預(yù) 定的量，所述電壓電平使得所述平均轉(zhuǎn)變時間首先增加，所述重復(fù) 被再執(zhí)行一些次，直到所述平均轉(zhuǎn)變時間減小。
19. 如權(quán)利要求17所述的方法，其特征在于，在所述復(fù)位操作 期間，所述步驟(va)修正將在步驟(ia)中產(chǎn)生的所述電壓電平， 以與先前序列集合相比增加所述平均轉(zhuǎn)變時間，以及響應(yīng)所述平均 轉(zhuǎn)變時間超過所述預(yù)定值，不再重復(fù)執(zhí)行步驟(va)，而是執(zhí)行步驟(via)。
20. —種用于產(chǎn)生隨機輸出值的裝置，包括雙穩(wěn)態(tài)部件，具有在其中輸出0或1的兩種穩(wěn)定狀態(tài)并且具有 在其中輸出0與1之間的浮點值的平衡亞穩(wěn)定狀態(tài)，所述雙穩(wěn)態(tài)部 件在接通后從所述亞穩(wěn)定狀態(tài)轉(zhuǎn)變?yōu)樗龇€(wěn)定狀態(tài)之一，所述狀態(tài) 取決于所述雙穩(wěn)態(tài)部件的端口上的電壓電平；電壓電平控制部件，用于控制所述雙穩(wěn)態(tài)部件的所述端口上的 電壓電平；轉(zhuǎn)變時間測量部件，用于測量所述雙穩(wěn)態(tài)電路在接通之后從所 述亞穩(wěn)定狀態(tài)轉(zhuǎn)變?yōu)樗龇€(wěn)定狀態(tài)之一所需的轉(zhuǎn)變時間；以及控制部件，用于控制電壓電平控制部件、所述轉(zhuǎn)變時間測量部 件和所述雙穩(wěn)態(tài)部件的接通與斷開，所述控制部件適于執(zhí)行以下序列控制所述電壓電平控制部件來設(shè)置所述雙穩(wěn)態(tài)部件的所述端口 上的預(yù)定電壓電平，接通所述雙穩(wěn)態(tài)部件，檢測所測量的轉(zhuǎn)變時間， 以及若所觀'J量的轉(zhuǎn)變時間大于預(yù)定值，I！ 'J輸出所述雙穩(wěn)態(tài)部件的轉(zhuǎn) 變后的穩(wěn)定狀態(tài)作為所述隨機輸出值。
全文摘要
本發(fā)明公開了一種用于產(chǎn)生隨機輸出值的電路，包括雙穩(wěn)態(tài)電路，具有在其中輸出0或1的兩種穩(wěn)定狀態(tài)，并且具有在其中輸出0與1之間的浮點值的平衡亞穩(wěn)定狀態(tài)，所述雙穩(wěn)態(tài)電路在接通后從所述亞穩(wěn)定狀態(tài)轉(zhuǎn)變?yōu)樗龇€(wěn)定狀態(tài)之一，所述狀態(tài)取決于所述雙穩(wěn)態(tài)電路的端口上的電壓電平；電壓電平控制電路，用于控制所述雙穩(wěn)態(tài)電路的所述端口上的電壓電平；時間測量電路，用于測量所述雙穩(wěn)態(tài)電路在接通之后從所述亞穩(wěn)定狀態(tài)轉(zhuǎn)變?yōu)樗龇€(wěn)定狀態(tài)之一所需的轉(zhuǎn)變時間；以及控制邏輯，用于控制所述時間測量電路、所述電壓電平控制電路以及所述雙穩(wěn)態(tài)電路的斷開與接通，所述控制邏輯適于執(zhí)行以下序列控制所述電壓電平控制電路來設(shè)置所述雙穩(wěn)態(tài)電路的所述端口上的預(yù)定電壓電平，接通所述雙穩(wěn)態(tài)電路，檢測所測量的轉(zhuǎn)變時間，并且斷開所述雙穩(wěn)態(tài)電路，以及若所述所測量的轉(zhuǎn)變時間大于預(yù)定值，則輸出所述雙穩(wěn)態(tài)電路的轉(zhuǎn)變后的穩(wěn)定狀態(tài)作為所述隨機輸出值。
文檔編號G06F7/58GK101174201SQ20071018197
公開日2008年5月7日 申請日期2007年10月12日 優(yōu)先權(quán)日2006年10月12日
發(fā)明者C·A·托庫納加, D·T·布勞夫, T·N·馬奇 申請人:密執(zhí)安大學(xué)