專利名稱：一種塊傳輸?shù)亩喽丝诖鎯?chǔ)控制器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種基于塊傳輸?shù)亩喽丝诖鎯?chǔ)控制器。將該多端口存儲(chǔ)控制器與多片單端口存儲(chǔ)芯片連接可以構(gòu)建多端口存儲(chǔ)器。該多端口存儲(chǔ)器與其他多端口存儲(chǔ)器相比具有更好的可擴(kuò)充性、可維護(hù)性及共享性，而且制作成本較低。因而特別適合于作為多機(jī)系統(tǒng)中的共享存儲(chǔ)器，為各結(jié)點(diǎn)間進(jìn)行高速、低延遲通信提供高性能數(shù)據(jù)通道。
背景技術(shù)：
隨著高性能計(jì)算及大規(guī)模信號(hào)處理需求的增加，多機(jī)系統(tǒng)的規(guī)模越來越大，以至于系統(tǒng)中各結(jié)點(diǎn)間及結(jié)點(diǎn)與存儲(chǔ)系統(tǒng)間的通信變得越來越困難。系統(tǒng)中各結(jié)點(diǎn)間的連接方式成為整個(gè)系統(tǒng)構(gòu)建的核心內(nèi)容，也是影響系統(tǒng)整體性價(jià)比的關(guān)鍵。多端口存儲(chǔ)器的多個(gè)端口可以同時(shí)連接多機(jī)系統(tǒng)中的多個(gè)結(jié)點(diǎn)，作為各結(jié)點(diǎn)的共享存儲(chǔ)器，為各結(jié)點(diǎn)提供高性能數(shù)據(jù)通道。由于多端口存儲(chǔ)器的多個(gè)端口同時(shí)并行的與所連接的多個(gè)結(jié)點(diǎn)進(jìn)行通信，因而具有較高的數(shù)據(jù)傳輸率。而且與其他連接方式比較而言，多端口存儲(chǔ)器對(duì)結(jié)點(diǎn)間通信的沖突處理及更多的通信控制集中到了存儲(chǔ)器控制端，從而使得結(jié)點(diǎn)間通信延遲更低。但目前通用的多端口存儲(chǔ)器主要是商用的多端口存儲(chǔ)芯片，其成本較高而且不易進(jìn)行容量擴(kuò)充、可維護(hù)性較差，因而限制了多端口存儲(chǔ)器的應(yīng)用。

發(fā)明內(nèi)容
本發(fā)明的目的是提供一種低成本、易控制、可擴(kuò)充性好、可維護(hù)性好的多端口存儲(chǔ)器，從而提高多端口存儲(chǔ)器在各個(gè)領(lǐng)域的應(yīng)用，充分利用多端口存儲(chǔ)器的高數(shù)據(jù)傳輸率、低延遲性能。
本發(fā)明包括檢測(cè)地址選擇單元、沖突檢測(cè)單元和多個(gè)端口對(duì)應(yīng)的沖突處理單元、多個(gè)端口對(duì)應(yīng)的選擇器和多個(gè)模塊選擇器。
所述多端口存儲(chǔ)控制器可以接收來自多個(gè)獨(dú)立端口的塊傳輸請(qǐng)求，并對(duì)請(qǐng)求進(jìn)行沖突檢測(cè)和沖突處理，最終控制多路請(qǐng)求以同步并行的方式同時(shí)順序、交叉的訪問多個(gè)存儲(chǔ)芯片。
所述的沖突檢測(cè)單元是對(duì)存儲(chǔ)芯片的總線進(jìn)行沖突檢測(cè)。
所述的端口沖突處理單元是通過延遲輸出優(yōu)先級(jí)較低的端口的訪問信息(地址、數(shù)據(jù)、r/w信號(hào))來解決沖突現(xiàn)象的；延遲時(shí)間的長(zhǎng)短由不同的沖突情況決定，最壞的情況是多個(gè)請(qǐng)求全部沖突，這時(shí)只有優(yōu)先級(jí)最高的端口的訪問信息被立即送入對(duì)應(yīng)存儲(chǔ)模塊中進(jìn)行讀寫，其他端口的信息由優(yōu)先級(jí)別決定分別延遲一到多個(gè)時(shí)鐘周期后輸出；采用的優(yōu)先級(jí)策略是固定優(yōu)先級(jí)原則結(jié)合先訪問端口優(yōu)先的原則。
所構(gòu)成的多端口存儲(chǔ)器其存儲(chǔ)陣列由單端口存儲(chǔ)芯片以地址交叉方式組織而成，來自于多個(gè)獨(dú)立端口的請(qǐng)求在所述的存儲(chǔ)控制器的控制下以時(shí)間和空間混合并行的方式同時(shí)交叉的與多個(gè)單端口存儲(chǔ)芯片進(jìn)行信息塊的傳輸。
構(gòu)建多端口存儲(chǔ)器時(shí)所使用單端口存儲(chǔ)芯片數(shù)大于等于控制器設(shè)置的端口數(shù)。
該多端口存儲(chǔ)器由多端口存儲(chǔ)控制器和存儲(chǔ)陣列組成。該存儲(chǔ)器系統(tǒng)的存儲(chǔ)陣列由多片單端口存儲(chǔ)芯片以交叉編址方式連接而成，請(qǐng)求源可以通過所述多端口存儲(chǔ)控制器設(shè)置的多個(gè)獨(dú)立端口提出通信請(qǐng)求，并在其控制下以時(shí)間和空間混合并行的方式與存儲(chǔ)陣列進(jìn)行信息塊的傳輸，使得多端口存儲(chǔ)器的共享率達(dá)到最大。
本發(fā)明的多端口存儲(chǔ)控制器，可采用下述設(shè)計(jì)方案。包括檢測(cè)地址選擇單元[20]、沖突檢測(cè)單元[21]、多個(gè)端口對(duì)應(yīng)的沖突處理單元[22]、多個(gè)端口對(duì)應(yīng)的選擇器[23]和多個(gè)模塊選擇器[23]。所述檢測(cè)地址選擇單元[20]用來選擇參與沖突檢測(cè)的端口地址，其一個(gè)輸入端連接多個(gè)端口沖突處理單元[22]的輸出端，輸出端連接沖突檢測(cè)單元[21]的輸入端；所述沖突檢測(cè)單元[21]通過比較檢測(cè)地址判斷是否存在總線沖突現(xiàn)象，其輸入端連接檢測(cè)地址選擇單元[20]的輸出端，輸出端分別連接多個(gè)沖突處理單元[22]的輸入端。所述每個(gè)沖突處理單元[22]分別對(duì)應(yīng)一個(gè)端口。每一個(gè)沖突處理單元[22]根據(jù)沖突檢測(cè)的結(jié)果決定本端口請(qǐng)求信息的送出時(shí)刻，其輸入端連接沖突檢測(cè)電路[21]的輸出，輸出端分別連接檢測(cè)地址選擇單元[20]的輸入端和多個(gè)模塊選擇器[23]的輸入端。所述每個(gè)端口選擇器[23]分別對(duì)應(yīng)一個(gè)端口，用來根據(jù)該端口訪問地址從來自多個(gè)存儲(chǔ)模塊的讀出數(shù)據(jù)中選擇本端口的數(shù)據(jù)，其輸入端連接存儲(chǔ)模塊的數(shù)據(jù)輸出端，輸出端連接請(qǐng)求源的數(shù)據(jù)緩沖區(qū)。每個(gè)模塊選擇器[23]分別對(duì)應(yīng)一個(gè)存儲(chǔ)芯片，用來根據(jù)訪問地址從來自多個(gè)端口的訪問信息(訪問地址、讀寫信號(hào)、寫入數(shù)據(jù))中選擇對(duì)應(yīng)本存儲(chǔ)芯片的信息送入模塊中響應(yīng)，其輸入端連接多個(gè)端口沖突處理單元[22]，輸出端連接對(duì)應(yīng)存儲(chǔ)模塊。
本發(fā)明的優(yōu)點(diǎn)是提供一種低成本、易控制、可擴(kuò)充性好、可維護(hù)性好的多端口存儲(chǔ)器，從而提高多端口存儲(chǔ)器在各個(gè)領(lǐng)域的應(yīng)用，充分利用多端口存儲(chǔ)器的高數(shù)據(jù)傳輸率、低延遲性能。


圖1-塊傳輸存儲(chǔ)控制器管腳2-存儲(chǔ)器工作時(shí)空3-存儲(chǔ)控制器頂層結(jié)構(gòu)4-沖突檢測(cè)單元基本原理5-沖突處理單元原理圖具體實(shí)施方式
下面結(jié)合附圖和實(shí)施例對(duì)本發(fā)明做進(jìn)一步說明。
本發(fā)明實(shí)施方式以存儲(chǔ)控制器設(shè)置四個(gè)訪問端口、存儲(chǔ)器系統(tǒng)的存儲(chǔ)陣列由四片單端口存儲(chǔ)芯片組成為例，但不僅限于此例。
圖1所述的四端口存儲(chǔ)控制器設(shè)置了四個(gè)獨(dú)立的訪問端口，同一時(shí)刻最多四個(gè)請(qǐng)求源分別通過四個(gè)端口提出塊傳輸請(qǐng)求。請(qǐng)求源需通過端口的set信號(hào)端12提出請(qǐng)求(一個(gè)讀寫周期的高電平有效)，提出請(qǐng)求的同時(shí)給出如下訪問信息初始訪問地址14ad、訪問塊長(zhǎng)11len、讀寫信號(hào)16r/w、傳輸數(shù)據(jù)17d。端口的set信號(hào)端12同時(shí)作為鎖存該訪問信息的控制信號(hào)。四端口存儲(chǔ)控制器接收到來自四個(gè)獨(dú)立端口的最多四路的塊傳輸請(qǐng)求后，對(duì)各路訪問進(jìn)行沖突檢測(cè)及處理后，將無沖突的請(qǐng)求信息ad，r/w，d分別送入各個(gè)模塊選擇器[23]中，由模塊選擇器[23]根據(jù)訪問地址的低兩位從中選擇訪問本模塊的信息，并送入對(duì)應(yīng)存儲(chǔ)芯片響應(yīng)。某一端口的傳輸結(jié)束后，可以接收新的傳輸請(qǐng)求。系統(tǒng)設(shè)有系統(tǒng)復(fù)位信號(hào)reset 10，可以將系統(tǒng)中各單元復(fù)位。
圖2給出了由所述四端口存儲(chǔ)控制器和四片單端口存儲(chǔ)芯片(又名存儲(chǔ)模塊)構(gòu)建的四端口存儲(chǔ)器的工作時(shí)空?qǐng)D。最多四個(gè)請(qǐng)求源通過四個(gè)端口p0，p1，p2，p3同時(shí)提出請(qǐng)求，四個(gè)請(qǐng)求由四端口存儲(chǔ)控制器接收并進(jìn)行沖突檢測(cè)及處理后最終以同步并行的方式同時(shí)順序、交叉的讀寫四個(gè)存儲(chǔ)模塊。對(duì)同一個(gè)存儲(chǔ)模塊而言，各端口請(qǐng)求分時(shí)共享該模塊；在同一個(gè)時(shí)刻，四個(gè)端口請(qǐng)求以并行的方式同時(shí)訪問四個(gè)存儲(chǔ)模塊，在空間上共享四個(gè)模塊。
檢測(cè)地址選擇單元20根據(jù)每個(gè)端口set信號(hào)端的狀態(tài)從各個(gè)端口的初始訪問地址14及由端口沖突處理單元22反饋回來的下一個(gè)訪問地址15中選擇一個(gè)作為該端口參與沖突檢測(cè)的地址送入沖突檢測(cè)單元21中，選擇的依據(jù)是新提出請(qǐng)求的端口參與沖突檢測(cè)的地址為初始訪問地址，正在訪問的端口參與檢測(cè)的地址是下一個(gè)訪問地址。
沖突檢測(cè)單元21通過比較各個(gè)端口參與檢測(cè)的地址的低兩位判斷是否存在多個(gè)端口同時(shí)訪問同一存儲(chǔ)模塊(并非同一存儲(chǔ)單元)的總線沖突現(xiàn)象若檢測(cè)地址中存在低兩位地址相同的現(xiàn)象則發(fā)生總線沖突；否則無沖突現(xiàn)象。若存在沖突則利用一定的優(yōu)先級(jí)原則向優(yōu)先級(jí)高的端口的沖突處理單元22送出“立即輸出該端口請(qǐng)求信息”的信號(hào)8，并同時(shí)向優(yōu)先級(jí)低的端口的沖突處理單元送出“延遲n個(gè)周期輸出端口請(qǐng)求信息”的信號(hào)8。圖4以p0有新請(qǐng)求(初始訪問地址為A)同時(shí)p1、p2正在使用(下一個(gè)訪問地址分別為B、C)為例給出了沖突檢測(cè)單元的基本原理圖，主要由比較器、加減法器組成。將port0的初始地址A的最低兩位與正在讀寫的port1、port2的下一個(gè)訪問地址B、C的最低兩位分別比較，若與其中的一個(gè)相同則存在沖突現(xiàn)象，這時(shí)根據(jù)port1、port2下一個(gè)要讀寫的模塊的相對(duì)位置決定port0的訪問信息需等待一個(gè)(w10)還是兩個(gè)(w20)時(shí)鐘周期再輸出；若都不相同，則給出立即輸出port0訪問信息的信號(hào)clr0。
各端口沖突處理單元22接收到?jīng)_突檢測(cè)單元21的信號(hào)后會(huì)立即或延遲n個(gè)周期后輸出對(duì)應(yīng)本端口的請(qǐng)求信息訪問地址15、數(shù)據(jù)19、讀寫信號(hào)17。對(duì)于基于塊傳輸?shù)乃亩丝诖鎯?chǔ)器而言，延遲時(shí)間最多為3個(gè)周期，最壞情況下(四個(gè)端口同時(shí)沖突)，三個(gè)周期后，各端口會(huì)以同步并行的方式同時(shí)順序、交叉的訪問四個(gè)存儲(chǔ)模塊，直到端口塊傳輸結(jié)束。對(duì)應(yīng)每個(gè)存儲(chǔ)模塊設(shè)有選擇器[23]，每個(gè)模塊的選擇器[23]同時(shí)接收來自四個(gè)端口的地址15、數(shù)據(jù)19、讀寫信號(hào)17，并根據(jù)訪問地址的低兩位選擇對(duì)應(yīng)本模塊的端口信息送入存儲(chǔ)模塊中響應(yīng)。對(duì)應(yīng)每個(gè)端口設(shè)有端口選擇器[23]，每個(gè)端口選擇器同時(shí)接收來自四個(gè)存儲(chǔ)模塊的數(shù)據(jù)，并根據(jù)端口訪問地址從中選擇本端口的讀出數(shù)據(jù)送回端口數(shù)據(jù)緩沖區(qū)中。
圖5給出了各端口沖突處理單元22的原理圖。端口沖突處理單元22由端口時(shí)鐘使能單元1、端口時(shí)鐘產(chǎn)生單元2、塊長(zhǎng)計(jì)數(shù)器3、地址計(jì)數(shù)器4、讀寫信號(hào)鎖存器5、輸入數(shù)據(jù)延遲緩沖器6組成。端口時(shí)鐘使能單元1是一個(gè)具有根據(jù)系統(tǒng)時(shí)鐘信號(hào)7自減一功能的寄存器。該單元會(huì)根據(jù)接收到的沖突檢測(cè)單元關(guān)于本端口訪問信息的處理意見將初始寄存值設(shè)置為0或1或2或3對(duì)應(yīng)立即送出端口訪問信息或延遲一個(gè)系統(tǒng)時(shí)鐘周期7后送出端口訪問信息或延遲兩個(gè)系統(tǒng)時(shí)鐘周期送出端口訪問信息或延遲三個(gè)系統(tǒng)時(shí)鐘周期送出端口訪問信息。之后在系統(tǒng)時(shí)鐘7的作用下將初始設(shè)置值自減一，直到減為零，則向端口時(shí)鐘產(chǎn)生單元2送出使能信號(hào)。端口時(shí)鐘產(chǎn)生單元2只有接收到使能信號(hào)后才會(huì)向端口沖突處理單元22中的其他部件提供端口時(shí)鐘信號(hào)9。端口地址寄存器4在請(qǐng)求信號(hào)12set的作用下將初始訪問地址14鎖存，并在接收到端口時(shí)鐘信號(hào)9后在每一個(gè)時(shí)鐘信號(hào)的上升沿自動(dòng)產(chǎn)生下一個(gè)訪問地址15送入各個(gè)模塊選擇器[23]供選擇。塊長(zhǎng)計(jì)數(shù)器3在請(qǐng)求信號(hào)12set作用下將訪問塊長(zhǎng)11鎖存，并在地址計(jì)數(shù)器4每送出一個(gè)訪問地址15時(shí)將鎖存的塊長(zhǎng)自動(dòng)減1，當(dāng)塊長(zhǎng)減為零時(shí)，塊長(zhǎng)計(jì)數(shù)器給出清零信號(hào)13將端口時(shí)鐘信號(hào)產(chǎn)生單元清零，表明傳輸結(jié)束。讀寫信號(hào)寄存器5用來鎖存端口讀寫信號(hào)16，并在接收到端口時(shí)鐘信號(hào)9后與其他端口訪問信息同時(shí)送到各個(gè)模塊選擇器[23]中。輸入數(shù)據(jù)延遲緩沖器6由三級(jí)緩沖寄存器組成，用來鎖存端口的寫入數(shù)據(jù)，最多可以鎖存三個(gè)字長(zhǎng)的輸入數(shù)據(jù)18，避免本端口信息被延遲輸出時(shí)前幾個(gè)周期寫入數(shù)據(jù)的丟失。工作原理是根據(jù)接收到的沖突檢測(cè)單元關(guān)于本端口信息是否延遲輸出的意見決定數(shù)據(jù)是從哪一級(jí)緩沖寄存器輸出?！傲⒓摧敵霰径丝谠L問信息”的信號(hào)控制數(shù)據(jù)延遲緩沖寄存器6從第一級(jí)緩沖寄存器輸出數(shù)據(jù)、“延遲n個(gè)周期輸出本端口信息”的信號(hào)控制延遲緩沖寄存器從第n級(jí)緩沖寄存器輸出數(shù)據(jù)，并在接收到端口時(shí)鐘信號(hào)后會(huì)將鎖存的數(shù)據(jù)19順序送入各個(gè)模塊選擇器[23]中。
權(quán)利要求
1.一種塊傳輸?shù)亩喽丝诖鎯?chǔ)控制器，其特征在于包括檢測(cè)地址選擇單元、沖突檢測(cè)單元和多個(gè)端口對(duì)應(yīng)的沖突處理單元、多個(gè)端口對(duì)應(yīng)的選擇器和多個(gè)模塊選擇器。
2.如權(quán)利要求1所述的一種塊傳輸?shù)亩喽丝诖鎯?chǔ)控制器，其特征在于所述多端口存儲(chǔ)控制器用來接收來自多個(gè)獨(dú)立端口的塊傳輸請(qǐng)求，并對(duì)請(qǐng)求進(jìn)行沖突檢測(cè)和沖突處理，最終控制多個(gè)請(qǐng)求源以同步并行的方式同時(shí)順序的與多個(gè)單端口存儲(chǔ)芯片進(jìn)行交叉的塊信息傳輸。
3.如權(quán)利要求1所述的一種塊傳輸?shù)亩喽丝诖鎯?chǔ)控制器，其特征在于用沖突檢測(cè)單元來對(duì)存儲(chǔ)芯片的總線進(jìn)行沖突檢測(cè)。
4.如權(quán)利要求1所述的一種塊傳輸?shù)亩喽丝诖鎯?chǔ)控制器，其特征在于所述的端口沖突處理單元是通過延遲輸出優(yōu)先級(jí)較低的端口的訪問信息(地址、數(shù)據(jù)、r/w信號(hào))來解決沖突現(xiàn)象；延遲時(shí)間的長(zhǎng)短由不同的沖突情況決定，最壞的情況是多個(gè)請(qǐng)求全部沖突，這時(shí)只有優(yōu)先級(jí)最高的端口的訪問信息被立即送入對(duì)應(yīng)存儲(chǔ)模塊中進(jìn)行讀寫，其他端口的信息由優(yōu)先級(jí)別決定分別延遲一到多個(gè)時(shí)鐘周期后輸出；采用的優(yōu)先級(jí)策略是固定優(yōu)先級(jí)原則結(jié)合先訪問端口優(yōu)先的原則。
5.如權(quán)利要求1所述的一種塊傳輸?shù)亩喽丝诖鎯?chǔ)控制器，其特征在于所構(gòu)成的多端口存儲(chǔ)器其存儲(chǔ)陣列由單端口存儲(chǔ)芯片以地址交叉方式組織而成，來自于多個(gè)獨(dú)立端口的請(qǐng)求在存儲(chǔ)控制器的控制下以時(shí)間和空間混合并行的方式同時(shí)順序、交叉的與多個(gè)單端口存儲(chǔ)芯片進(jìn)行信息塊的傳輸。
6.如權(quán)利要求1所述的一種塊傳輸?shù)亩喽丝诖鎯?chǔ)控制器，其特征在于構(gòu)建多端口存儲(chǔ)器時(shí)所使用單端口存儲(chǔ)芯片數(shù)大于等于控制器設(shè)置的端口數(shù)。
全文摘要
本發(fā)明公開了一種基于塊傳輸?shù)亩喽丝诖鎯?chǔ)控制器。所述多端口存儲(chǔ)控制器由檢測(cè)地址選擇單元、沖突檢測(cè)單元、多個(gè)端口對(duì)應(yīng)的沖突處理單元、多個(gè)端口對(duì)應(yīng)的選擇器和多個(gè)模塊選擇器組成。所述多端口存儲(chǔ)控制器接收來自多個(gè)獨(dú)立端口的塊傳輸請(qǐng)求，并對(duì)請(qǐng)求進(jìn)行沖突檢測(cè)和沖突處理，之后控制多路請(qǐng)求以同步并行方式無沖突訪問存儲(chǔ)器。利用所述多端口存儲(chǔ)控制器和多個(gè)現(xiàn)有單端口存儲(chǔ)芯片構(gòu)成的多端口存儲(chǔ)器，支持來自多個(gè)端口同步并行的塊傳輸，與其他現(xiàn)有多端口存儲(chǔ)器相比該多端口存儲(chǔ)器具有成本低、可擴(kuò)充性好、維護(hù)性能好及共享率高的特點(diǎn)。該多端口存儲(chǔ)器可以用作多機(jī)系統(tǒng)中各結(jié)點(diǎn)間的數(shù)據(jù)通道，提供高速、低延遲的通信。
文檔編號(hào)G06F13/16GK101038571SQ20071009850
公開日2007年9月19日 申請(qǐng)日期2007年4月19日 優(yōu)先權(quán)日2007年4月19日
發(fā)明者石峰, 劉彩霞, 計(jì)衛(wèi)星, 薛立成, 王佐 申請(qǐng)人:北京理工大學(xué)