專利名稱：基于軟核cpu技術(shù)的電能質(zhì)量監(jiān)測專用集成電路的設(shè)計方法
技術(shù)領(lǐng)域：
本發(fā)明屬于電能質(zhì)量監(jiān)測技術(shù)領(lǐng)域的專用集成電路設(shè)計方法，特別涉及一種基于軟核CPU技術(shù)的電能質(zhì)量監(jiān)測專用集成電路的設(shè)計方法。
背景技術(shù)：
隨著電力系統(tǒng)的發(fā)展和電網(wǎng)中各類非線性負荷的不斷增加，電能質(zhì)量 的監(jiān)測、管理和控制己越來越受到各方關(guān)注。電能質(zhì)量監(jiān)測儀是實現(xiàn)電能 質(zhì)量監(jiān)測和管理的重要工具和手段。目前市面上的電能質(zhì)量監(jiān)測裝置，盡管形式各異，但實現(xiàn)的方式都是 采用以微處理器為核心的電路，對電能質(zhì)量各個指標(biāo)進行采樣和計算，達 到對電能質(zhì)量監(jiān)測的目的。到目前為止，硬件電路的核心都是微處理器， 監(jiān)測的精度取決于微處理器性能的高低。但是，微處理器在發(fā)揮控制優(yōu)勢的同時，也有一些固有不足，直接影響了電能質(zhì)量監(jiān)測的精度和監(jiān)測儀的穩(wěn)定性。主要問題分為兩類一類是純技術(shù)問題，如軟件設(shè)計流程、接口器件的選擇或抗干擾措施應(yīng)用的合理性問題等，這些問題通常屬于可解決之列。另一類則直接與微處理器本身相關(guān)，屬于不可克服的缺點。這些缺點和不足主要體現(xiàn)在以下幾個方面1)資源利用率低。由于電能質(zhì)量監(jiān)測的指標(biāo)較多，而且對實時性要求比較高，通常在微處理器選型上會遇到有的資源不足，而有的資源冗余的情況。由于輸入輸出信號具有多樣性，采用微處理器提供的通用i/o來處理，需要增加很多外圍電路來配合，增加了分立元件的使用，增大了硬件 電路的面積，系統(tǒng)可靠性會降低；
2) 指令執(zhí)行效率低。電能質(zhì)量監(jiān)測儀采用的微處理器都采用的是串行 指令執(zhí)行方式，因而其工作速度和效率的提高也受限于該工作方式，其速 度不能滿足大數(shù)據(jù)量算法對數(shù)據(jù)處理的要求，而為了達到高的處理速度， 通常需要多個處理器協(xié)調(diào)工作， 一方面增加了電路的復(fù)雜程度，影響了可 靠性，另一方面，多處理器的協(xié)調(diào)與工作分配以及相應(yīng)的軟件開發(fā)也較復(fù)雜，進一步提高處理能力的空間有限；3) 程序指針易受干擾。微處理器一旦方案確立，就是通過軟件實現(xiàn)功 能。在強干擾或某種偶然條件下，微處理器的程序指針可能越出正常的程 序流程，出現(xiàn)所謂的"跑飛"狀態(tài)，在設(shè)計中需要采用相應(yīng)的軟硬件措施 來防止監(jiān)控單元誤動作等意外情況的發(fā)生。4) 微處理器硬件系統(tǒng)結(jié)構(gòu)固定。硬件系統(tǒng)構(gòu)成方案一旦確定，惟一任 務(wù)就是依據(jù)既定的指令系統(tǒng)來編程，除了系統(tǒng)功能和算法可以通過軟件改 變外，系統(tǒng)的性能和指標(biāo)已無從改變，設(shè)計空間已被選定的硬件性能所界 定。這些都屬于通用微處理器所固有的問題，要解決這些問題必然要探索 其它的途徑。專用集成電路為電能質(zhì)量監(jiān)測的硬件設(shè)計提供了一個新的發(fā) 展途徑，在速度、性能、可靠性、系統(tǒng)靈活性、體積及保密性等方面較通 用集成電路都有很明顯的優(yōu)勢。研究設(shè)計面向電能質(zhì)量監(jiān)測的具有自主知 識產(chǎn)權(quán)的系統(tǒng)級專用集成電路具有重要的意義。發(fā)明內(nèi)容本發(fā)明的目的在于，提供一種基于軟核CPU技術(shù)的電能質(zhì)量監(jiān)測專用 集成電路的設(shè)計方法。為了實現(xiàn)上述任務(wù)，本發(fā)明采取如下的技術(shù)解決方案一種基于軟核CPU技術(shù)的電能質(zhì)量監(jiān)測專用集成電路的設(shè)計方法，其特征在于，該方法在構(gòu)建的電能質(zhì)量監(jiān)測器設(shè)計平臺上進行電能質(zhì)量監(jiān)測
專用集成電路的設(shè)計，該電能質(zhì)量監(jiān)測器設(shè)計平臺的硬件電路包括一個現(xiàn)場可編程門陣列FPGA，在現(xiàn)場可編程門陣列FPGA上連接有 電源模塊、復(fù)位模塊、ADC電路、系統(tǒng)時鐘、整形電路、液晶顯示模塊、 通信模塊、報警模塊以及鍵盤；其中，ADC電路、整形電路負責(zé)對電量信 號進行模擬數(shù)字變化，以便處理；液晶顯示模塊、鍵盤、通信模塊、報警 模塊負責(zé)人機交互和通信；電源模塊、復(fù)位模塊負責(zé)整個平臺的供電與重 新初始化；電能質(zhì)量監(jiān)測專用集成電路的設(shè)計具體包括下列步驟1) 電能質(zhì)量監(jiān)測專用集成電路結(jié)構(gòu)設(shè)計根據(jù)電能質(zhì)量監(jiān)測專用集成電路的功能要求，確定數(shù)據(jù)采集功能、數(shù) 據(jù)處理功能、人機交互功能以及通信功能四部分，將現(xiàn)場可編程門陣列 FPGA劃分為用戶邏輯功能區(qū)域和內(nèi)嵌的Nios II數(shù)據(jù)處理系統(tǒng)，并與片外 存儲器連通；其中，NiosII數(shù)據(jù)處理系統(tǒng)包括NiosIICPU、片內(nèi)存儲器、 串口RS—232，鍵盤、液晶模塊，用于實現(xiàn)復(fù)雜的人機交互、通信、報警、 數(shù)據(jù)記錄功能，充分發(fā)揮微處理器采用軟件實現(xiàn)復(fù)雜控制功能的優(yōu)越性； 用戶邏輯功能區(qū)域包括數(shù)據(jù)采集模塊和數(shù)據(jù)處理模塊；2) 電能質(zhì)量監(jiān)測專用集成電路內(nèi)部模塊間數(shù)據(jù)流結(jié)構(gòu)的設(shè)計 規(guī)范集成電路內(nèi)部數(shù)據(jù)流結(jié)構(gòu)，設(shè)計模塊之間的連接方法和工作時序配合方法，以數(shù)據(jù)驅(qū)動各個處理單元之間的協(xié)同工作；3) 電能質(zhì)量監(jiān)測專用集成電路相關(guān)優(yōu)化方法優(yōu)化設(shè)計的目的是在實現(xiàn)相同功能的條件下，減少資源的使用，提高 系統(tǒng)的速度，根據(jù)算法的特點從組合邏輯、狀態(tài)機設(shè)計、全局時鐘設(shè)計、 資源分配等方面采取了優(yōu)化措施，使設(shè)計在資源利用和速度性能上都得到 了優(yōu)化；4) 采用軟核CPU代替?zhèn)鹘y(tǒng)的硬核微處理器
根據(jù)設(shè)計，按需要進行配置，能夠擴展設(shè)計性能和特性來滿足系統(tǒng)參 數(shù)的改變，從而避免出現(xiàn)硬件過時的風(fēng)險；5)針對電能質(zhì)量監(jiān)測對象的特點，合理選擇算法，用硬件描述語言VHDL編寫功能模塊，實現(xiàn)對電能質(zhì)量的監(jiān)測。本發(fā)明設(shè)計的電能質(zhì)量監(jiān)測專用集成電路，可以代替?zhèn)鹘y(tǒng)電能質(zhì)量監(jiān) 測器中的核心微處理器。通過硬件邏輯電路代替原微處理器中的功能軟件 實現(xiàn)對電能質(zhì)量參數(shù)的分析運算，最終完成對電力系統(tǒng)現(xiàn)場運行參量與狀 態(tài)的監(jiān)測，實現(xiàn)對故障進行報警和事件記錄、人機交互以及上位機通信等功能。所設(shè)計的電能質(zhì)量監(jiān)測專用集成電路，在現(xiàn)場可編程門陣列FPGA (Field Programmable Gate Array)的測試驗證硬件平臺上完成驗證，證明 了整個專用集成電路用于電能質(zhì)量監(jiān)測的正確性和合理性，最后通過FPGA 向ASIC進行無縫轉(zhuǎn)化。


圖1是電能質(zhì)量監(jiān)測器設(shè)計平臺的硬件電路框圖；圖2是專用集成電路的結(jié)構(gòu)示意圖；圖3是專用集成電路中用戶邏輯區(qū)域結(jié)構(gòu)示意圖；圖4是ADC控制器接口框圖；圖5是數(shù)據(jù)處理模塊結(jié)構(gòu)圖；一 圖6是FFT模塊結(jié)構(gòu)框圖；圖7是各次諧波含有率結(jié)構(gòu)框圖；圖8是總諧波畸變率結(jié)構(gòu)框圖；圖9是有效值模塊結(jié)構(gòu)圖；圖IO是三相電壓不平衡度結(jié)構(gòu)框圖；圖11是有功功率計量模塊結(jié)構(gòu)框圖；圖12是Nios II讀數(shù)的控制譯碼模塊結(jié)構(gòu)框圖13是Nios II系統(tǒng)配置及其地址映像； 圖14是設(shè)計完成的Nios II系統(tǒng)外部框圖； 圖15是FPGA硬件實物圖；為了更清楚的理解本發(fā)明，以下結(jié)合附圖和發(fā)明人給出的實施例，對 本發(fā)明作進一步的詳細說明。
具體實施方式
本發(fā)明的基于軟核CPU技術(shù)的電能質(zhì)量監(jiān)測專用集成電路的設(shè)計方法，按照通用的系統(tǒng)級專用集成電路自頂向下的設(shè)計方法進行設(shè)計。包括以下步驟1) 電能質(zhì)量監(jiān)測器功能在專用集成電路內(nèi)部的映射 將功能劃分正確映射到專用集成電路的不同軟硬件資源上，對于實時性要求高、運算量大的功能映射為一個精確的硬件模塊，具有并行性；對于實時性要求不高、控制邏輯復(fù)雜的功能映射為一個特定進程的任務(wù)，通過內(nèi)嵌的CPU軟核，利用軟件實現(xiàn)。這樣可以保證設(shè)計的專用集成電路既保證核心功能具有運算速度快、 運行穩(wěn)定可靠的優(yōu)點，同時又具有較好的靈活性，可以根據(jù)需要利用軟件 調(diào)整。2) 電能質(zhì)量監(jiān)測專用集成電路系統(tǒng)總體設(shè)計根據(jù)專用集成電路的內(nèi)部功能映射，對專用集成電路進行總體設(shè)計， 確定系統(tǒng)的各個功能模塊。本專用集成電路將內(nèi)部電路分為兩個邏輯區(qū)域:用戶邏輯區(qū)和內(nèi)嵌的CPU軟核區(qū)。其中用戶邏輯區(qū)負責(zé)實時性高、運算速度快的功能，包括數(shù)據(jù)采集模塊、電能質(zhì)量數(shù)據(jù)處理模塊。數(shù)據(jù)采集模塊主要完成頻率測量和A/D控 制；電能質(zhì)量數(shù)據(jù)處理模塊包括FFT運算、有效值運算、功率計量、諧波 分析、三相不平衡度運算、電壓暫降與中斷時間計量和電壓超限率的計量。
內(nèi)嵌CPU軟核區(qū)在專用集成電路中構(gòu)建一個內(nèi)嵌的CPU軟核，以完成邏輯比較復(fù)雜的人機交互和通信功能。3) 電能質(zhì)量監(jiān)測專用集成電路內(nèi)部模塊間數(shù)據(jù)流結(jié)構(gòu)的設(shè)計由于該專用集成電路內(nèi)部模塊多，數(shù)據(jù)交換頻繁復(fù)雜，因此規(guī)范了集 成電路內(nèi)部數(shù)據(jù)流結(jié)構(gòu)，設(shè)計模塊之間的連接方法和工作時序配合方法， 以數(shù)據(jù)驅(qū)動各個處理單元之間的協(xié)同工作。4) 電能質(zhì)量監(jiān)測專用集成電路相關(guān)優(yōu)化方法優(yōu)化設(shè)計的目的是在實現(xiàn)相同功能的條件下，減少資源的使用，提高 系統(tǒng)的速度。本發(fā)明根據(jù)電能質(zhì)量監(jiān)測算法的特點從組合邏輯、狀態(tài)機設(shè) 計、全局時鐘設(shè)計、資源分配等方面采取了優(yōu)化措施，使設(shè)計在資源利用 和速度性能上都得到了優(yōu)化。5) 電能質(zhì)量監(jiān)測專用集成電路中利用IP核代理具體硬件 在系統(tǒng)開發(fā)中，IP Core (Intellectual Property Core,知識產(chǎn)權(quán)核)是最方便的設(shè)計方案，將其加入到任何標(biāo)準(zhǔn)硬件描述語言中，完成特定的功能 而不改變原來的設(shè)計程序；另外它基本不依賴于特定的硬件結(jié)構(gòu)，即具有 硬件通用性，因而易于更新、升級。本設(shè)計中的功能模塊都是采用硬件描 述語言編寫的IP來實現(xiàn)的，而且在設(shè)計中利用嵌入式CPU軟核一一Nios II， 替代傳統(tǒng)的硬核微處理器，避免了增添額外硬件電路，不僅節(jié)約了系統(tǒng)的 成本、降低了結(jié)構(gòu)的復(fù)雜性和系統(tǒng)功耗，而且避免由于硬件限制，導(dǎo)致系 統(tǒng)的能單一，不易升級和功能擴展。6) 電能質(zhì)量監(jiān)測專用集成電路驗證平臺的設(shè)計 電能質(zhì)量監(jiān)測專用集成電路從設(shè)計、仿真到驗證都需要平臺的支持。該平臺根據(jù)電能質(zhì)量監(jiān)測器的結(jié)構(gòu)進行設(shè)計，將可編程的專用集成電路作 為核心器件，提供標(biāo)準(zhǔn)化的外圍模塊，用于驗證專用集成電路設(shè)計的正確 性。
以下對各部分進行進一步的詳細說明。1、 電能質(zhì)量監(jiān)測器設(shè)計平臺進行電能質(zhì)量監(jiān)測專用集成電路的設(shè)計必須有相應(yīng)的設(shè)計開發(fā)平臺。 圖1所示的是本發(fā)明構(gòu)建的電能質(zhì)量監(jiān)測器設(shè)計平臺，該電能質(zhì)量監(jiān)測器設(shè)計平臺由驗證專用集成電路設(shè)計的現(xiàn)場可編程門陣列FPGA及相應(yīng)外圍 模塊構(gòu)成，其中現(xiàn)場可編程門陣列FPGA作為核心，在現(xiàn)場可編程門陣列 FPGA上連接有電源模塊、復(fù)位模塊、ADC電路、系統(tǒng)時鐘、整形電路、 液晶顯示模塊、通信模塊、報警模塊以及鍵盤；其中，ADC電路、整形電 路負責(zé)對電量信號進行模擬數(shù)字變化，以便處理；液晶顯示模塊、鍵盤、 通信模塊、報警模塊負責(zé)人機交互和通信；電源模塊、復(fù)位模塊負責(zé)整個 平臺的供電與重新初始化；利用這一平臺就可以設(shè)計電能質(zhì)量監(jiān)測專用集 成電路。2、 專用集成電路的結(jié)構(gòu)根據(jù)電能質(zhì)量監(jiān)測對專用集成電路的功能要求，設(shè)計了其結(jié)構(gòu)，圖2 為結(jié)構(gòu)示意圖。根據(jù)功能，將FPGA劃分為兩個主要的功能區(qū)用戶邏輯 功能區(qū)和內(nèi)嵌的CPU軟核區(qū)(NiosII處理器功能區(qū))。數(shù)據(jù)采集和數(shù)據(jù)處 理模塊都由用戶邏輯功能區(qū)實現(xiàn)。利用內(nèi)嵌的Nios II CPU實現(xiàn)復(fù)雜的人機 交互、通信、報警、數(shù)據(jù)記錄等功能，充分發(fā)揮微處理器采用軟件實現(xiàn)復(fù) 雜控制功能的優(yōu)越性。圖3所示的為用戶邏輯區(qū)域結(jié)構(gòu)，用戶邏輯區(qū)域主要完成數(shù)據(jù)采集、 數(shù)據(jù)處理的功能，即頻率測量和控制A/D轉(zhuǎn)換器進行模擬信號的采樣， 然后將轉(zhuǎn)換成的數(shù)字信號送給數(shù)據(jù)處理模塊，進行FFT運算、有效值運算、 功率計量、諧波分析、三相不平衡度運算、電壓暫降與中斷時間計量以及 電壓超限率的計量，最后將運算結(jié)果存入片內(nèi)雙口 RAM中，等待Nios II 處理器的訪問。根據(jù)功能模塊的劃分，設(shè)計了電能質(zhì)量監(jiān)測儀中用戶邏輯
區(qū)域的并行結(jié)構(gòu)，并通過一些輔助控制模塊完成整個區(qū)域的功能。3、 集成電路中數(shù)據(jù)采集模塊的設(shè)計數(shù)據(jù)采集模塊是通過硬件描述語言VHDL編寫的IP核，目前可以完成 針對設(shè)計平臺所采用MAX125進行的模擬數(shù)字轉(zhuǎn)換，如果實際設(shè)計中需要 采用其他的A/D轉(zhuǎn)換器，只需重新設(shè)計相應(yīng)的邏輯。傳統(tǒng)數(shù)據(jù)采集方式都是采用固定時間間隔的采樣控制方式，這種方式 有一定的弊端，本設(shè)計則利用數(shù)字倍頻器對跟蹤電網(wǎng)頻率的待測方波信號 進行數(shù)字倍頻，從而得到ADC控制器的采樣觸發(fā)脈沖clko。倍頻模塊的系 數(shù)由待測信號每周波的采樣點數(shù)N確定，采樣點數(shù)為每周波128點，采樣 間隔即為156.25us。選用的A/D轉(zhuǎn)換器是MAX125，該芯片是14位精度， 單通道轉(zhuǎn)換速度為3us的A/D轉(zhuǎn)換器。 一片MAX125內(nèi)部具有4個采樣保 持器，可實現(xiàn)4通道同時轉(zhuǎn)換，對外可接8通道的模擬信號輸入。8個通道 的模擬信號送入MAX125，等待A/D轉(zhuǎn)換器進行采樣。數(shù)字倍頻器每輸出 一個有效的采樣觸發(fā)信號clko， ADC控制器就完成一次預(yù)設(shè)通道號的采樣 操作，然后停止等待下一個觸發(fā)脈沖的到來，數(shù)據(jù)采集模塊的結(jié)構(gòu)框圖如 圖4所示。4、 專用集成電路中數(shù)據(jù)處理模塊的設(shè)計數(shù)據(jù)處理是電能質(zhì)量監(jiān)測專用集成電路的核心，它包括諧波分析、有 效值、三相不平衡度、電壓暫降與中斷時間、電壓超限率、功率分析、輔 助功能等模塊。圖5為數(shù)據(jù)處理模塊的結(jié)構(gòu)示意圖。 1)諧波分析模塊諧波分析是電能質(zhì)量監(jiān)測中的重要內(nèi)容。諧波分析模塊包括FFT模塊， 它是完成諧波分析的基礎(chǔ)。 A. FFT模塊FFT是傅立葉變換的一種快速算法，已成為諧波分析運用比較成熟的 一種方法，本設(shè)計通過VHDL編寫的IP核，配合控制模塊和各次諧波幅值 模塊構(gòu)成FFT模塊。在FFT—CONTROL模塊的控制下，F(xiàn)FT—ON_CHIP模 塊從雙口 RAM中獲取A/D轉(zhuǎn)換所得當(dāng)前128點的數(shù)據(jù)，配合所需的控制 信號進行FFT運算，然后將所得結(jié)果的實部、虛部和指數(shù)值送入后處理 FF1^AMP模塊，最終得到當(dāng)前128點的各次諧波幅值。本設(shè)計通過對系統(tǒng) 時鐘進行2倍頻，得到與全局時鐘同相位的100MHz時鐘信號。在該時鐘 信號下， 一次FFT運算時間是12.895jas，計算8個通道所需時間則縮短為 103.16pS，這樣FFT模塊就可以每采樣一次都對當(dāng)前值進行一次FFT運算， 得到最高至63次的諧波值。FFT模塊如圖6所示。 B.各次諧波含有率模塊各次諧波含有率運算核心是除法運算，直接利用自行設(shè)計的除法模塊， 再配合兩個控制模塊進行讀寫控制?？刂颇K1提供將FFT模塊輸出結(jié)果 寫入雙口 RAM的寫時序信號，控制模塊2提供讀取雙口 RAM中數(shù)據(jù)的讀 時序信號、除法模塊的控制信號以及輸出有效信號和地址信號。當(dāng)start信 號有效時，為配合FFT模塊的時鐘頻率，控制模塊1就在100MHz時鐘下 依次將FFT模塊的8個通道的計算結(jié)果送入雙口 RAM,然后發(fā)出一個 50MHz時鐘周期寬度的有效信號over,控制模塊2檢測到over信號有效時， 則在全局時鐘下從雙口 RAM中獲取數(shù)據(jù)，依次對8個通道的各次諧波含 有率進行一次計算。每次獲取一組被除數(shù)和除數(shù)以信號st啟動除法器，待 除法器計算完畢后，接收到除法器發(fā)出的done有效信號時將計算結(jié)果輸出 到該模塊外部的雙口 RAM中，再次獲取下一組被除數(shù)和除數(shù)進行下一輪 計算。需要說明的是，由于FFT模塊計算得出的各次諧波幅值結(jié)果呈對稱 狀態(tài)，即基波到第63次諧波與第64次諧波到第127次諧波呈中心對稱， 為了節(jié)省片內(nèi)資源，只需獲取基波到第63次諧波的數(shù)據(jù)存入雙口 RAM中。 如圖7所示。
C.總諧波畸變率模塊包含平方、累加、開方和除法運算。其中，開方算法是采用近似的查 找表法，除法運算利用自行設(shè)計的除法模塊。設(shè)計兩個控制模塊，控制模 塊1的功能與上述各次諧波含有率模塊中控制模塊1的功能類似，控制模 塊2的功能是在各次諧波含有率模塊的基礎(chǔ)上多增加了平方、累加和開方 模塊的使能信號，從而按照時序調(diào)度各功能子模塊。結(jié)構(gòu)框圖如圖8所示。 2)有效值模塊及后續(xù)模塊在電能質(zhì)量監(jiān)測指標(biāo)中大多都要用到有效值，利用有效值可以進行諸 多指標(biāo)的計算測量，如三相不平衡度、電壓暫降與中斷時間、電壓超限率 等。A. 有效值模塊如圖9所示。有效值模塊的輸入數(shù)據(jù)是通過FFT模塊控制而獲得，雙 口 RAM中當(dāng)前128個數(shù)據(jù)同時送給FFT模塊和有效值模塊。在FFT模塊 的控制信號rms—rden有效的情況下，依次將8個通道的數(shù)據(jù)送入有效值模 塊進行處理。在有效值模塊中，通過設(shè)計一控制器產(chǎn)生控制信號對圖9中 各模塊進行時序調(diào)度，例如對累加器進行啟動和清零等，以滿足運算時序 的要求。其中，需要說明的是由于FFT模塊采用了 lOOMHz時鐘，因此產(chǎn) 生的有效值模塊啟動信號rms—rden將是100MHz時鐘的一個周期寬度。為 了與此信號匹配，有效值模塊中的控制器也將在100MHz時鐘下把雙口 RAM中的數(shù)據(jù)送入到有效值模塊的存儲器中，其他計算模塊仍然在50MHz 時鐘下運行。B. 三相不平衡度模塊采用2ms的start信號作為三相不平衡度模塊的使能信號。當(dāng)start信號 有效時，獲取有效值模塊輸出的8個通道的有效值存入雙口 RAM中，等 待三相不平衡度模塊進行處理。本設(shè)計在三相不平衡度模塊中設(shè)計了兩個
控制模塊，控制模塊1提供將有效值模塊輸出結(jié)果寫入雙口 RAM的寫時 序信號，控制模塊2提供讀取雙口 RAM中數(shù)據(jù)的讀時序信號和子功能模 塊的控制信號。當(dāng)start信號有效時，控制模塊1在50MHz全局時鐘下依 次將8個通道的有效值結(jié)果送入雙口 RAM，然后發(fā)出一個時鐘周期寬度的 有效信號over，控制模塊2檢測到這個信號有效時，則獲取三相電壓有效 值進行進算。電流三相不平衡度與電壓三相不平衡度類似。結(jié)構(gòu)框圖如圖 IO所示。3) 功率測量模塊本設(shè)計采用離散法測量功率。設(shè)計有功功率模塊時，為了避免u (n) 和i (n)的不同步，需等待同一個采樣點8個通道的采樣全部完成后，才 啟動功率計量模塊，只要能夠在下一個采樣點開始之前完成功率計算，就 可以保證計算的正確性。因此,在A/D模塊中增加一個flag信號，當(dāng)Maxl25 進行完一次8個通道的采樣后，產(chǎn)生一個周期寬度的flag信號，用于指示 該次轉(zhuǎn)換完成。功率計量模塊檢測到flag信號有效時，使能功率模塊。有 功功率計量模塊，通過兩個控制模塊對數(shù)據(jù)的讀寫和運算進行控制。結(jié)構(gòu) 框圖如圖ll所示。在設(shè)計視在功率模塊時，根據(jù)有效值模塊計算結(jié)果，將其8通道16位 的有效值寫入一雙口RAM中，然后進行計算。類似于有功功率計量模塊， 在兩個模塊的控制作用下，視在功率計量模塊從雙口 RAM中獲取所需通 道的有效值，送入乘法模塊進而得到計算結(jié)果。4) 輔助模塊的設(shè)計整個系統(tǒng)裝置除了主要的功能性模塊之外，還需要一些輔助模塊，包 括雙口RAM、 FIFO、除法模塊、NiosII讀數(shù)的控制模塊等，以滿足用戶邏 輯區(qū)域設(shè)計的需要。A.數(shù)據(jù)傳輸模塊
由于本設(shè)計采用的是數(shù)據(jù)流結(jié)構(gòu)進行用戶邏輯區(qū)域的設(shè)計，為了各模塊能協(xié)同工作，在模塊間的連接方法上是通過片內(nèi)雙口 RAM作為輔助模 塊來協(xié)調(diào)實現(xiàn)的。因此，在模塊間并行工作的時間上就需要滿足一定要求，即各模塊處理速度的時間要小于輸入數(shù)據(jù)緩沖區(qū)數(shù)據(jù)的刷新時間間隔， 以保證各模塊都能及時響應(yīng)數(shù)據(jù)處理，使數(shù)據(jù)從一個模塊流向下一個模塊，避免出現(xiàn)數(shù)據(jù)阻塞。用戶邏輯區(qū)域雙口 RAM與其他功能模塊連接框圖如 圖5所示。A/D轉(zhuǎn)換后的結(jié)果存放在兩個預(yù)設(shè)的雙口 RAM中，分別用于數(shù)據(jù)采集 模塊和FFT模塊、有效值模塊以及功率計量模塊之間的數(shù)據(jù)配合。在圖5 中FIFO用來配合與FFT模塊和有效值模塊相連的雙口 RAM,以避免數(shù)據(jù) 采集和數(shù)據(jù)處理模塊對其操作時發(fā)生的讀寫沖突。由于功率計量需要同時 對兩路通道信號值進行處理，不同于FFT和有效值計算只對單通道進行計 算，因此，A/D轉(zhuǎn)換后的數(shù)據(jù)存儲方式與FFT和有效值模塊不同，需在數(shù) 據(jù)采集模塊和功率計量模塊之間另開辟一塊存儲區(qū)。同樣，F(xiàn)FT模塊、有效值模塊與后續(xù)諧波分析模塊(各次諧波含有率 模塊和總諧波畸變率模塊)、三相不平衡度模塊之間也是通過雙口 RAM進 行數(shù)據(jù)的配合。由于FFT和有效值按單點計算，刷新頻率快(每156.25us 刷新一次)，而后續(xù)諧波分析和三相不平衡度的監(jiān)測標(biāo)準(zhǔn)實時性不要求太 高，且計量結(jié)果都是以整周期數(shù)據(jù)為基礎(chǔ)，可以按整周期進行處理，因此 就需要把FFT和有效值按整周期計算結(jié)果分別導(dǎo)入另外一組雙口 RAM以 備后續(xù)諧波分析模塊和三相不平衡度模塊讀取計算。B.與NiosIICPU進行數(shù)據(jù)交互的控制模塊為了與軟核CPU數(shù)據(jù)交互，數(shù)據(jù)處理結(jié)果需分別存入片內(nèi)雙口 RAM 中，當(dāng)軟核CPU訪問某個數(shù)據(jù)處理模塊存入雙口 RAM中的數(shù)據(jù)時，只要 軟核CPU給出對應(yīng)模塊的讀有效信號和地址信號即可。其中，由于數(shù)據(jù)處
理結(jié)果分別寫入各自雙口 RAM的頻率不同，對于軟核CPU—Nios II以固 定時間間隔來讀取數(shù)據(jù)則容易出現(xiàn)讀寫沖突。軟核CPU是固定時間間隔發(fā) 出一次讀信號讀取全部數(shù)據(jù)，如果數(shù)據(jù)處理子功能模塊寫入雙口 RAM的 頻率相對于軟核CPU發(fā)出的讀信號頻率過高，那么極有可能在寫周期的時 候軟核CPU永遠都無法讀取該子功能模塊的處理結(jié)果。所以，本設(shè)計另外 開辟一組中間雙口 RAM1，并配合控制器來協(xié)調(diào)讀寫沖突以避免上述情況 的發(fā)生，其結(jié)構(gòu)框圖如圖12所示。當(dāng)軟核CPU片選信號有效時，軟核處理器在全局時鐘下讀取該片選信 號所對應(yīng)模塊的數(shù)據(jù)，以enl為例具體實現(xiàn)如下當(dāng)片選信號enl有效時， 軟核處理器讀取RAMI中數(shù)據(jù)，RAM將不會向RAMI中導(dǎo)入數(shù)據(jù)。當(dāng)enl 無效時，査詢寫入RAM的寫地址信號wraddr或采樣控制信號clko是否為 全l，若為全1表示其子功能模塊已向RAM寫入了整周期的全部數(shù)據(jù)，此 時可由RAM向RAMI中導(dǎo)入數(shù)據(jù)，完畢后回到初始狀態(tài)繼續(xù)查詢enl信 號；wraddr不全為1表示其子功能模塊尚未向RAM寫入全部結(jié)果，將繼 續(xù)處于等待狀態(tài)。該過程中，從RAM向RAMI導(dǎo)入數(shù)據(jù)及等待過程已屏 蔽掉enl信號，使得子功能模塊導(dǎo)入RAM的過程與軟核處理器讀取數(shù)據(jù)的 過程相互隔離。5、內(nèi)嵌的CPU軟核一一NiosII處理器所謂"軟核"，就是指未在硅片上固化，使用時需要借助EDA工具對 其進行配置并下載到可編程芯片中的IP核。Nios II是一種軟核(Soft-Core) CPU。設(shè)計的32位Nios11處理器采用了哈佛結(jié)構(gòu)，數(shù)據(jù)總線和指令總線分 開。為了調(diào)試方便，集成了一個JTAG調(diào)試模塊。創(chuàng)建NiosII32位CPU模塊后，根據(jù)系統(tǒng)要實現(xiàn)的功能，Nios II處理 器需要的外圍器件有LCD、按鍵、LED、通信接口 、 FLASH存儲器、SRAM 存儲器。根據(jù)所用到的外設(shè)和器件特性，從SOPC Builder中建立系統(tǒng)要添 加的模塊包括按鍵PIO、 LCD PIO、 LED PICK外部總線(Avalon三態(tài)橋)、 外部RAM接口 、外部FLASH接口 、RS-232接口和與用戶邏輯區(qū)域的接口 。 在EDA軟件中給Nios II系統(tǒng)中的各個組件指定各自的基地址，將 FLASH的基地址設(shè)置為0x00000000，并且鎖定，以便于軟件在FLASH存 儲器中存儲的地址而不用考慮偏移地址值。完整的系統(tǒng)配置及其地址映像 如圖13所示。安排外部存儲器地址和范圍，為外圍設(shè)備和接口設(shè)置所需的中斷優(yōu)先 級，配置外圍設(shè)備建立和保持所需條件，設(shè)定用于初始化片內(nèi)ROM、 RAM 的文件。在Nios II系統(tǒng)編譯完成后，生成外部框圖。按照電能質(zhì)量監(jiān)測儀 要求，配置設(shè)計完成Nios II軟核CPU系統(tǒng)，最終生成的系統(tǒng)模塊如圖14 所示。根據(jù)以上設(shè)計步驟完成的電能質(zhì)量監(jiān)測專用集成電路樣品如圖15所示。
權(quán)利要求
1.一種基于軟核CPU技術(shù)的電能質(zhì)量監(jiān)測專用集成電路的設(shè)計方法，其特征在于，該方法在構(gòu)建的電能質(zhì)量監(jiān)測器設(shè)計平臺上進行電能質(zhì)量監(jiān)測專用集成電路的設(shè)計，該電能質(zhì)量監(jiān)測器設(shè)計平臺的硬件電路包括一個現(xiàn)場可編程門陣列FPGA，在現(xiàn)場可編程門陣列FPGA上連接有電源模塊、復(fù)位模塊、ADC電路、系統(tǒng)時鐘、整形電路、液晶顯示模塊、通信模塊、報警模塊以及鍵盤；其中，ADC電路、整形電路負責(zé)對電量信號進行模擬數(shù)字變化，以便處理；液晶顯示模塊、鍵盤、通信模塊、報警模塊負責(zé)人機交互核通信；電源模塊、復(fù)位模塊負責(zé)整個平臺的供電與重新初始化；電能質(zhì)量監(jiān)測專用集成電路的設(shè)計具體包括下列步驟1)電能質(zhì)量監(jiān)測專用集成電路結(jié)構(gòu)設(shè)計根據(jù)電能質(zhì)量監(jiān)測專用集成電路的功能要求，確定數(shù)據(jù)采集功能、數(shù)據(jù)處理功能、人機交互功能以及通信功能四部分，將現(xiàn)場可編程門陣列FPGA劃分為用戶邏輯功能區(qū)域和內(nèi)嵌的Nios II數(shù)據(jù)處理系統(tǒng)，并與片外存儲器連通；其中，Nios II數(shù)據(jù)處理系統(tǒng)包括Nios II CPU、片內(nèi)存儲器、串口RS-232，鍵盤、液晶模塊，用于實現(xiàn)復(fù)雜的人機交互、通信、報警、數(shù)據(jù)記錄功能，充分發(fā)揮微處理器采用軟件實現(xiàn)復(fù)雜控制功能的優(yōu)越性；用戶邏輯功能區(qū)域包括數(shù)據(jù)采集模塊和數(shù)據(jù)處理模塊；2)電能質(zhì)量監(jiān)測專用集成電路內(nèi)部模塊間數(shù)據(jù)流結(jié)構(gòu)的設(shè)計規(guī)范集成電路內(nèi)部數(shù)據(jù)流結(jié)構(gòu)，設(shè)計模塊之間的連接方法和工作時序配合方法，以數(shù)據(jù)驅(qū)動各個處理單元之間的協(xié)同工作；3)電能質(zhì)量監(jiān)測專用集成電路相關(guān)優(yōu)化方法優(yōu)化設(shè)計的目的是在實現(xiàn)相同功能的條件下，減少資源的使用，提高系統(tǒng)的速度，根據(jù)算法的特點從組合邏輯、狀態(tài)機設(shè)計、全局時鐘設(shè)計、資源分配等方面采取了優(yōu)化措施，使設(shè)計在資源利用和速度性能上都得到了優(yōu)化；4)采用軟核CPU代替?zhèn)鹘y(tǒng)的硬核微處理器根據(jù)設(shè)計，按需要進行配置，能夠擴展設(shè)計性能和特性來滿足系統(tǒng)參數(shù)的改變，從而避免出現(xiàn)硬件過時的風(fēng)險；5)針對電能質(zhì)量監(jiān)測對象的特點，合理選擇算法，用硬件描述語言VHDL編寫功能模塊，實現(xiàn)對電能質(zhì)量的監(jiān)測。
2.如權(quán)利要求1所述的基于軟核CPU技術(shù)的電能質(zhì)量監(jiān)測專用集成 電路的設(shè)計方法，其特征在于，所述的數(shù)據(jù)采集模塊包括測頻模塊、A/D 控制器和雙口 RAM;所述的數(shù)據(jù)處理模塊包括數(shù)據(jù)處理控制器、FFT運算、有效值運算、 功率計算、諧波分析、三相不平衡度運算、電壓暫降與中斷時間計量、電 壓超限率計量和雙口 RAM。
全文摘要
本發(fā)明公開了一種基于軟核CPU技術(shù)的電能質(zhì)量監(jiān)測專用集成電路的設(shè)計方法，該方法所設(shè)計的集成電路通過各個功能模塊協(xié)同工作完成電能質(zhì)量監(jiān)測的主要功能，這些模塊分別映射到專用集成電路的硬件和軟件資源上完成。該專用集成電路被劃分為用戶邏輯區(qū)域和內(nèi)嵌的CPU軟核區(qū)域，其中用戶邏輯區(qū)完成數(shù)據(jù)采集、數(shù)據(jù)處理等功能，這部分主要是通過用硬件描述語言VHDL編寫功能模塊來實現(xiàn)電能質(zhì)量監(jiān)測的；嵌入式軟核CPU-NiosII處理器通過軟件完成復(fù)雜人機交互功能和通訊功能。本發(fā)明設(shè)計的電能質(zhì)量監(jiān)測專用集成電路，最終通過了基于可編程門陣列的平臺驗證，證明了整個專用集成電路用于電能質(zhì)量監(jiān)測的正確性和合理性。
文檔編號G06F17/50GK101162479SQ20071001901
公開日2008年4月16日 申請日期2007年11月6日 優(yōu)先權(quán)日2007年11月6日
發(fā)明者宋政湘, 張國鋼, 博 牛, 王建華, 耿英三, 胡曉菁 申請人:西安交通大學(xué)