專利名稱：：增加dram并行性的系統(tǒng)和方法增加DRAM并行性的系統(tǒng)和方法發(fā)明背景計(jì)算機(jī)系統(tǒng)利用諸如動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)設(shè)備之類的存儲(chǔ)設(shè)備來(lái)存儲(chǔ)由處理器存取的數(shù)據(jù)。存儲(chǔ)設(shè)備可用作計(jì)算機(jī)系統(tǒng)中的系統(tǒng)存儲(chǔ)器。在某些計(jì)算機(jī)系統(tǒng)中，處理器通過(guò)處理器總線和存儲(chǔ)器控制器來(lái)與系統(tǒng)存儲(chǔ)器通信。處理器可發(fā)出存儲(chǔ)器請(qǐng)求，存儲(chǔ)器請(qǐng)求包括諸如讀或?qū)懨钪惖拇鎯?chǔ)器命令以及指定從中讀取或向其寫入數(shù)據(jù)或指令的位置的地址。存儲(chǔ)器控制器可利用來(lái)自處理器的命令來(lái)生成適當(dāng)?shù)拿钚盘?hào)以及應(yīng)用于系統(tǒng)存儲(chǔ)器的行和列地址。響應(yīng)于命令和地址，數(shù)據(jù)在系統(tǒng)存儲(chǔ)器和處理器之間傳送。存儲(chǔ)器控制器通常是系統(tǒng)控制器的一部分，系統(tǒng)控制器可還包括用于將處理器總線耦合到擴(kuò)展總線的總線橋電路。一般而言，處理器工作速度的繼續(xù)增長(zhǎng)超過(guò)了由存儲(chǔ)設(shè)備以及與存儲(chǔ)設(shè)備和處理器接口(interface)的存儲(chǔ)器控制器所得的增長(zhǎng)。因此，在某些計(jì)算機(jī)系統(tǒng)中，處理器和存儲(chǔ)設(shè)備之間的數(shù)據(jù)帶寬是有限的。因此，一般需要一種用于包括對(duì)DRAM設(shè)備的管理和控制在內(nèi)的有效存儲(chǔ)器管理和控制協(xié)議的方法和設(shè)備。附圖簡(jiǎn)述圖1是根據(jù)本文的某些實(shí)施例的系統(tǒng)的示例性框圖；圖2是根據(jù)本文的某些實(shí)施例的示例性裝置；圖3是根據(jù)本文的某些實(shí)施例的示例性流程圖；圖4是根據(jù)本文的某些實(shí)施例的示例性時(shí)序圖；圖5是根據(jù)本文的某些實(shí)施例的示例性時(shí)序圖；圖6是根據(jù)本文的某些實(shí)施例的示例性流程圖；圖7是根據(jù)本文的某些實(shí)施例的示例性時(shí)序圖；圖8是根據(jù)本文的某些實(shí)施例的示意圖；圖9是根據(jù)本文的某些實(shí)施例的示例性流程圖；圖IO是根據(jù)本文的某些實(shí)施例的示例性時(shí)序圖；圖11是根據(jù)本文的某些實(shí)施例的示例性時(shí)序圖；圖12是根據(jù)本文的某些實(shí)施例的示例性流程圖；圖13是根據(jù)本文的某些實(shí)施例的示例性示意圖；圖14是根據(jù)本文的某些實(shí)施例的示意圖。詳細(xì)描述本文所述的幾個(gè)實(shí)施例僅僅是為了說(shuō)明的目的。實(shí)施例可包括本文所述元素的任何當(dāng)前或今后得知的版本。因此本領(lǐng)域的技術(shù)人員將從本說(shuō)明書中認(rèn)識(shí)到可利用各種修改和變體來(lái)實(shí)施其它實(shí)施例。圖1是可包括本文的某些實(shí)施例的實(shí)現(xiàn)的計(jì)算機(jī)系統(tǒng)100的框圖。系統(tǒng)100包括可處理數(shù)據(jù)的處理器105。處理器105可執(zhí)行許多指令集并包括一個(gè)或多個(gè)核心處理器。處理器105連接到在處理器105和系統(tǒng)100的其它組件和設(shè)備之間提供鏈路的CPU總線110。例如，存儲(chǔ)器控制器(MC)連接到總線110。MC115可引導(dǎo)或控制存儲(chǔ)器120和處理器105及諸如顯示器130和圖形子系統(tǒng)135之類的其它組件之間的數(shù)據(jù)通信量和操作。圖形子系統(tǒng)135可處理并渲染圖形，而顯示器130可顯示由圖形子系統(tǒng)135渲染的圖形。存儲(chǔ)器120可以是隨機(jī)存取存儲(chǔ)器(RAM)設(shè)備、雙倍數(shù)據(jù)率存儲(chǔ)設(shè)備、動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)設(shè)備。在本文的某些實(shí)施例中，存儲(chǔ)器120可包括根據(jù)多級(jí)(multi-rank)協(xié)議連接在一起的許多DRAM設(shè)備。在本文中將通過(guò)多級(jí)協(xié)議鏈接在一起的DRAM設(shè)備統(tǒng)稱為多級(jí)DRAM設(shè)備。應(yīng)理解，根據(jù)本文的某些實(shí)施例，系統(tǒng)IOO在某些實(shí)施例中可包括與圖1所述的實(shí)施例相比更多的、更少的和替代的組件和設(shè)備。圖2是圖1的MC115和存儲(chǔ)器120的示例性圖示。存儲(chǔ)器120在某些實(shí)施例中可包括多個(gè)DRAM設(shè)備210、215、220、225。例如在DRAM210和MC115之間的DRAM連接以及在DRAM(例如，210、215、220和225)之間的那些連接遵守多級(jí)協(xié)議。根據(jù)本文的某些實(shí)施例，多級(jí)協(xié)議將等級(jí)(rank)指定給多個(gè)DRAM中的每一個(gè)。指定給DRAM的等級(jí)可至少基于DRAM所處位置與MC115的距離。參考圖2，存儲(chǔ)器120包括DRAM210(等級(jí)0)、DRAM215(等級(jí)1)、DRAM220(等級(jí)2)以及DRAM225(等級(jí)3)。存在有與每一個(gè)分級(jí)DRAM相關(guān)聯(lián)的可測(cè)量的延遲。與每一個(gè)分級(jí)的(ranked)DRAM相關(guān)聯(lián)的可測(cè)量的延遲可能由源于MC115和DRAM210之間的電連接的傳播延遲以及每一個(gè)分級(jí)的DRAM內(nèi)部的傳播延遲(即，流過(guò)延遲)所產(chǎn)生。在本文中，基于分級(jí)的DRAM之間的短的電連接可假設(shè)歸因于分級(jí)的DRAM之間的電連接的延遲為0。在本文的某些實(shí)施例中，用于MC115和分級(jí)的DRAM210-225之間操作的所有定時(shí)都由MC115來(lái)控制。同樣，所有這些操作的啟動(dòng)都由MC115完成。此外，在MC115和DRAM210(等級(jí)O)之間的通信以及在多個(gè)分級(jí)的DRAM210-225之間的通信可在單向鏈路或雙向鏈路上發(fā)生。例如，用于在MC115和DRAM210之間路由請(qǐng)求的鏈路230可以是單向的或雙向的。同樣，在兩相鄰DRAM(例如，210和215;215和220;220和225)之間提供的鏈路240和245也可以是單向的或雙向的。本文的某些實(shí)施例的雙向鏈路具有由鏈路上的方向變化所引起的轉(zhuǎn)向時(shí)間(即，延遲)。該轉(zhuǎn)向時(shí)間既可由DRAM設(shè)備在內(nèi)部使用又可外部地在鏈路上使用以避免請(qǐng)求和數(shù)據(jù)信號(hào)之間的爭(zhēng)用。雙向鏈路可由MC115和DRAM設(shè)備210-225驅(qū)動(dòng)。然而，MC115和DRAM設(shè)備210-225中僅有一個(gè)可在任何給定時(shí)間驅(qū)動(dòng)雙向鏈路。本文的某些實(shí)施例的單向鏈路可具有用于輸入和輸出的分開(kāi)的信號(hào)鏈路。關(guān)于單向鏈路，可同時(shí)驅(qū)動(dòng)相反方向的通信量，因?yàn)橄喾吹耐ㄐ帕吭诜珠_(kāi)的鏈路上。同樣，單向鏈路不具有與其相關(guān)聯(lián)的轉(zhuǎn)向延遲，因?yàn)閱蜗蜴溌飞系耐ㄐ帕勘幌薅ㄔ趩蝹€(gè)方向上。在某些實(shí)施例中，可在分開(kāi)的引腳或鏈路上在MC115和DRAM設(shè)備120之間路由請(qǐng)求和相關(guān)聯(lián)的數(shù)據(jù)。如圖2所示，在鏈路230上將請(qǐng)求或命令從MC115提供給DRAM設(shè)備210。再一次，MC115啟動(dòng)所有的操作。根據(jù)需要，命令傳播通過(guò)分級(jí)的DRAM設(shè)備120。命令鏈路230和240是單向的。MC115和DRAM設(shè)備210之間的數(shù)據(jù)鏈路235及相鄰的DRAM設(shè)備之間的數(shù)據(jù)鏈路245是雙向的，并可將其驅(qū)動(dòng)至MC115或遠(yuǎn)離MC115。可傳播帶有上述延遲的命令。可由本文的MC啟動(dòng)各種請(qǐng)求以促進(jìn)對(duì)某些實(shí)施例的多分級(jí)的DRAM設(shè)備進(jìn)行存取的操作和過(guò)程。兩種請(qǐng)求，即READ(讀)命令和WRITE(寫)命令具有與其相關(guān)聯(lián)的數(shù)據(jù)并因此利用數(shù)據(jù)鏈路。在本文的某些實(shí)施例中，命令可包括除例如READ和WRITE命令外的信息。這種附加信息可包括用于由命令尋址的分級(jí)的DRAM的地址等級(jí)和DRAM的列地址。在一個(gè)例子中，MC啟動(dòng)READ命令，READ命令根據(jù)本文可利用多級(jí)設(shè)備和方法來(lái)執(zhí)行?？衫每勺冏x取等待時(shí)間過(guò)程來(lái)實(shí)現(xiàn)READ命令。根據(jù)該可變讀取等待時(shí)間過(guò)程，每一個(gè)分級(jí)的DRAM被指定給不同的讀取等待時(shí)間。用于每一個(gè)分級(jí)的DRAM的讀等待時(shí)間是不同的并且基于與每一個(gè)DRAM相關(guān)聯(lián)的傳播延遲，同時(shí)還取決于DRAM設(shè)備的位置與MC的距離而改變。因此，用于從MC讀取等級(jí)的等待時(shí)間是與等級(jí)相關(guān)的。圖3是在本文的某些實(shí)施例中的過(guò)程300的示例性流程圖。在操作305處，MC啟動(dòng)READ命令并將其尋址至與存儲(chǔ)器控制器接口的多個(gè)分級(jí)的DRAM設(shè)備之一。MC控制在MC和多個(gè)分級(jí)的DRAM設(shè)備之間以及在多個(gè)分級(jí)的DRAM設(shè)備之間的操作的所有定時(shí)和啟動(dòng)。啟動(dòng)的READ命令包括從中讀取數(shù)據(jù)的分級(jí)的DRAM設(shè)備之一的地址。在操作310處，將READ命令從MC發(fā)送到與MC接口的多個(gè)分級(jí)的DRAM設(shè)備。在操作315處，將READ命令從MC通過(guò)多個(gè)分級(jí)的DRAM設(shè)備傳播到由READ命令尋址的DRAM設(shè)備。在操作320處，來(lái)自被尋址的分級(jí)的DRAM設(shè)備的讀出數(shù)據(jù)通過(guò)它和MC之間多個(gè)分級(jí)的DRAM設(shè)備傳播至MC。與從被尋址的分級(jí)的DRAM設(shè)備讀取所請(qǐng)求的數(shù)據(jù)相關(guān)聯(lián)的等待時(shí)間是可變的并基于與在READ操作中遍歷的多個(gè)分級(jí)的DRAM設(shè)備中的每一個(gè)相關(guān)聯(lián)的等級(jí)相關(guān)延遲。圖4是在本文的某些實(shí)施例中用于READ操作的示例性時(shí)序圖。時(shí)序圖400示出通過(guò)包括諸如DRAM設(shè)備210、215、220和225之類的總共四個(gè)(4)分級(jí)的DRAM設(shè)備的多級(jí)DRAM設(shè)備的READ命令定時(shí)。DRAM設(shè)備的等級(jí)是0至4并如下DRAM設(shè)備210等級(jí)是0，DRAM設(shè)備215等級(jí)是1，DRAM設(shè)備220等級(jí)是2，以及DRAM設(shè)備225等級(jí)是4。如時(shí)序圖405所示，由MC發(fā)送到等級(jí)0的READ命令從MC傳播至0分級(jí)的DRAM設(shè)備，在O分級(jí)的DRAM設(shè)備中所請(qǐng)求的數(shù)據(jù)被讀取并傳播回MC。與該READ操作相關(guān)聯(lián)的等待時(shí)間是12個(gè)單位。對(duì)于至等級(jí)3的DRAM設(shè)備的READ命令，該命令從MC通過(guò)等級(jí)0、1禾P2傳播至等級(jí)3的DRAM設(shè)備，在等級(jí)3的DRAM設(shè)備中所請(qǐng)求的數(shù)據(jù)被讀取并傳播回MC。從MC的觀點(diǎn)看與該READ操作相關(guān)聯(lián)的等待時(shí)間是18個(gè)單位。時(shí)序圖405-420分別說(shuō)明了尋址至等級(jí)0-4的READ命令所需的定時(shí)。當(dāng)所請(qǐng)求的數(shù)據(jù)可用時(shí)，MC負(fù)責(zé)對(duì)從被尋址的分級(jí)的DRAM設(shè)備至MC的READ操作的整個(gè)返回路徑的調(diào)度(即，定時(shí))。在不能將整個(gè)路徑分配給READ操作的情況下，必需延遲READ命令直到能夠分配路徑為止。圖5提供根據(jù)本文的某些實(shí)施例的用于READ操作的示例性時(shí)序圖500。圖505-520提供時(shí)序圖，說(shuō)明將整個(gè)數(shù)據(jù)路徑分配到READ命令用于分別尋址至等級(jí)0-4的READ命令的影響。已將轉(zhuǎn)向(TA)時(shí)間增加到時(shí)序圖并外推為定時(shí)延遲。在雙向鏈路中用于READ命令的信道分配致使信道不能用于(例如，無(wú)法驅(qū)動(dòng))WRITE命令。可看到被尋址的分級(jí)的DRAM離MC越遠(yuǎn)，信道可用性的限制就越多。圖6是用于本文的方法的某些實(shí)施例的示例性流程圖。通過(guò)參考圖7的時(shí)序圖700可更好的理解過(guò)程600。過(guò)程600指向讀延遲過(guò)程。整個(gè)通信鏈路的分配可能難以實(shí)現(xiàn)在計(jì)算機(jī)系統(tǒng)中作出的給定的很多請(qǐng)求。讀延遲過(guò)程600通過(guò)嘗試將READ操作分為可在MC和多個(gè)分級(jí)的DRAM設(shè)備之間的鏈路上有效管理的各部分來(lái)解決該困難。讀延遲過(guò)程600可在其實(shí)現(xiàn)中利用除READ命令和數(shù)據(jù)位以外的命令位。附加的命令位可表示用于與多個(gè)分級(jí)的DRAM設(shè)備中的每一個(gè)相關(guān)聯(lián)的本地緩沖存儲(chǔ)設(shè)備的ENABLEREADBUFFER(使能讀緩沖)命令。ENABLEREADBUFFER命令位向MC提供一種機(jī)制以管理DRAM緩沖器、保持在每一個(gè)分級(jí)的DRAM設(shè)備內(nèi)的本地存儲(chǔ)。斷言的ENABLEREADBUFFER命令允許鏈路由等級(jí)(n+l)的DRAM設(shè)備驅(qū)動(dòng)至等級(jí)(n)的DRAM設(shè)備。由MC控制的斷言的ENABLEREADBUFFER命令可在將所請(qǐng)求的讀出數(shù)據(jù)傳播到MC的過(guò)程中分配例如等級(jí)2的DRAM設(shè)備(例如，DRAM設(shè)備220)以將數(shù)據(jù)驅(qū)動(dòng)到等級(jí)1的DRAM設(shè)備(例如，DRAM設(shè)備215)。對(duì)于本文所示的4等級(jí)系統(tǒng)，可采用4個(gè)ENABLEREADBUFFER位。對(duì)于尋址至等級(jí)0的READ命令，延遲讀過(guò)程簡(jiǎn)化為類似于可變等待時(shí)間讀取過(guò)程300及圖4和5中描述的過(guò)程。在操作605處，MC啟動(dòng)至與MC接口的許多分級(jí)的DRAM設(shè)備中的READ命令。MC控制在MC和多個(gè)分級(jí)的DRAM設(shè)備之間以及多個(gè)分級(jí)的DRAM設(shè)備之間的操作的定時(shí)和啟動(dòng)。啟動(dòng)的READ命令包括從其中讀出數(shù)據(jù)的分級(jí)的DRAM設(shè)備的地址。在操作610處，將READ命令從MC發(fā)送至與MC接口的多個(gè)分級(jí)的DRAM設(shè)備。在操作615處，READ命令從MC通過(guò)多個(gè)分級(jí)的DRAM設(shè)備傳播到由READ命令尋址的DRAM設(shè)備。在操作620處，來(lái)自被尋址的分級(jí)的DRAM設(shè)備的讀出數(shù)據(jù)通過(guò)在它和MC之間的多個(gè)分級(jí)的DRAM設(shè)備傳播到MC。當(dāng)將READ命令發(fā)送到例如等級(jí)2時(shí)，MC僅分配等級(jí)(N-2)和等級(jí)(N-一2-14)之間的數(shù)據(jù)路徑用于READ命令。在等級(jí)1處被接收的讀出數(shù)據(jù)存儲(chǔ)在與等級(jí)1的DRAM設(shè)備相關(guān)聯(lián)的本地緩沖器中直到ENABLEREADBUFFER命令對(duì)于等級(jí)1被斷言。當(dāng)?shù)燃?jí)1的DRAM設(shè)備的相應(yīng)ENABLEREADBUFFER由MC斷言時(shí)，將等級(jí)1的DRAM設(shè)備的本地緩沖器中的讀出數(shù)據(jù)驅(qū)動(dòng)到等級(jí)(>^-1=1-1=0)，諸如此類直到達(dá)到MC。如所述，消除了與可變等待時(shí)間讀取過(guò)程300相關(guān)聯(lián)的寫限制，并簡(jiǎn)化了轉(zhuǎn)向延遲。注意，過(guò)程600的確包括附加信息(ENABLEREADBUFFER位)的代價(jià)，以將所請(qǐng)求的讀出數(shù)據(jù)從緩沖器移動(dòng)到相應(yīng)的分級(jí)的DRAM設(shè)備的緩沖器直到到達(dá)MC。ENABLEREADBUFFER位712、717和719在時(shí)序圖710、715和720中示出以說(shuō)明過(guò)程600中使用的附加位。在某些實(shí)施例中，可利用用于每一個(gè)DRAM設(shè)備的多個(gè)存儲(chǔ)元件來(lái)支持多個(gè)未完成的READ操作?？梢韵冗M(jìn)先出(FIFO)的方式處理多個(gè)未完成的READ。例如，當(dāng)一個(gè)等級(jí)接收ENABLEREADBUFFER斷言時(shí)，它將其相關(guān)聯(lián)的第一數(shù)據(jù)緩沖器移至數(shù)據(jù)信號(hào)上并將剩余的數(shù)據(jù)上移。在一個(gè)例子中，一個(gè)等級(jí)不具有任何存儲(chǔ)的數(shù)據(jù)，且不限定ENABLEREADBUFFER斷言。圖8是根據(jù)本文的某些實(shí)施例可用于實(shí)現(xiàn)包括本地緩沖器的DRAM設(shè)備的某些實(shí)施例的的電路的示意圖。電路800包括READFIFO(讀先進(jìn)先出)緩沖器805和兩個(gè)數(shù)據(jù)多路復(fù)用器810、815。電路800包括繞過(guò)引用READFIFO805的旁路選項(xiàng)。旁路選項(xiàng)由直接從DRAM讀出數(shù)據(jù)的多路復(fù)用器815輸入描述。如果READFIFO805為空，則斷言ENABLEREADBUFFER并且數(shù)據(jù)同時(shí)從下一等級(jí)到達(dá)。可通過(guò)參考以下的表1來(lái)進(jìn)一步理解電路800的操作。<table>tableseeoriginaldocumentpage11</column></row><table>BUFFER等級(jí)1讀出數(shù)據(jù)1ENABLEREADBUFFER等級(jí)0(R2完成)讀出數(shù)據(jù)1讀出數(shù)據(jù)2讀出數(shù)據(jù)oENABLEREADBUFFER等級(jí)0、1和2(R1完成)讀出數(shù)據(jù)2讀出數(shù)據(jù)OENABLEREADBUFFER等級(jí)0、1(R2完成)讀出數(shù)據(jù)oENABLEREADBUFFER等級(jí)O(RO完成)表l圖9是根據(jù)本文的某些實(shí)施例的示例性過(guò)程900的流程圖。通過(guò)參考圖10中的時(shí)序圖1000可更好的理解過(guò)程卯0。過(guò)程900指向通過(guò)寫入過(guò)程(passthroughwriteprocess)。將用于WRITE命令的數(shù)據(jù)信號(hào)從MC分配到被尋址的分級(jí)的DRAM設(shè)備。例如，尋址到等級(jí)3的DRAM設(shè)備的WRITE命令將保存所有介于其間的等級(jí)(即，等級(jí)0、l和2)的數(shù)據(jù)信號(hào)。在操作905處，MC啟動(dòng)至與MC接口的許多分級(jí)的DRAM設(shè)備之一的WRITE命令。MC控制在MC和多個(gè)分級(jí)的DRAM設(shè)備之間以及在多個(gè)分級(jí)的DRAM設(shè)備之間的操作的所有定時(shí)和啟動(dòng)。啟動(dòng)的WRITE命令包括被寫入數(shù)據(jù)的分級(jí)的DRAM設(shè)備之一的地址。在操作910處，將WRITE命令從MC發(fā)送到與MC接口的多個(gè)分級(jí)的DRAM設(shè)備。在操作915處，WRITE命令從MC通過(guò)多個(gè)分級(jí)的DRAM設(shè)備傳播到由WRITE命令尋址的DRAM設(shè)備。可將與WRITE命令相關(guān)聯(lián)的數(shù)據(jù)延遲固定數(shù)量的單位。MC通過(guò)多個(gè)分級(jí)的DRAM設(shè)備的傳播來(lái)管理數(shù)據(jù)路徑。在操作920處，用于被尋址的分級(jí)的DRAM設(shè)備的WRITE數(shù)據(jù)從MC通過(guò)多個(gè)分級(jí)的DRAM設(shè)備傳播到被尋址的DRAM設(shè)備。與將所請(qǐng)求的數(shù)據(jù)寫入被尋址的分級(jí)的DRAM設(shè)備相關(guān)聯(lián)的等待時(shí)間基于固定延遲，該固定延遲對(duì)于在WRITE操作中遍歷的多個(gè)分級(jí)的DRAM設(shè)備是一致的。在數(shù)據(jù)鏈路上的WRITE阻止READ在前完成。圖11是將整個(gè)鏈路分配用于WRITE命令操作的影響的圖示。如圖所示，在WRITE命令和寫數(shù)據(jù)之間具有固定延遲。同樣描述的是以其它命令為代價(jià)，由于轉(zhuǎn)向(TA)和完成WRITE命令(沒(méi)有接收)所需的時(shí)間周期引起的時(shí)間延遲。圖12是本文的方法的某些實(shí)施例的示例性流程圖?？赏ㄟ^(guò)參考圖13中的時(shí)序圖來(lái)更好的理解過(guò)程12。過(guò)程12指向標(biāo)出的寫入過(guò)程(postedwriteprocess)。整個(gè)通信鏈路的分配可能難以實(shí)現(xiàn)在計(jì)算機(jī)系統(tǒng)內(nèi)做出的給定的很多請(qǐng)求。標(biāo)出的寫入過(guò)程1200通過(guò)嘗試將WRITE操作分為可有效管理在MC和多個(gè)分級(jí)的DRAM設(shè)備之間的鏈路的各部分來(lái)解決該困難。標(biāo)出的寫入過(guò)程1200可在其實(shí)現(xiàn)中利用除WRITE命令和數(shù)據(jù)位以外的命令位。附加命令位可表示用于與多個(gè)分級(jí)的DRAM設(shè)備中的每一個(gè)相關(guān)聯(lián)的本地緩沖存儲(chǔ)設(shè)備的ENABLEWRITEBUFFER(使能寫緩沖)命令。ENABLEWRITEBUFFER命令位向MC提供一種機(jī)制以管理DRAM緩沖器、保持在每一個(gè)分級(jí)的DRAM設(shè)備內(nèi)的本地存儲(chǔ)。斷言的ENABLEWRITEBUFFER命令允許鏈路由等級(jí)(N)DRAM設(shè)備驅(qū)動(dòng)至等級(jí)(N+1)DRAM設(shè)備。由MC控制的斷言的ENABLEWRITEBUFFER命令可在將寫數(shù)據(jù)傳播到被尋址的DRAM設(shè)備的過(guò)程中分配例如等級(jí)2的DRAM設(shè)備(例如，DRAM設(shè)備220)以將數(shù)據(jù)驅(qū)動(dòng)到等級(jí)3的DRAM設(shè)備(例如，DRAM設(shè)備225)。對(duì)于本文所示的4等級(jí)系統(tǒng)，可采用4ENABLEWRITEBUFFER位。以類似于過(guò)程900的方式將數(shù)據(jù)寫入等級(jí)0，然而，如果不尋址至等級(jí)0則可將數(shù)據(jù)寫入緩沖器，或者如果將其尋址至等級(jí)0則可將數(shù)據(jù)寫入該DRAM設(shè)備。在操作1205處，MC啟動(dòng)至與MC接口的許多分級(jí)的DRAM設(shè)備之一的WRITE命令。MC控制在MC和多個(gè)分級(jí)的DRAM設(shè)備之間以及多個(gè)分級(jí)的DRAM設(shè)備之間的操作的定時(shí)和啟動(dòng)。啟動(dòng)的WRITE命令包括數(shù)據(jù)被寫入的分級(jí)的DRAM設(shè)備之一的地址。在操作1210處，將WRITE命令從MC發(fā)送到與MC接口的多個(gè)分級(jí)的DRAM設(shè)備。在操作1215處，WRITE命令從MC通過(guò)多個(gè)分級(jí)的DRAM設(shè)備傳播到由WRITE命令尋址的DRAM設(shè)備。在操作1220處，用于被尋址的分級(jí)的DRAM設(shè)備的WRITE數(shù)據(jù)從MC通過(guò)多個(gè)分級(jí)的DRAM設(shè)備傳播到被尋址的DRAM設(shè)備。當(dāng)將WRITE命令發(fā)送到例如等級(jí)2時(shí)，MC僅分配MC和等級(jí)O之間的數(shù)據(jù)路徑用于WRITE命令。在等級(jí)0處接收的寫數(shù)據(jù)存儲(chǔ)在與等級(jí)0的DRAM設(shè)備相關(guān)聯(lián)的本地緩沖器中直到ENABLEWRITEBUFFER命令對(duì)于等級(jí)0被斷言。當(dāng)?shù)燃?jí)0的DRAM設(shè)備的對(duì)應(yīng)的ENABLEWRITEBUFFER由MC斷言時(shí)，將等級(jí)0的DRAM設(shè)備的本地緩沖器中的寫數(shù)據(jù)驅(qū)動(dòng)到等級(jí)^+1=0+1=1)，諸如此類直到達(dá)到被尋址的等級(jí)。因此，用于標(biāo)出的寫入過(guò)程的存儲(chǔ)包括用于連同ENABLEWRITEBUFFER位一起通過(guò)的所有等級(jí)和地址信息的存儲(chǔ)器。如圖1300所述，與標(biāo)出的寫入操作相關(guān)聯(lián)的寫入限制比與圖10的通過(guò)寫入過(guò)程相關(guān)聯(lián)的那些操作簡(jiǎn)單。注意，過(guò)程1300包括附加信息(ENABLEWRITEBUFFER位)的代價(jià)，以將所請(qǐng)求的讀出數(shù)據(jù)從緩沖器移動(dòng)到相應(yīng)等級(jí)的DRAM設(shè)備的緩沖器直到到達(dá)被尋址的DRAM設(shè)備。在某些實(shí)施例中，可利用用于每一個(gè)DRAM設(shè)備的多個(gè)存儲(chǔ)元件來(lái)支持多個(gè)未完成的WRITE操作。可以FIFO的方式處理多個(gè)未完成的WRITE。例如，當(dāng)一個(gè)等級(jí)接收ENABLEWRITEBUFFER斷言時(shí)，它將其相關(guān)聯(lián)的第一數(shù)據(jù)緩沖器移至數(shù)據(jù)信號(hào)上并將剩余的數(shù)據(jù)上移。在一個(gè)例子中，一個(gè)等級(jí)不具有任何存儲(chǔ)的數(shù)據(jù)，且ENABLEWRITEBUFFER斷言調(diào)用旁路操作。圖14是根據(jù)本文的某些實(shí)施例可用于實(shí)現(xiàn)包括本地緩沖器的DRAM設(shè)備的某些實(shí)施例的電路的示例性示意圖。電路1400包括WRITEFIFO(寫先進(jìn)先出)緩沖器1405和數(shù)據(jù)多路復(fù)用器1410。電路800包括繞過(guò)引用的WRITEFIFO的旁路選項(xiàng)。旁路選項(xiàng)由標(biāo)記有"WRITEBUFFEREMPTY(寫緩沖器空)"的多路復(fù)用器1410輸入描述。在一個(gè)例子中，多路復(fù)用器1410接收WRITEBUFFEREMPTY信號(hào)，DATAOUT(數(shù)據(jù)輸出)是從進(jìn)行的DRAM設(shè)備或MC提供給DRAM的寫數(shù)據(jù)。已參考其具體的實(shí)施例描述了上述的公開(kāi)內(nèi)容。然而，顯而易見(jiàn)的是可在不背離所附權(quán)利要求闡述的較寬的精神和范圍的情況下對(duì)其進(jìn)行各種修改和改變。權(quán)利要求1.一種裝置，包括存儲(chǔ)器控制器(MC)；以及與所述存儲(chǔ)器控制器接口的多個(gè)分級(jí)的動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)設(shè)備，其中在所述MC和所述多個(gè)分級(jí)的DRAM設(shè)備之間以及在所述多個(gè)分級(jí)的DRAM設(shè)備之間的定時(shí)和啟動(dòng)操作由所述MC控制。2.如權(quán)利要求l所述的裝置，其特征在于，連接到所述MC并連接到所述多個(gè)分級(jí)的DRAM設(shè)備的通信鏈路是每次可由所述MC和所述多個(gè)分級(jí)的DRAM設(shè)備中的一個(gè)驅(qū)動(dòng)的雙向鏈路。3.如權(quán)利要求l所述的裝置，其特征在于，將一命令從所述MC發(fā)送并以預(yù)定的順序通過(guò)所述多個(gè)分級(jí)的DRAM設(shè)備傳播，所述預(yù)定的順序是基于所述多個(gè)分級(jí)的DRAM設(shè)備的等級(jí)的。4.如權(quán)利要求3所述的裝置，其特征在于，所述命令至少包括與所述分級(jí)的DRAM設(shè)備之一相關(guān)聯(lián)的地址等級(jí)及用于所述被尋址的分級(jí)的DRAM設(shè)備的列地址。5.如權(quán)利要求1所述的裝置，其特征在于，與被尋址的分級(jí)的DRAM設(shè)備相關(guān)聯(lián)的讀出數(shù)據(jù)從所述被尋址的分級(jí)的DRAM設(shè)備通過(guò)所述多個(gè)分級(jí)的DRAM設(shè)備傳播到所述MC，而用于從所述MC讀取所述被尋址的等級(jí)的等待時(shí)間是基于可變的等級(jí)相關(guān)延遲的，所述可變的等級(jí)相關(guān)延遲與在所述被尋址的分級(jí)的DRAM設(shè)備和所述MC之間的所述多個(gè)DRAM設(shè)備中的每一個(gè)相關(guān)聯(lián)。6.如權(quán)利要求1所述的裝置，其特征在于，與被尋址的分級(jí)的DRAM設(shè)備相關(guān)聯(lián)的讀出數(shù)據(jù)基于延遲的讀取操作從所述被尋址的分級(jí)的DRAM設(shè)備通過(guò)所述多個(gè)分級(jí)的DRAM設(shè)備傳播到所述MC，其中所述讀出數(shù)據(jù)被依次存儲(chǔ)到與在所述被尋址的分級(jí)的DRAM設(shè)備和所述MC之間的所述多個(gè)分級(jí)的DRAM設(shè)備中的每一個(gè)相對(duì)應(yīng)的本地緩沖器中，以將所述讀出數(shù)據(jù)傳播到所述MC。7.如權(quán)利要求1所述的裝置，其特征在于，與被尋址的分級(jí)的DRAM設(shè)備相關(guān)聯(lián)的寫入數(shù)據(jù)從所述MC通過(guò)所述多個(gè)分級(jí)的DRAM設(shè)備傳播到所述被尋址的分級(jí)的DRAM設(shè)備，而用于從所述MC寫入所述被尋址的等級(jí)的等待時(shí)間是基于與在所述MC和所述被尋址的分級(jí)的DRAM設(shè)備之間的所述多個(gè)DRAM設(shè)備中的每一個(gè)相關(guān)聯(lián)的固定延遲的。8.如權(quán)利要求1所述的裝置，其特征在于，與被尋址的分級(jí)的DRAM設(shè)備相關(guān)聯(lián)的寫入數(shù)據(jù)基于標(biāo)出的寫入操作從所述MC通過(guò)所述多個(gè)分級(jí)的DRAM設(shè)備傳播到所述被尋址的分級(jí)的DRAM設(shè)備，其中所述寫入數(shù)據(jù)被依次存儲(chǔ)到與在所述MC和所述被尋址的分級(jí)的DRAM設(shè)備之間的所述多個(gè)分級(jí)的DRAM設(shè)備中的每一個(gè)相對(duì)應(yīng)的本地緩沖器中，以將所述寫入數(shù)據(jù)傳播到所述被尋址的分級(jí)的DRAM設(shè)備。9.一種方法，包括將請(qǐng)求尋址至多個(gè)分級(jí)的動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)設(shè)備之一；從與所述多個(gè)分級(jí)的DRAM設(shè)備接口的存儲(chǔ)器控制器(MC)發(fā)送所述請(qǐng)求；以及將所述請(qǐng)求從所述MC通過(guò)所述多個(gè)分級(jí)的DRAM設(shè)備傳播到所述被尋址的分級(jí)的DRAM設(shè)備，其中所述請(qǐng)求包括與其相關(guān)聯(lián)的數(shù)據(jù)。10.如權(quán)利要求9所述的方法，其特征在于，所述請(qǐng)求包括命令以及與其相關(guān)聯(lián)的數(shù)據(jù)。11.如權(quán)利要求9所述的方法，其特征在于，所述請(qǐng)求是尋址至所述多個(gè)分級(jí)的DRAM設(shè)備之一的讀取命令，并且所述方法還包括將所述讀出數(shù)據(jù)從所述被尋址的分級(jí)的DRAM設(shè)備通過(guò)所述多個(gè)分級(jí)的DRAM設(shè)備傳播到所述MC，其中從所述MC讀取所述被尋址的等級(jí)的等待時(shí)間是基于與在所述被尋址的分級(jí)的DRAM設(shè)備和所述MC之間的所述多個(gè)DRAM設(shè)備中的每一個(gè)相關(guān)聯(lián)的可變的等級(jí)相關(guān)延遲的。12.如權(quán)利要求9所述的方法，其特征在于，所述請(qǐng)求是尋址至所述多個(gè)分級(jí)的DRAM設(shè)備之一的讀取命令，并且所述方法還包括將所述讀出數(shù)據(jù)基于延遲的讀取操作從所述被尋址的分級(jí)的DRAM設(shè)備通過(guò)所述多個(gè)分級(jí)的DRAM設(shè)備傳播到所述MC，其中與所述讀取命令相關(guān)聯(lián)的讀出數(shù)據(jù)被依次存儲(chǔ)到與所述被尋址的分級(jí)的DRAM設(shè)備和所述MC之間的所述多個(gè)分級(jí)的DRAM設(shè)備中的每一個(gè)相對(duì)應(yīng)的本地緩沖器中，以將所述讀出數(shù)據(jù)傳播到所述MC。13.如權(quán)利要求9所述的方法，其特征在于，所述請(qǐng)求是尋址至所述多個(gè)分級(jí)的DRAM設(shè)備之一的寫入命令，并且所述方法還包括將與所述寫入命令相關(guān)聯(lián)的所述寫入數(shù)據(jù)從所述MC通過(guò)所述多個(gè)分級(jí)的DRAM設(shè)備傳播到所述被尋址的分級(jí)的DRAM設(shè)備，而用于從所述MC寫入所述被尋址的等級(jí)的等待時(shí)間是基于與在所述MC和所述被尋址的分級(jí)的DRAM設(shè)備之間的所述多個(gè)DRAM設(shè)備中的每一個(gè)相關(guān)聯(lián)的固定延遲的。14.如權(quán)利要求9所述的方法，其特征在于，所述請(qǐng)求是尋址至所述多個(gè)分級(jí)的DRAM設(shè)備之一的寫入命令，并且所述方法還包括基于標(biāo)出的寫入操作將寫入數(shù)據(jù)從所述MC通過(guò)所述多個(gè)分級(jí)的DRAM設(shè)備傳播到所述被尋址的分級(jí)的DRAM設(shè)備，其中所述寫入數(shù)據(jù)被依次存儲(chǔ)到與在所述MC和所述被尋址的分級(jí)的DRAM設(shè)備之間的所述多個(gè)分級(jí)的DRAM設(shè)備中的每一個(gè)相對(duì)應(yīng)的本地緩沖器中，以將所述寫入數(shù)據(jù)傳播到所述被尋址的分級(jí)的DRAM設(shè)備。15.如權(quán)利要求9所述的方法，其特征在于，連接到所述MC并連接到所述多個(gè)分級(jí)的DRAM設(shè)備的通信鏈路是每次可由所述MC和所述多個(gè)分級(jí)的DRAM設(shè)備中的一個(gè)驅(qū)動(dòng)的雙向鏈路。16.如權(quán)利要求9所述的方法，其特征在于，所述請(qǐng)求和定時(shí)操作由所述MC控制。17.如權(quán)利要求9所述的方法，其特征在于，所述請(qǐng)求從所述MC發(fā)送，并并以預(yù)定的順序通過(guò)所述多個(gè)分級(jí)的DRAM設(shè)備傳播，所述預(yù)定的順序是基于所述多個(gè)分級(jí)的DRAM設(shè)備的等級(jí)的。18.如權(quán)利要求10所述的方法，其特征在于，所述命令至少包括與分級(jí)的DRAM設(shè)備之一相關(guān)聯(lián)的地址等級(jí)及用于所述被尋址的分級(jí)的DRAM設(shè)備的列地址。19.一種系統(tǒng)，包括雙倍數(shù)據(jù)率存儲(chǔ)器；存儲(chǔ)器控制器(MC);與所述存儲(chǔ)器控制器接口的多個(gè)分級(jí)的動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)設(shè)備，其中在所述MC和所述多個(gè)分級(jí)的DRAM設(shè)備之間以及在所述多個(gè)分級(jí)的DRAM設(shè)備之間的所有定時(shí)和啟動(dòng)操作由所述MC控制。20.如權(quán)利要求19所述的系統(tǒng)，其特征在于，與被尋址的分級(jí)的DRAM設(shè)備相關(guān)聯(lián)的讀出數(shù)據(jù)從所述被尋址的分級(jí)的DRAM設(shè)備通過(guò)所述多個(gè)分級(jí)的DRAM設(shè)備傳播到所述MC，而用于從所述MC讀取所述被尋址的等級(jí)的等待時(shí)間是基于與在所述被尋址的分級(jí)的DRAM設(shè)備和所述MC之間的所述多個(gè)DRAM設(shè)備中的每一個(gè)相關(guān)聯(lián)的可變的等級(jí)相關(guān)延遲的。21.如權(quán)利要求19所述的系統(tǒng)，其特征在于，與被尋址的分級(jí)的DRAM設(shè)備相關(guān)聯(lián)的讀出數(shù)據(jù)基于延遲的讀取操作從所述被尋址的分級(jí)的DRAM設(shè)備通過(guò)所述多個(gè)分級(jí)的DRAM設(shè)備傳播到所述MC，其中所述讀出數(shù)據(jù)被依次存儲(chǔ)到與在所述被尋址的分級(jí)的DRAM設(shè)備和所述MC之間的所述多個(gè)分級(jí)的DRAM設(shè)備中的每一個(gè)相對(duì)應(yīng)的本地緩沖器中，以將所述讀出數(shù)據(jù)傳播到所述MC。22.如權(quán)利要求19所述的系統(tǒng)，其特征在于，與被尋址的分級(jí)的DRAM設(shè)備相關(guān)聯(lián)的寫入數(shù)據(jù)從所述MC通過(guò)所述多個(gè)分級(jí)的DRAM設(shè)備傳播到所述被尋址的分級(jí)的DRAM設(shè)備，而用于從所述MC寫入所述被尋址的等級(jí)的等待時(shí)間是基于與在所述MC和所述被尋址的分級(jí)的DRAM設(shè)備之間的所述多個(gè)DRAM設(shè)備中的每一個(gè)相關(guān)聯(lián)的固定延遲的。23.如權(quán)利要求19所述的系統(tǒng)，其特征在于，與被尋址的分級(jí)的DRAM設(shè)備相關(guān)聯(lián)的寫入數(shù)據(jù)基于標(biāo)出的寫入操作從所述MC通過(guò)所述多個(gè)分級(jí)的DRAM設(shè)備傳播到所述被尋址的分級(jí)的DRAM設(shè)備，其中所述寫入數(shù)據(jù)被依次存儲(chǔ)到與在所述MC和所述被尋址的分級(jí)的DRAM設(shè)備之間的所述多個(gè)分級(jí)的DRAM設(shè)備中的每一個(gè)相對(duì)應(yīng)的本地緩沖器中，以將所述寫入數(shù)據(jù)傳播到所述被尋址的分級(jí)的DRAM設(shè)備。全文摘要一種用于多級(jí)存儲(chǔ)器協(xié)議的方法和裝置。在某些實(shí)施例中，一種裝置可包括存儲(chǔ)器控制器(MC)以及與該MC接口的多個(gè)分級(jí)的動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)設(shè)備，其中在MC和多個(gè)分級(jí)的DRAM設(shè)備之間以及在多個(gè)分級(jí)的DRAM設(shè)備之間的操作的定時(shí)和啟動(dòng)由MC控制。在某些實(shí)施例中，一種方法可包括將請(qǐng)求尋址至多個(gè)分級(jí)的動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)設(shè)備之一；從與多個(gè)等級(jí)DRAM設(shè)備接口的MC發(fā)送請(qǐng)求；以及將該請(qǐng)求從MC通過(guò)多個(gè)分級(jí)的DRAM設(shè)備傳播到被尋址分級(jí)的DRAM設(shè)備，其中請(qǐng)求包括與其相關(guān)聯(lián)的數(shù)據(jù)。文檔編號(hào)G06F13/16GK101213530SQ200680023834公開(kāi)日2008年7月2日申請(qǐng)日期2006年6月30日優(yōu)先權(quán)日2005年6月30日發(fā)明者R·特里克申請(qǐng)人:英特爾公司