專利名稱：數(shù)據(jù)處理系統(tǒng)的制作方法
技術(shù)領域：
本發(fā)明涉及一種數(shù)據(jù)處理系統(tǒng)，尤其涉及一種可以結(jié)合X86平臺與精簡指令集計算機(RISC)平臺中組件的數(shù)據(jù)處理系統(tǒng)。
背景技術(shù)：
計算器系統(tǒng)平臺按架構(gòu)劃分可分為精簡指令集計算機(Reduce InstructionSet Computer，RISC)平臺和X86平臺，其中精簡指令集計算機平臺主要用在移動通信、PDA、多媒體技術(shù)和嵌入式系統(tǒng)的主導CPU等領域。X86平臺則主要針對個人計算機、網(wǎng)絡終端、機頂盒、自動販賣機等注重X86軟件兼容性的領域。
與RISC相比較，X86平臺及其相關(guān)外圍應用與開發(fā)更為完整。舉例來說，連接相關(guān)外圍裝置的南橋控制器(South Bridge Controller)已經(jīng)是發(fā)展非常成熟的控制組件。一般來說，南橋控制器中可以設置總線(Bus)來提供不同單元之間的通信之用。例如，南橋控制器可以使用外圍組件互連(PCI)總線作為組態(tài)設定(Configuration)的接口，且使用中央處理單元同步存取(CCA)總線作為主要的數(shù)據(jù)傳輸接口。
然而，許多消費性電子裝置的核心通常采用精簡指令集計算機(RISC)平臺上的架構(gòu)。基本上，RISC平臺與X86平臺有非常大的差異點。舉例來說，由于操作頻率上的差異，使得RISC平臺與X86平臺彼此不兼容。因此，在設計RISC平臺的系統(tǒng)單晶片時，通常必須基于整個系統(tǒng)進行考慮，需要重新對相關(guān)控制器進行設計，而無法直接利用X86平臺上已經(jīng)開發(fā)成熟的組件。
此外，由于不同消費性電子裝置的操作頻率可能都存在差異，或因為市場考慮而必須有所調(diào)整，因此，每當操作頻率改變時，消費性電子裝置的設計都必須重新修改，這導致新產(chǎn)品投入市場的時間推后以及研發(fā)成本的增加。

發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種可以結(jié)合X86平臺與精簡指令集計算機(RISC)平臺中組件的數(shù)據(jù)處理系統(tǒng)。
本發(fā)明提供一種數(shù)據(jù)處理系統(tǒng)，包括處理單元，耦接至系統(tǒng)總線；存取控制器，耦接至系統(tǒng)總線；主機控制器，包括外圍組件互連(PCI)從屬總線接口與中央處理單元同步存取(CCA)主控總線接口；第一轉(zhuǎn)換模塊，與系統(tǒng)總線及PCI總線耦接，以使主機控制器通過第一轉(zhuǎn)換模塊讀取處理單元內(nèi)的數(shù)據(jù)或?qū)?shù)據(jù)寫入處理單元；以及第二轉(zhuǎn)換模塊，耦接于系統(tǒng)總線與CCA總線之間，以使主機控制器通過第二轉(zhuǎn)換模塊讀取存取控制器中的數(shù)據(jù)或?qū)?shù)據(jù)寫入存取控制器。
通過設置第一、第二轉(zhuǎn)換模塊，RISC平臺的處理單元可以對外部的裝置進行訪問，同時外部的裝置也可以對RISC平臺的存取控制器及處理單元資源進行訪問。


通過下面結(jié)合示例性地示出例子的附圖進行的描述，本發(fā)明的上述和其它目的和特點將會變得更加清楚，其中圖1是依據(jù)本發(fā)明的實施例的數(shù)據(jù)處理系統(tǒng)的框圖。
圖2是圖1所示數(shù)據(jù)處理系統(tǒng)的第一轉(zhuǎn)換模塊的框圖。
圖3是圖1所示數(shù)據(jù)處理系統(tǒng)的第二轉(zhuǎn)換模塊的框圖。
具體實施例方式
在本發(fā)明中，數(shù)據(jù)處理系統(tǒng)可以適用于精簡指令集計算機(ReduceInstruction Set Computer，RISC)平臺。X86平臺上的組件可以直接使用于本發(fā)明的數(shù)據(jù)處理系統(tǒng)。
圖1顯示依據(jù)本發(fā)明的實施例的數(shù)據(jù)處理系統(tǒng)。
數(shù)據(jù)處理系統(tǒng)包括連接單元1000、處理單元1410、存取控制器1420、以及主機控制器1600。連接單元1000包括第一轉(zhuǎn)換模塊1100與第二轉(zhuǎn)換模塊1200。第一轉(zhuǎn)換模塊1100包括高級高性能總線(AHB)從屬(Slave)接口1110、第一緩沖區(qū)1120、與PCI主控總線接口1130。第二轉(zhuǎn)換模塊1200包括AHB主控(Master)接口1210、第二緩沖區(qū)1220、與CCA從屬總線接口1230。
處理單元1410可以是RISC平臺上的中央處理單元。存取控制器1420可以是內(nèi)存控制器，用以控制內(nèi)存的存取。處理單元1410與存取控制器1420分別通過總線1310與1320耦接至連接單元1000的AHB從屬接口1110與AHB主控接口1210。在本實施例中，總線1310與1320可以是ARM兼容的總線，如高級高性能總線(AHB)，但不限定于此。注意，在高級高性能總線(AHB)系統(tǒng)中，每一主機可以是主控端或是從屬端。高級高性能總線系統(tǒng)的定義與主控端及從屬端的操作為本領域普通知識者所熟知，其相關(guān)細節(jié)在此省略。
主機控制器1600可以是X86平臺上的組件，如南橋控制器，用以連接與控制至少裝置1700。主機控制器1600至少包括PCI從屬總線接口1610與CCA主控總線接口1620。在此實施例中，PCI從屬總線接口1610可以用做組態(tài)設定所需的傳輸接口，而CCA主控總線接口1620可以用做主要的數(shù)據(jù)傳輸接口。主機控制器1600可以通過PCI從屬總線接口1610及總線1510與連接單元1000的PCI主控總線接口1130進行耦接。另外，主機控制器1600可以通過CCA主控總線接口1620及總線1520與連接單元1000的CCA從屬總線接口1230進行耦接。其中，總線1510與總線1520分別為PCI與CCA總線。
在進行數(shù)據(jù)傳輸時，AHB從屬接口1110將由處理單元1410得到的數(shù)據(jù)寫入第一緩沖區(qū)1120，以提供主機控制器1600通過PCI從屬總線接口1610、PCI總線1510與PCI主控總線接口1130由第一緩沖區(qū)1120讀取數(shù)據(jù)。PCI主控總線接口1130將由主機控制器1600得到的數(shù)據(jù)寫入第一緩沖區(qū)1120，以提供處理單元1410通過總線1310與AHB從屬接口1110由第一緩沖區(qū)1120讀取數(shù)據(jù)。此外，AHB主控接口1210將由存取控制器1420得到的數(shù)據(jù)寫入第二緩沖區(qū)1220，以提供主機控制器1600通過CCA主控總線接口1620、CCA總線1520與CCA從屬總線接口1230由第二緩沖區(qū)1220讀取數(shù)據(jù)。CCA從屬總線接口1230將由主機控制器1600得到的數(shù)據(jù)寫入第二緩沖區(qū)1220，以提供存取控制器1420通過總線1320與AHB主控接口1210由第二緩沖區(qū)1220讀取數(shù)據(jù)。
圖2顯示依據(jù)本發(fā)明實施例的第一轉(zhuǎn)換模塊1100。如圖2所示，第一轉(zhuǎn)換模塊1100包括AHB從屬接口1110、PCI主控總線接口1130、第一緩沖緩存器1121、第二緩沖緩存器1122、組態(tài)空間1123、錯誤模塊1141與中斷模塊1142。其中，第一緩沖緩存器1121與第二緩沖緩存器1122是先進先出(FIFO)隊列。第一緩沖緩存器1121與第二緩沖緩存器1122分別存儲AHB從屬接口1110由處理單元1410得到的數(shù)據(jù)與PCI主控總線接口1130由主機控制器1600得到的數(shù)據(jù)。在此實施例中，第一緩沖緩存器1121與第二緩沖緩存器1122的深度為1。
AHB從屬接口1110可以接受相應落于實際的映射區(qū)域中之一者的存取，且依據(jù)所述映射的組態(tài)進行響應。注意，映射組態(tài)可以通過軟件編程(SoftwareProgrammed)來執(zhí)行地址轉(zhuǎn)換(Address Translation)。AHB從屬接口1110可以將讀取與寫入請求處理為延遲的作業(yè)。PCI主控總線接口1130支持延遲讀取及寫入作業(yè)。處理單元1410可以通過AHB從屬接口1110對于組態(tài)空間1123進行存取，以進行連接單元1000的控制操作。其中，控制操作包括映射控制、地址轉(zhuǎn)換、中斷控制、狀態(tài)報告、或錯誤報告。錯誤模塊1141與中斷模塊1142可以由PCI總線1510接收相關(guān)信息，以得知是否發(fā)生錯誤或中斷，并將結(jié)果輸出至組態(tài)空間1123。
圖3顯示依據(jù)本發(fā)明實施例的第二轉(zhuǎn)換模塊。如圖3所示，第二轉(zhuǎn)換模塊1200包括AHB主控接口1210、CCA從屬總線接口1230、請求隊列1221、第三緩沖緩存器1222與第四緩沖緩存器1223。其中，請求隊列1221、第三緩沖緩存器1222與第四緩沖緩存器1223為先進先出(FIFO)隊列。請求隊列1221存儲CCA從屬總線接口1230發(fā)給AHB主控接口1210的寫入與讀取請求。第三緩沖緩存器1222與第四緩沖緩存器1224分別存儲CCA從屬總線接口1230由主機控制器1600得到的數(shù)據(jù)與AHB主控接口1210由存取控制器1420得到的數(shù)據(jù)。
注意，由于通過主機控制器1600連接的裝置1700可以支持不同的規(guī)格，如USB 1.1與USB 2.0，因而當多個裝置1700同時連接至主機控制器1600時，CCA從屬總線接口1230中提供判定器1231，用以決定執(zhí)行某一裝置的請求。例如，USB 2.0的裝置比USB 1.1的裝置具有較高的優(yōu)先權(quán)。
當連接至主機控制器1600的裝置1700請求寫入數(shù)據(jù)至總線1320時，CCA從屬總線接口1230將寫入請求寫入請求隊列1221中，并通過CCA總線1520讀取請求寫入的數(shù)據(jù)，并將數(shù)據(jù)寫入第三緩沖緩存器1222。當AHB主控接口1210由請求隊列1221讀取出寫入請求時，AHB主控接口1210由第三緩沖緩存器1222讀取數(shù)據(jù)，并通過總線1320將數(shù)據(jù)傳送給存取控制器1420，以將數(shù)據(jù)寫入內(nèi)存。當裝置1700請求讀取數(shù)據(jù)時，CCA從屬總線接口1230將讀取請求寫入請求隊列1221中，接著，AHB主控接口1210由請求隊列1221讀取出讀取請求并通過總線1320由存取控制器1420接收數(shù)據(jù)，并將數(shù)據(jù)寫入第四緩沖緩存器1223。隨后，第二從屬總線接口1230由第四緩沖緩存器1223讀取數(shù)據(jù)，并將數(shù)據(jù)通過總線1520傳送給裝置1700。
因此，本發(fā)明的數(shù)據(jù)處理系統(tǒng)可以通過設計異步的先進先出緩沖區(qū)來同時結(jié)合X86與RISC平臺的組件，使得在不同操作頻率下的組件可以順利集成與通信。由以上描述可知，通過本發(fā)明的連接單元1000，RISC平臺的處理單元1410可以對外部的裝置1700進行訪問，同時外部的裝置1700也可以對RISC平臺的存取控制器1420及處理單元141資源進行訪問。
本發(fā)明的方法，或特定形式或其部份，可以以程序代碼的形式包含于實體介質(zhì)，如軟盤、光盤、硬盤、或是任何其它機器可讀取(如計算機可讀取)存儲介質(zhì)，其中，當程序代碼被機器，如計算機加載且執(zhí)行時，此機器變成用以參與本發(fā)明的裝置。本發(fā)明的方法與裝置也可以以程序代碼的形式通過一些傳送介質(zhì)，如電線或電纜、光纖、或是任何傳輸形式進行傳送，其中，當程序代碼被機器，如計算機接收、加載且執(zhí)行時，此機器變成用以參與本發(fā)明的裝置。當在通用處理器中實現(xiàn)時，程序代碼結(jié)合處理器提供操作類似于專用邏輯電路的獨特裝置。
本發(fā)明雖以優(yōu)選實施例披露如上，然其并非用以限定本發(fā)明的范圍，本領域的技術(shù)人員在不脫離本發(fā)明的精神和范圍的前提下，可做各種的更動與潤飾，因此本發(fā)明的保護范圍以本發(fā)明的權(quán)利要求為準。
權(quán)利要求
1.一種數(shù)據(jù)處理系統(tǒng)，包括處理單元，耦接至系統(tǒng)總線；存取控制器，耦接至所述系統(tǒng)總線；主機控制器，包括外圍組件互連總線與中央處理單元同步存取總線；第一轉(zhuǎn)換模塊，與系統(tǒng)總線及外圍組件互連總線耦接，以使所述主機控制器通過第一轉(zhuǎn)換模塊讀取處理單元內(nèi)的數(shù)據(jù)或?qū)?shù)據(jù)寫入處理單元；以及第二轉(zhuǎn)換模塊，耦接于系統(tǒng)總線與中央處理單元同步存取總線之間，以使所述主機控制器通過第二轉(zhuǎn)換模塊讀取存取控制器中的數(shù)據(jù)或?qū)?shù)據(jù)寫入存取控制器。
2.如權(quán)利要求1所述的數(shù)據(jù)處理系統(tǒng)，其中所述第一轉(zhuǎn)換模塊包括從屬接口，耦接至系統(tǒng)總線；以及外圍組件互連主控總線接口，耦接至外圍組件互連總線；第一緩沖區(qū)，耦接于從屬接口與外圍組件互連主控總線接口之間，用以暫存外圍組件互連總線將要傳送至從屬接口的數(shù)據(jù)及將要傳送至外圍組件互連總線的數(shù)據(jù)。
3.如權(quán)利要求2所述的數(shù)據(jù)處理系統(tǒng)，其中所述第一緩沖區(qū)包括第一緩沖緩存器與第二緩沖緩存器，第一緩沖緩存器用以存儲從屬接口由處理單元得到的數(shù)據(jù)，第二緩沖緩存器存儲外圍組件互連總線接口由主機控制器得到的數(shù)據(jù)。
4.如權(quán)利要求2所述的數(shù)據(jù)處理系統(tǒng)，其中所述第一轉(zhuǎn)換模塊還包括組態(tài)空間，所述處理單元通過從屬接口對組態(tài)空間進行存取，以進行第一轉(zhuǎn)換模塊的控制操作。
5.如權(quán)利要求1所述的數(shù)據(jù)處理系統(tǒng)，其中所述第二轉(zhuǎn)換模塊包括主控接口，耦接至系統(tǒng)總線；中央處理單元同步存取從屬總線接口，耦接至中央處理單元同步存取總線；以及第二緩沖區(qū)，耦接于主控接口與中央處理單元同步存取從屬總線接口之間，用以暫存中央處理單元同步存取總線將要傳送至主控接口的數(shù)據(jù)及將要傳送至中央處理單元同步存取總線的數(shù)據(jù)。
6.如權(quán)利要求5所述的數(shù)據(jù)處理系統(tǒng)，其中所述第二緩沖區(qū)還包括第三緩沖緩存器與第四緩沖緩存器，第三緩沖緩存器用以存儲中央處理單元同步存取從屬總線接口由主機控制器得到的數(shù)據(jù)，第四緩沖緩存器用以存儲主控接口由存取控制器得到的數(shù)據(jù)。
7.如權(quán)利要求6所述的數(shù)據(jù)處理系統(tǒng)，其中所述第二轉(zhuǎn)換模塊還包括請求隊列，所述主控接口由請求隊列讀取特定請求，并依據(jù)該特定請求對第三緩沖緩存器或第四緩沖緩存器進行存取。
8.如權(quán)利要求7所述的數(shù)據(jù)處理系統(tǒng)，其中當所述特定請求包括讀取請求時，所述主控接口通過系統(tǒng)總線由存取控制器接收數(shù)據(jù)，并將數(shù)據(jù)寫入第四緩沖緩存器。
9.如權(quán)利要求7所述的數(shù)據(jù)處理系統(tǒng)，其中當所述特定請求包括寫入請求時，所述主控接口由所述第三緩沖緩存器讀取數(shù)據(jù)，并通過系統(tǒng)總線將所述數(shù)據(jù)傳送給存取控制器。
10.如權(quán)利要求5所述的數(shù)據(jù)處理系統(tǒng)，其中所述中央處理單元同步存取總線接口還包括判定器，用以決定寫入請求與讀取請求的優(yōu)先次序。
全文摘要
一種數(shù)據(jù)處理系統(tǒng)，包括處理單元，耦接至系統(tǒng)總線；存取控制器，耦接至系統(tǒng)總線；主機控制器，包括外圍組件互連(PCI)從屬總線接口與中央處理單元同步存取(CCA)主控總線接口；第一轉(zhuǎn)換模塊，與系統(tǒng)總線及PCI總線耦接，以使主機控制器通過第一轉(zhuǎn)換模塊讀取處理單元內(nèi)的數(shù)據(jù)或?qū)?shù)據(jù)寫入處理單元；以及第二轉(zhuǎn)換模塊，耦接于系統(tǒng)總線與CCA總線之間，以使主機控制器通過第二轉(zhuǎn)換模塊讀取存取控制器中的數(shù)據(jù)或?qū)?shù)據(jù)寫入存取控制器。
文檔編號G06F13/40GK1959663SQ200610142550
公開日2007年5月9日 申請日期2006年10月30日 優(yōu)先權(quán)日2006年10月30日
發(fā)明者李德建, 高鵬, 李文彬, 張欣, 李厚剛 申請人:威盛電子股份有限公司