專利名稱：半導(dǎo)體集成電路裝置及使用它的電子卡的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體集成電路裝置及使用它的電子卡，特別涉及對(duì)因向半導(dǎo)體集成電路裝置自身充電、以及從半導(dǎo)體集成電路裝置自身放電而引起的損壞所采取的對(duì)策。
背景技術(shù)：
半導(dǎo)體集成電路裝置具有用于保護(hù)集成電路免受在輸出端子上施加的過大電流而導(dǎo)致?lián)p壞的保護(hù)電路和保護(hù)功能等。這種試驗(yàn)規(guī)格由MIL(軍事標(biāo)準(zhǔn))和EIAJ(日本電子工業(yè)協(xié)會(huì))制定。
半導(dǎo)體集成電路裝置不是以其單體方式使用，通常是組裝在電子產(chǎn)品中來使用。因此，可認(rèn)為在市場(chǎng)上半導(dǎo)體集成電路裝置始終被連接在接地點(diǎn)或電源上。在MIL和EIAJ的試驗(yàn)規(guī)格中，使探針接觸輸出端子，將過大的電流施加幾十納秒(nsec)～幾微秒(μsec)的時(shí)間并流過半導(dǎo)體集成電路裝置。在這種試驗(yàn)中，半導(dǎo)體集成電路裝置是連接到接地點(diǎn)或電源上的狀態(tài)。在這種狀態(tài)下保護(hù)電路和保護(hù)功能將半導(dǎo)體集成電路裝置的過大的電流泄放到接地點(diǎn)或電源，保護(hù)集成電路。由此，即使意外地供給過大的電流，也難以損壞半導(dǎo)體集成電路裝置，可提高組裝了半導(dǎo)體集成電路裝置的電子產(chǎn)品的可靠性和耐久性。
近來，半導(dǎo)體集成電路裝置的應(yīng)用不僅是電子產(chǎn)品，而且也廣泛應(yīng)用于各種媒體、例如記錄媒體、信息媒體中。現(xiàn)有的記錄媒體、信息媒體有磁卡、磁盤，以磁方式來存儲(chǔ)信息。用非易失性半導(dǎo)體存儲(chǔ)裝置來置換這種磁存儲(chǔ)部。由此，與磁卡、磁盤比較，就可以提高信息存儲(chǔ)量、信息保持性、信息機(jī)密性等。這樣的記錄媒體的例子被稱為存儲(chǔ)卡、IC卡，在市場(chǎng)上隨處可見。作為介紹存儲(chǔ)卡的文獻(xiàn)，例如有文獻(xiàn)1。在本說明書中，將利用這些半導(dǎo)體集成電路裝置的所有記錄媒體、信息媒體稱為電子卡。
文獻(xiàn)1Shigeo Araki，“The Memory Stick”，http://www.ece.umd.edu/courses/enee759m.S2002/papers/araki2000-micro20-4.pdf pp40-46。
電子卡與磁卡、磁盤同樣，不是始終裝入在電子產(chǎn)品中來使用?？捎扇税徇\(yùn)或攜帶。即，電子卡內(nèi)的半導(dǎo)體集成電路裝置大多處于未電接地或電連接到電源的狀態(tài)。如果在沒有連接到接地點(diǎn)或電源的狀態(tài)下，半導(dǎo)體集成電路裝置遇到嚴(yán)酷的環(huán)境，則將過大的電流泄放到接地點(diǎn)或電源的現(xiàn)有的保護(hù)電路和保護(hù)功能就可能不能充分地保護(hù)集成電路。

發(fā)明內(nèi)容
本發(fā)明是鑒于上述情況而完成的發(fā)明，其目的在于提供一種半導(dǎo)體集成電路裝置及使用它的電子卡，即使在集成電路處于沒有連接到接地點(diǎn)和電源的狀態(tài)下，也可保護(hù)該集成電路免受損壞。
為了實(shí)現(xiàn)上述目的，本發(fā)明第1方案的半導(dǎo)體集成電路裝置及電子卡的特征在于，包括第1導(dǎo)電類型的半導(dǎo)體區(qū)域；形成在所述第1導(dǎo)電類型的半導(dǎo)體區(qū)域中，具有連接到輸出端子的第2導(dǎo)電類型的源/漏區(qū)的第1絕緣柵型場(chǎng)效應(yīng)晶體管；以及鄰接于所述源/漏區(qū)并形成在所述第1導(dǎo)電類型的半導(dǎo)體區(qū)域中，連接到所述絕緣柵型場(chǎng)效應(yīng)晶體管的柵極的第2導(dǎo)電類型的半導(dǎo)體區(qū)域。
本發(fā)明第2方案的半導(dǎo)體集成電路裝置及電子卡的特征在于包括第1導(dǎo)電類型的半導(dǎo)體區(qū)域；形成在所述第1導(dǎo)電類型的半導(dǎo)體區(qū)域中，具有連接到輸出端子的第2導(dǎo)電類型的源/漏區(qū)的第1絕緣柵型場(chǎng)效應(yīng)晶體管；形成在所述第1導(dǎo)電類型的半導(dǎo)體區(qū)域中，具有連接到所述第1絕緣柵型場(chǎng)效應(yīng)晶體管的柵極的第2導(dǎo)電類型的源/漏區(qū)，驅(qū)動(dòng)所述第1絕緣柵型場(chǎng)效應(yīng)晶體管的第2絕緣柵型場(chǎng)效應(yīng)晶體管；以及將所述第1導(dǎo)電類型的半導(dǎo)體區(qū)域作為一個(gè)陽極和陰極，形成在所述第1導(dǎo)電類型的半導(dǎo)體區(qū)域中，具有連接到所述第1絕緣柵型場(chǎng)效應(yīng)晶體管的柵極的另一個(gè)陽極和陰極的二極管。而且，其特征在于，從所述第1絕緣柵型場(chǎng)效應(yīng)晶體管的所述源/漏區(qū)至所述一個(gè)陽極和陰極的距離比從所述第1絕緣柵型場(chǎng)效應(yīng)晶體管的所述源/漏區(qū)至所述第2絕緣柵型場(chǎng)效應(yīng)晶體管的所述源/漏區(qū)的距離短。
本發(fā)明第3方案的半導(dǎo)體集成電路裝置和電子卡包括第1導(dǎo)電類型的半導(dǎo)體區(qū)域；形成在所述第1導(dǎo)電類型的半導(dǎo)體區(qū)域中，具有連接到輸出端子的第2導(dǎo)電類型的源/漏區(qū)的第1絕緣柵型場(chǎng)效應(yīng)晶體管；形成在所述第1導(dǎo)電類型的半導(dǎo)體區(qū)域中，具有連接到所述第1絕緣柵型場(chǎng)效應(yīng)晶體管的柵極上的第2導(dǎo)電類型的源/漏區(qū)，驅(qū)動(dòng)所述第1絕緣柵型場(chǎng)效應(yīng)晶體管的第2絕緣柵型場(chǎng)效應(yīng)晶體管；以及形成在所述第1導(dǎo)電類型的半導(dǎo)體區(qū)域中，具有自身的柵極被短路的源/漏區(qū)和連接到所述第1絕緣柵型場(chǎng)效應(yīng)晶體管的柵極的源/漏區(qū)的第3絕緣柵型場(chǎng)效應(yīng)晶體管。而且，其特征在于，從所述第1絕緣柵型場(chǎng)效應(yīng)晶體管的所述源/漏區(qū)至所述第3絕緣柵型場(chǎng)效應(yīng)晶體管的連接到所述第1絕緣柵型場(chǎng)效應(yīng)晶體管的柵極的源/漏區(qū)的距離比從所述第1絕緣柵型場(chǎng)效應(yīng)晶體管的所述源/漏區(qū)至所述第2絕緣柵型場(chǎng)效應(yīng)晶體管的所述源/漏區(qū)的距離短。
本發(fā)明第4方案的半導(dǎo)體集成電路裝置和電子卡包括第1導(dǎo)電類型的半導(dǎo)體區(qū)域；形成在所述第1導(dǎo)電類型的半導(dǎo)體區(qū)域中，具有連接到輸出端子的第2導(dǎo)電類型的源/漏區(qū)的第1絕緣柵型場(chǎng)效應(yīng)晶體管；形成在所述第1導(dǎo)電類型的半導(dǎo)體區(qū)域中，具有連接到所述第1絕緣柵型場(chǎng)效應(yīng)晶體管的柵極上的第2導(dǎo)電類型的源/漏區(qū)，驅(qū)動(dòng)所述第1絕緣柵型場(chǎng)效應(yīng)晶體管的第2絕緣柵型場(chǎng)效應(yīng)晶體管；以及以所述第1導(dǎo)電類型的半導(dǎo)體區(qū)域作為基極，具有該基極被短路的發(fā)射極/集電極區(qū)域和連接到所述第1絕緣柵型場(chǎng)效應(yīng)晶體管的柵極的發(fā)射極/集電極區(qū)域的雙極晶體管。而且，其特征在于，所述第1絕緣柵型場(chǎng)效應(yīng)晶體管的所述源/漏區(qū)至所述雙極晶體管的連接到所述第1絕緣柵型場(chǎng)效應(yīng)晶體管的柵極的發(fā)射極/集電極區(qū)域的距離比從所述第1絕緣柵型場(chǎng)效應(yīng)晶體管的所述源/漏區(qū)至所述第2絕緣柵型場(chǎng)效應(yīng)晶體管的所述源/漏區(qū)的距離短。
根據(jù)本發(fā)明，可提供一種半導(dǎo)體集成電路裝置和使用它的電子卡，即使在集成電路處于沒有連接到接地點(diǎn)和電源的狀態(tài)下，也可保護(hù)該集成電路避免損壞。


圖1A、圖1B是用于說明意外事件一例的圖。
圖2A、圖2B是用于說明意外事件的另一例的圖。
圖3A表示將探針接觸輸出端子時(shí)的電流I和時(shí)間t的關(guān)系圖，圖3B表示產(chǎn)生空氣中放電時(shí)的電壓V和時(shí)間t的關(guān)系圖。
圖4A、圖4B表示本發(fā)明參照例的半導(dǎo)體集成電路裝置的電路圖。
圖5A表示本發(fā)明參照例的半導(dǎo)體集成電路裝置的電路圖，圖5B表示其剖面圖。
圖6A表示本發(fā)明第1實(shí)施方式的半導(dǎo)體集成電路裝置的電路圖，圖6B表示其平面圖案一例的平面圖。
圖7A、圖7B分別表示本發(fā)明第1實(shí)施方式的半導(dǎo)體集成電路裝置的保護(hù)動(dòng)作一例的圖。
圖8A、圖8B分別表示本發(fā)明第1實(shí)施方式的半導(dǎo)體集成電路裝置的保護(hù)動(dòng)作的另一例的圖。
圖9表示本發(fā)明第2實(shí)施方式的半導(dǎo)體集成電路裝置的電路圖。
圖10表示本發(fā)明第3實(shí)施方式的半導(dǎo)體集成電路裝置的電路圖。
圖11表示本發(fā)明第4實(shí)施方式的半導(dǎo)體集成電路裝置的第1布圖例的平面圖。
圖12表示沿圖11中的12-12線的剖面圖。
圖13表示沿圖11中的13-13線的剖面圖。
圖14表示從圖11所示的平面中除去第1層金屬層和第2層金屬層后的狀態(tài)的平面圖。
圖15表示從圖11所示的平面除去第2層金屬層后的狀態(tài)的平面圖。
圖16表示本發(fā)明第4實(shí)施方式的半導(dǎo)體集成電路裝置的第2布圖例的平面圖。
圖17表示沿圖16中的17-17線的剖面圖。
圖18表示從圖16所示的平面中除去第1層金屬層和第2層金屬層后的狀態(tài)的平面圖。
圖19表示從圖16所示的平面中除去第2層金屬層后的狀態(tài)的平面圖。
圖20表示本發(fā)明第4實(shí)施方式的半導(dǎo)體集成電路裝置的第3布圖例的平面圖。
圖21表示從圖20所示的平面中除去第2層金屬層后的狀態(tài)的平面圖。
圖22表示第3布圖例的等效電路的等效電路圖。
圖23表示熔絲的連接/不連接的狀態(tài)與保護(hù)能力及電流驅(qū)動(dòng)能力的關(guān)系圖。
圖24表示不連接的第1例的平面圖。
圖25表示不連接的第2例的平面圖。
圖26表示不連接的第3例的平面圖。
圖27表示不連接的第4例的平面圖。
圖28表示不連接的第5例的平面圖。
圖29表示連接的一例的平面圖。
圖30表示本發(fā)明第4實(shí)施方式的半導(dǎo)體集成電路裝置的第3布圖例的基本布局的圖。
圖31表示本發(fā)明第4實(shí)施方式的半導(dǎo)體集成電路裝置的第4布圖例的基本布局的圖。
圖32表示本發(fā)明第4實(shí)施方式的半導(dǎo)體集成電路裝置的第4布圖例的平面圖。
圖33表示從圖32所示的平面中除去第2層金屬層后的狀態(tài)的平面圖。
圖34表示第4布圖例的等效電路的等效電路圖。
圖35表示熔絲的連接/不連接的狀態(tài)與保護(hù)能力和電流驅(qū)動(dòng)能力的關(guān)系的圖。
圖36表示不連接的第1例的平面圖。
圖37表示不連接的第2例的平面圖。
圖38表示不連接的第3例的平面圖。
圖39表示不連接的第4例的平面圖。
圖40表示不連接的第5例的平面圖。
圖41表示連接的一例的平面圖。
圖42A表示充電試驗(yàn)例的斜視圖，圖42B表示放電試驗(yàn)例的斜視圖。
圖43A表示NAND型EEPROM的一例的方框圖，圖43B表示NAND型EEPROM的存儲(chǔ)單元陣列一例的電路圖。
圖44表示存儲(chǔ)卡的第1例的方框圖。
圖45表示存儲(chǔ)卡的第2例的方框圖。
圖46表示存儲(chǔ)卡的第3例的方框圖。
圖47表示存儲(chǔ)卡的第4例的分解剖面圖。
圖48表示存儲(chǔ)卡的第5例的分解剖面圖。
圖49表示存儲(chǔ)卡的第6例的分解剖面圖。
圖50表示利用本發(fā)明一實(shí)施方式的IC卡的電子設(shè)備一例的斜視圖。
圖51表示數(shù)字照相機(jī)的基本系統(tǒng)的方框圖。
圖52A～圖52F分別表示利用本發(fā)明一實(shí)施方式的IC卡的電子設(shè)備另一例的圖。
圖53A～圖53F分別表示利用本發(fā)明一實(shí)施方式的IC卡的電子設(shè)備另一例的圖。
具體實(shí)施例方式
以下，參照

本發(fā)明的幾個(gè)實(shí)施方式。在這種說明中，所有附圖中對(duì)于共同的部分附以相同的參考標(biāo)號(hào)。
以下，參照

本發(fā)明的實(shí)施方式。在這種說明中，所有附圖中對(duì)于共同的部分附以相同的參考標(biāo)號(hào)。
在說明實(shí)施方式前，假設(shè)半導(dǎo)體集成電路裝置處于未連接到接地點(diǎn)和電源的狀態(tài)的意外事件。
圖1A、圖1B是用于說明意外事件一例的圖。
如圖1A所示，將電子卡1放置在接地的導(dǎo)體(CONDUCTOR)上。電子卡1內(nèi)的半導(dǎo)體集成電路裝置芯片2沒有連接到接地點(diǎn)和電源。對(duì)這種狀態(tài)的電子卡1，例如用帶“正”電的帶電體、例如手指靠近它。手指和電子卡1之間的距離為某個(gè)距離時(shí)，如圖1B所示，在手指和電子卡1之間產(chǎn)生空氣放電(Aerial Discharge)。其結(jié)果，電子卡1和/或芯片2被充電，帶“正”電。
圖2A、圖2B是用于說明意外事件另一例的圖。
如圖2A所示，例如，假設(shè)電子卡1帶“正”電。例如，假設(shè)將該電子卡1掉落在接地的導(dǎo)體(CONDUTOR)上。電子卡1內(nèi)的芯片2與圖1A、圖1B同樣沒有連接到接地點(diǎn)和電源。這種情況下，電子卡1和接地的導(dǎo)體之間的距離為某個(gè)距離時(shí)，在電子卡1和被接地的導(dǎo)體之間也產(chǎn)生空氣放電。其結(jié)果，與圖1A、圖1B的狀況相反，電子卡1放電。
既然上述事態(tài)是芯片2沒有連接到接地點(diǎn)和電源，則使用將過大的電流泄放到接地點(diǎn)和電源的保護(hù)電路或保護(hù)功能來保護(hù)集成電路就有局限。例如，利用MIL和EIAJ的試驗(yàn)規(guī)格是將探針接觸輸出端子，在幾十納秒(nsec)～幾微秒(μsec)的時(shí)間中過大的電流流過半導(dǎo)體集成電路裝置。為了滿足這樣的規(guī)格，保護(hù)電路和保護(hù)功能在幾十納秒(nsec)～幾微秒(μsec)的時(shí)間中將過大的電流泄放到接地點(diǎn)和電源。圖3A表示將探針接觸輸出端子時(shí)的電流I和時(shí)間t的關(guān)系。
但是，上述事態(tài)在芯片2沒有連接到接地點(diǎn)和電源時(shí)，將過大的電壓提供給電子卡1和/或芯片2，其結(jié)果，在電子卡1自身和/或芯片2與帶電體、或接地點(diǎn)之間產(chǎn)生空氣放電。這樣的空氣放電被認(rèn)為在幾nsec以下、一般在1nsec以下就停止了，比MIL和EIAJ的試驗(yàn)時(shí)間短。而且，與流過過大的電流情況比較，這種電壓非常高。圖3B表示產(chǎn)生空氣中放電時(shí)的電壓V和時(shí)間t的關(guān)系。為了比較，在圖3B中，用虛線表示將探針接觸輸出端子時(shí)的電壓V和時(shí)間t的關(guān)系。這樣的意外事件難以僅用滿足MIL和EIAJ的試驗(yàn)規(guī)格的保護(hù)電路和保護(hù)功能來克服。
圖4A、圖4B是表示本發(fā)明參考例的半導(dǎo)體集成電路裝置的電路圖。
圖4A、圖4B表示芯片2的輸出電路的部分，并且表示芯片2連接到接地點(diǎn)GND和電源VCC的狀態(tài)。該輸出電路在過大的電流流過輸出端子PAD時(shí)，如下那樣保護(hù)集成電路。
首先，如圖4A所示，將提供正電位的探針17接觸輸出端子PAD，向輸出電路的N溝道型MOSFET N1的漏極D、以及P溝道型MOSFET P1的漏極D流過過大的電流。這種情況下，晶體管P1的漏極與形成該漏極的N型阱(或N型半導(dǎo)體襯底)的PN結(jié)被正向偏置，過大的電流I流過電源VCC。
相反，將提供負(fù)電位的探針17接觸輸出端子PAD。這種情況下，如圖4B所示，晶體管N1的漏極D與形成該漏極的P型半導(dǎo)體襯底(或P型阱)的PN結(jié)被正向偏置，過大的電流I從接地點(diǎn)Vss流過輸出端子PAD。
這樣，參考例的半導(dǎo)體集成電路裝置滿足MIL和EIAJ的試驗(yàn)規(guī)格，保護(hù)集成電路避免過大的電流I。
但是，如圖5A、圖5B所示，在芯片2沒有連接到接地點(diǎn)GND和電源VCC的情況下，本發(fā)明人發(fā)現(xiàn)了如下的損壞模式。
如圖5A、圖5B所示，假設(shè)芯片2因某種原因而帶正電。將帶正電的芯片2的輸出端子PAD靠近接地的探針17。于是，在輸出端子PAD和探針17之間產(chǎn)生空氣放電(1)。由此，晶體管N1的漏極D的電位下降，P型半導(dǎo)體襯底Psub被正向偏置，在漏極D和P型半導(dǎo)體襯底之間流過電流。其結(jié)果，漏極D周圍的襯底電位下降(2)。這種電位下降通過連接到接地點(diǎn)GND的布線(接地線GND)擴(kuò)大到襯底內(nèi)部(3)。由于接地線GND具有電阻RGND，這種電位下降不久到達(dá)驅(qū)動(dòng)晶體管N1的驅(qū)動(dòng)電路。在驅(qū)動(dòng)電路中包括N溝道型MOS晶體管N2。如果電位下降達(dá)到晶體管N2的漏極D的周圍，則該漏極D和P型半導(dǎo)體襯底被擊穿(4)。晶體管N2的漏極連接到晶體管N1的柵極。因此，晶體管N1的柵極放電，使晶體管N1的柵極電位下降(5)。
此時(shí)，在晶體管N1的漏極D的電位下降和其柵極的電位下降之間產(chǎn)生時(shí)間差。其原因是，在接地線GND中存在電阻RGND，并且在連接晶體管N2的漏極和晶體管N1的柵極的布線中也存在電阻RN。因此，柵極的電位下降延遲，在晶體管N1的漏極D和其柵極G中如圖5B所示暫時(shí)性地產(chǎn)生電位差A(yù)。晶體管N1的柵絕緣膜必須得經(jīng)得起電位差A(yù)，但空氣放電情況下的電位差估計(jì)達(dá)到幾千V，損壞難以避免。
這樣，在芯片2沒有連接到接地點(diǎn)GND及電源VCC的情況下，如果發(fā)生意外事件，則集成電路會(huì)被損壞。
以下，作為本發(fā)明的第1實(shí)施方式～第3實(shí)施方式，說明能夠克服上述意外事件的半導(dǎo)體集成電路裝置。
(第1實(shí)施方式)圖6A是表示本發(fā)明第1實(shí)施方式的半導(dǎo)體集成電路裝置的電路圖。
如圖6A所示，第1實(shí)施方式的半導(dǎo)體集成電路裝置是輸出電路。該輸出電路包括驅(qū)動(dòng)輸出端子PAD的輸出緩沖器21、以及根據(jù)來自集成電路內(nèi)部的信號(hào)來驅(qū)動(dòng)輸出緩沖器21的驅(qū)動(dòng)電路22。
輸出緩沖器21包括將漏極連接到輸出端子PAD，將源極和背柵連接到接地點(diǎn)GND的N溝道絕緣柵型場(chǎng)效應(yīng)晶體管N1；以及將漏極連接到輸出端子PAD，將源極和背柵連接到電源VCC的P溝道絕緣柵型場(chǎng)效應(yīng)晶體管P1。絕緣柵型場(chǎng)效應(yīng)晶體管的一例是MOSFET。晶體管P1的柵極、以及晶體管N1的柵極分別連接到驅(qū)動(dòng)電路22。
驅(qū)動(dòng)電路22包括將漏極連接到晶體管N1的柵極，將源極和背柵連接到接地點(diǎn)GND的N溝道絕緣柵型場(chǎng)效應(yīng)晶體管N2；以及將漏極連接到晶體管N1的柵極，將源極和背柵連接到電源VCC的P溝道絕緣柵型場(chǎng)效應(yīng)晶體管P2。晶體管N2、P2根據(jù)未圖示的來自集成電路內(nèi)部的信號(hào)，來驅(qū)動(dòng)輸出緩沖器21的晶體管N1。
此外，驅(qū)動(dòng)電路22包括將漏極連接到晶體管P1的柵極，將源極和背柵連接到接地點(diǎn)GND的N溝道絕緣柵型場(chǎng)效應(yīng)晶體管N3；以及將漏極連接到晶體管P2的柵極，將源極和背柵連接到電源VCC的P溝道絕緣柵型場(chǎng)效應(yīng)晶體管P3。晶體管N3、P3也與晶體管N2、P2同樣，根據(jù)未圖示的來自集成電路內(nèi)部的信號(hào)，驅(qū)動(dòng)輸出緩沖器21的晶體管P1。
而且，本實(shí)施方式的輸出電路包括將陰極連接到晶體管N1的柵極，將陽極連接到接地點(diǎn)GND的二極管DN；以及將陽極連接到晶體管P1的柵極，將陰極連接到電源VCC的二極管DP。二極管DN的陰極鄰接晶體管N1的漏極而形成，二極管DP的陽極鄰接晶體管P2的漏極而形成。其平面圖案的一例示于圖6B。
如圖6B所示，在本例的平面圖案中，將晶體管N1、P1、輸出端子PAD配置在接地線GND和電源線VCC之間的區(qū)域中。接地線GND和電源線VCC例如由第2層金屬形成。輸出端子PAD被配置在晶體管N1和P1之間。二極管DN的陰極例如形成在接地線GND下的P型半導(dǎo)體襯底Psub上，通過與第2層金屬相比處于襯底側(cè)的第1層金屬連接到晶體管N1的柵極。同樣，二極管DP的陽極例如形成在電源線VCC下的N型阱Nwell中，通過第1層金屬連接到晶體管P1的柵極。晶體管N2、P2、N3、P3沒有特別圖示，但被配置在配置了晶體管N1、P1區(qū)域以外的區(qū)域中。由此，從晶體管N1的漏極至二極管DN的陰極的距離比從晶體管N1的漏極至晶體管N2的漏極的距離還要短。同樣，從晶體管P1的漏極至二極管DP的陽極的距離比從晶體管P1的漏極至晶體管P3的漏極的距離還要短。
通過具備這樣的二極管DN、DP，就可克服上述意外事件。以下，對(duì)其詳細(xì)進(jìn)行說明。
圖7A、圖7B分別是表示本發(fā)明第1實(shí)施方式的半導(dǎo)體集成電路裝置的保護(hù)動(dòng)作一例的圖。本例假設(shè)芯片2帶正電的情況。
如圖7A、圖7B所示，將帶正電的芯片2的輸出端子PAD靠近接地的探針17，在輸出端子PAD和探針17之間引起空氣放電(1)。晶體管N1的漏極D的電位下降，漏極D和P型半導(dǎo)體襯底Psub被正向偏置，在漏極D和P型半導(dǎo)體襯底Psub之間流過電流，漏極D周圍的襯底電位下降(2)。隨著該襯底電位的下降，以襯底Psub為陽極，以與漏極D鄰接形成的N型半導(dǎo)體區(qū)域N+為陰極的二極管DN被擊穿(3)。由此，晶體管N1的柵極電位下降。在二極管DN的反方向的反向電壓、一般產(chǎn)生約15V的電位差后引起這種擊穿，而如上述那樣，空氣中放電產(chǎn)生的電壓達(dá)到幾千V。因此，擊穿瞬間發(fā)生。此外，陰極與晶體管N1的漏極鄰接形成，所以從晶體管N1至陰極的距離很小。因此，與參考例比較，可以進(jìn)一步縮短晶體管N1的漏極電位下降和其柵極電位下降之間的時(shí)間差。其結(jié)果，可認(rèn)為在晶體管N1的漏極D和其柵極G之間事實(shí)上不產(chǎn)生電位差。因此，即使在芯片2沒有連接到接地點(diǎn)GND和電源VCC的狀態(tài)下，芯片2進(jìn)行了空氣放電的情況下，晶體管N1的柵絕緣膜也不會(huì)被破壞，可以保護(hù)集成電路。
圖8A、圖8B分別是表示本發(fā)明第1實(shí)施方式的半導(dǎo)體集成電路裝置的保護(hù)動(dòng)作的另一例的圖。本例假設(shè)是帶正電的帶電體靠近芯片2的情況。
如圖8A、圖8B所示，將帶正電的探針17靠近芯片2的輸出端子PAD，在輸出端子PAD和探針17之間引起空氣放電(1)。晶體管P1的漏極D的電位上升，漏極D和N型阱Nwell被正向偏置，在漏極D和N型阱之間流過電流，漏極D周圍的阱電位上升(2)。隨著這種阱電位的上升，以阱Nwell為陰極，以鄰接漏極D形成的P型半導(dǎo)體區(qū)域P+為陽極的二極管DP被擊穿(3)。由此，晶體管P1的柵極電位上升。這樣，通過與圖7A、圖7B相反的保護(hù)動(dòng)作，即使在芯片2沒有連接到接地點(diǎn)GND和電源VCC的狀態(tài)下，對(duì)芯片產(chǎn)生了空氣放電的情況下，晶體管P1的柵絕緣膜也不會(huì)被破壞，可以保護(hù)集成電路。
對(duì)于MIL和EIJA的試驗(yàn)規(guī)格來說，可通過與參考例的半導(dǎo)體集成電路裝置同樣的保護(hù)動(dòng)作來滿足。
再有，在本實(shí)施方式中，二極管為PN結(jié)二極管，但也可以使用PN結(jié)二極管以外的二極管。
(第2實(shí)施方式)圖9是表示本發(fā)明第2實(shí)施方式的半導(dǎo)體集成電路裝置的電路圖。
如圖9所示，第2實(shí)施方式是將第1實(shí)施方式中說明的二極管DN、DP分別置換為絕緣柵型場(chǎng)效應(yīng)晶體管NFET、PFET。絕緣柵型場(chǎng)效應(yīng)晶體管的例子例如是MOSFET。通過空氣放電芯片2被放電或充電的機(jī)理與第1實(shí)施方式相同。本例通過利用MOSFET的溝道部的表面擊穿特性，可以獲得與第1實(shí)施方式同樣的效果。
表面擊穿由比PN結(jié)的擊穿還要低的電壓引起。根據(jù)第2實(shí)施方式，與第1實(shí)施方式比較，可獲得在保護(hù)裕度之中，特別是有關(guān)電壓的保護(hù)裕度進(jìn)一步擴(kuò)大的優(yōu)點(diǎn)。
(第3實(shí)施方式)圖10是表示本發(fā)明第3實(shí)施方式的半導(dǎo)體集成電路裝置的電路圖。
如圖10所示，第3實(shí)施方式是將第1實(shí)施方式中說明的二極管ND、DP分別置換為雙極晶體管QNPN、QPNP。在本實(shí)施方式中，通過空氣放電芯片2被放電、充電的機(jī)理與第1實(shí)施方式相同。本例通過利用雙極晶體管的穿通特性，可以獲得與第1實(shí)施方式同樣的效果。
在第3實(shí)施方式中，由于雙極晶體管QNPNN、QPNP導(dǎo)通，所以有利于流過大電流。根據(jù)第3實(shí)施方式，與第1實(shí)施方式比較，可獲得在保護(hù)裕度之中，特別是有關(guān)電流的保護(hù)裕度進(jìn)一步擴(kuò)大的優(yōu)點(diǎn)。
(第4實(shí)施方式)
下面，將第2實(shí)施方式的半導(dǎo)體集成電路裝置的幾個(gè)布圖例與它們的結(jié)構(gòu)一起作為第4實(shí)施方式來說明。
(第1布圖例)圖11是表示本發(fā)明第4實(shí)施方式的半導(dǎo)體集成電路裝置的第1布圖例的平面圖，圖12是沿圖11中的12-12線的剖面圖，圖13是沿圖11中的13-13線的剖面圖。圖14是表示從圖11所示的平面中除去第1層金屬層和第2層金屬層后的狀態(tài)的平面圖，圖15是表示除去第2層金屬層后的狀態(tài)的平面圖。
如圖11～圖15所示，在P型半導(dǎo)體襯底(P-substrate)、例如P型硅襯底100內(nèi)，形成N型阱(N-well)102。在形成了N型阱102的P型硅襯底100的表面區(qū)域內(nèi)，例如形成由氧化硅膜構(gòu)成的元件分離區(qū)域104。在本例中，元件分離區(qū)域104在P型硅襯底100上分離出有源區(qū)域106和108，在N型阱102上，分離有源區(qū)域110和112。有源區(qū)域106和108暴露出P型硅襯底100的表面，有源區(qū)域110和112暴露出N型阱102的表面。第2實(shí)施方式中說明的晶體管N1的N型源/漏擴(kuò)散層114形成在有源區(qū)域106中，晶體管P1的源/漏擴(kuò)散層116形成在有源區(qū)域110中。同樣，第2實(shí)施方式中說明的晶體管NFET的源/漏擴(kuò)散層118形成有源區(qū)域108中，晶體管PFET的源/漏擴(kuò)散層120形成在有源區(qū)域112中。
在有源區(qū)域106、108、110及112上，例如形成由氧化硅膜構(gòu)成的柵絕緣膜122，在柵絕緣膜122上形成柵極層124。柵極層124例如由導(dǎo)電性多晶硅膜、導(dǎo)電性多晶硅膜和硅化物膜的疊層結(jié)構(gòu)膜、導(dǎo)電性多晶硅膜和金屬膜的疊層結(jié)構(gòu)膜、或金屬膜構(gòu)成。在本例中，柵極層124包含晶體管N1的柵電極124-N1、晶體管P1的柵電極124-P1、晶體管NFET的柵電極124-NFET、晶體管PFET的柵電極124-PFET。而且，柵電極124-N1的平面形狀為U字形，晶體管N1是包含并聯(lián)連接到電源線VCC和輸出端子PAD之間的兩個(gè)晶體管的結(jié)構(gòu)。通過晶體管N1包含被并聯(lián)連接的兩個(gè)晶體管，與晶體管N1為一個(gè)晶體管的情況比較，晶體管N1的溝道寬度擴(kuò)大。通過擴(kuò)大溝道寬度，獲得用于驅(qū)動(dòng)輸出端子PAD所必要的驅(qū)動(dòng)能力。再有，柵電極124-P1也具有與柵極圖案N1同樣的平面形狀，晶體管P1也作了晶體管N1同樣的設(shè)計(jì)。
在形成了元件分離區(qū)域104、有源區(qū)域106、108、110、112、柵電極124-N1、124-P1、124-NFET及124-PFET的P型硅襯底100上，例如形成由氧化硅膜構(gòu)成的第1層層間絕緣膜126。在第1層層間絕緣膜126上，形成第1層金屬層128。在本例中，第1層金屬層128包含布線128-N及布線128-P。布線128-N將從驅(qū)動(dòng)電路22的晶體管N2或P2輸出的信號(hào)傳送到晶體管N1的柵電極124-N，布線128-P將從驅(qū)動(dòng)電路22的晶體管N3或P3輸出的信號(hào)傳送到晶體管P1的柵電極124-P。
布線128-N通過在第1層層間絕緣膜126上形成的接觸孔或栓塞130，在晶體管NFET的源/漏擴(kuò)散層118中連接到漏極。而且，布線128-N通過在第1層層間絕緣膜126中形成的接觸孔或栓塞132，連接到晶體管N1的柵電極124-N1。接觸孔或栓塞130布線128-N的驅(qū)動(dòng)電路22的輸出節(jié)點(diǎn)(未圖示)、在本例中為晶體管N2和晶體管P2的共用輸出節(jié)點(diǎn)(未圖示)與接觸孔或栓塞132之間的部分。由此，將晶體管NFET的漏極連接在驅(qū)動(dòng)電路22的輸出節(jié)點(diǎn)與晶體管N1的柵電極124-N1之間，可獲得在上述實(shí)施方式中說明的保護(hù)效果。
同樣，布線128-P通過在第1層層間絕緣膜126中形成的接觸孔或栓塞134，在晶體管PFET的源/漏擴(kuò)散層120中連接到漏極。而且，布線128-P通過在第1層層間絕緣膜126中形成的接觸孔或栓塞136，連接到晶體管P1的柵電極124-P1。接觸孔或栓塞134形成在布線128-P的驅(qū)動(dòng)電路22的輸出節(jié)點(diǎn)(未圖示)、本例中為晶體管N3及晶體管P3的共用輸出節(jié)點(diǎn)(未圖示)。與接觸孔或栓塞136之間的部分。由此，可獲得上述實(shí)施方式中說明的保護(hù)效果。
在形成了第1層金屬層128的第1層層間絕緣膜126上，例如形成由氧化硅膜構(gòu)成的第2層層間絕緣膜138。在第2層層間絕緣膜138上，形成第2層金屬層140。在本例中，第2層金屬層140包含布線140-GND、140-VCC及布線140-PAD。布線140-GND對(duì)半導(dǎo)體集成電路裝置芯片內(nèi)的電路供給接地電位GND，布線140-VCC對(duì)半導(dǎo)體集成電路裝置芯片內(nèi)的電路供給電源電位VCC。布線140-PAD將從輸出緩沖器21的晶體管N1或P1輸出的信號(hào)傳送到輸出端子PAD。
布線140-GND通過在第1層層間絕緣膜126及第2層層間絕緣膜138中形成的接觸孔或栓塞142，在晶體管NFET的源/漏擴(kuò)散層118中連接到源極，同時(shí)通過接觸孔或栓塞144，連接到晶體管NFET的柵電極124-NFET。晶體管NFET的柵電極124-NFET的電位和源極電位通電時(shí)為接地電位GND，變?yōu)榻刂?。在通電時(shí)，晶體管NFET截止的結(jié)果是，在通常動(dòng)作時(shí)，布線128-N不會(huì)連接到接地電位，使集成電路的誤動(dòng)作被抑制。而且，布線140-GND通過在第1層層間絕緣膜126及第2層層間絕緣膜138中形成的接觸孔或栓塞146，在晶體管N1的源/漏擴(kuò)散層114中連接到源極。
布線140-VCC通過在第1層層間絕緣膜126及第2層層間絕緣膜138中形成的接觸孔或栓塞148，在晶體管PFET的源/漏擴(kuò)散層120中連接到源極，同時(shí)通過接觸孔或栓塞150，連接到晶體管PFET的柵電極124-PFET。晶體管PFET的柵電極124-PFET的電位和源極的電位通電時(shí)為電源電位VCC，變?yōu)榻刂?。在通電時(shí)，晶體管PFET截止的結(jié)果是，在通常動(dòng)作時(shí)，布線128-P不會(huì)連接到接地電位，使集成電路的誤動(dòng)作被抑制。而且，布線140-VCC通過在第1層層間絕緣膜126及第2層層間絕緣膜138中形成的接觸孔或栓塞152，在晶體管P1的源/漏擴(kuò)散層116中連接到源極。
布線140-PAD通過在第1層層間絕緣膜126及第2層層間絕緣膜138中形成的接觸孔或栓塞154，在晶體管N1的源/漏擴(kuò)散層114中連接到漏極，同時(shí)在晶體管P1的源/漏擴(kuò)散層116中連接到漏極。在布線140-PAD的接觸孔或栓塞154間，設(shè)置焊盤區(qū)域156。焊盤區(qū)域156部分的寬度比布線140-PAD的焊盤區(qū)域156以外的部分還寬，成為凸緣狀。
在形成了第2層金屬層140的第2層層間絕緣膜138上，例如形成由氧化硅膜或氮化硅膜或絕緣性聚酰亞胺膜構(gòu)成的鈍化膜158。在位于焊盤區(qū)域156上的鈍化膜158的部分中形成開孔160，將焊盤區(qū)域156暴露。在暴露的部分中，例如形成鍵合焊盤或焊球電極等，作為輸出端子PAD發(fā)揮功能。
在第1布圖例中，在晶體管N1的柵電極124-N1和驅(qū)動(dòng)電路22的輸出節(jié)點(diǎn)(未圖示)之間，形成有源區(qū)域108，在有源區(qū)域108中，形成晶體管NFET(可參照?qǐng)D14)。而且，將晶體管NFET的漏極連接到布線128-N1中驅(qū)動(dòng)電路22的輸出節(jié)點(diǎn)和接觸孔或栓塞132之間的部分(可參照?qǐng)D15)。由此，晶體管NFET的漏極連接在驅(qū)動(dòng)電路22的輸出節(jié)點(diǎn)和晶體管N1的柵電極124-N1之間。有關(guān)晶體管PFET的配置和結(jié)構(gòu)，與晶體管NFET的配置和結(jié)構(gòu)相同。
因此，根據(jù)第1布圖例，如上述實(shí)施方式說明的那樣，即使在芯片2沒有連接到接地點(diǎn)GND和電源VCC的狀態(tài)下，對(duì)芯片2或從芯片2例如引起空氣放電時(shí)，也可以分別保護(hù)晶體管N1的柵絕緣膜122和晶體管P1的柵絕緣膜122不受損壞。
(第2布圖例)圖16是表示本發(fā)明第4實(shí)施方式的半導(dǎo)體集成電路裝置的第2布圖例的平面圖，圖17是沿圖16中的17-17線的剖面圖。圖18是表示從圖16所示的平面中除去第1層金屬層和第2層金屬層后的狀態(tài)的平面圖，圖19是表示除去第2層金屬層后的狀態(tài)的平面圖。在第2布圖例中，對(duì)與第1布圖例相同的部分附以相同的參考標(biāo)號(hào)，僅說明不同的部分。
第2布圖例相對(duì)于第1布圖例不同的部分尤其是在于將晶體管NFET形成了在形成了晶體管N1的有源區(qū)域106中，將晶體管PFET形成在形成了晶體管P1的有源區(qū)域110中。
而且，在第2布圖例中，在晶體管NFET的源/漏擴(kuò)散層118中，使源極與晶體管N1的源極共用，在晶體管PFET的源/漏擴(kuò)散層120中，使源極與晶體管P1的源極共用。對(duì)共用的源/漏擴(kuò)散層，分別附以參考標(biāo)號(hào)114/118、116/120。
而且，在晶體管NFET的源/漏擴(kuò)散層118中，將漏極通過接觸孔或栓塞130、布線128-N連接到接觸孔或栓塞132。在第1布圖例中，將接觸孔或栓塞130形成在布線128-N中驅(qū)動(dòng)電路22的輸出節(jié)點(diǎn)(未圖示)和接觸孔或栓塞132之間，但如第2布圖例那樣，將到達(dá)柵電極124-N1的接觸孔或栓塞132形成在布線128-N中驅(qū)動(dòng)電路22的輸出節(jié)點(diǎn)(未圖示)和到達(dá)晶體管NFET的漏極的接觸孔或栓塞130之間也可以。與晶體管PFET相同也可以將到達(dá)柵電極124P1的接觸孔或栓塞136形成在布線128-P中驅(qū)動(dòng)電路22的輸出節(jié)點(diǎn)(未圖示)和到達(dá)晶體管PFET的漏極的接觸孔或栓塞134之間。
在第2布圖例中，將晶體管NFET、PFET分別形成在有源區(qū)域106、110中(尤其參照?qǐng)D18)。而且，將晶體管NFET的漏極通過接觸孔或栓塞130及布線128-N1連接到接觸孔或栓塞132(尤其參照?qǐng)D19)。由此，晶體管NFET的漏極被連接到晶體管N1的柵電極124-N1。同樣，將晶體管PFET的漏極通過接觸孔或栓塞134及布線128-P連接到接觸孔或栓塞136。由此，晶體管PFET的漏極被連接到晶體管P1的柵電極124-P1。
因此，根據(jù)第2布圖例，與第1布圖例同樣，即使在芯片2沒有連接到接地點(diǎn)GND和電源VCC的狀態(tài)下，對(duì)芯片2或從芯片2例如引起空氣放電時(shí)，也可以分別保護(hù)晶體管N1的柵絕緣膜122和晶體管P1的柵絕緣膜122不受損壞。
而且，根據(jù)第2布圖例，由于使晶體管NFET、PFET分別形成在有源區(qū)域106、110中，所以與第1布圖例比較，可以消除有源區(qū)域108、112。即，根據(jù)第2布圖例，由于沒有有源區(qū)域108、112，與第1布圖例比較，就能夠獲得因重新設(shè)置晶體管NFET、PFET而帶來的可抑制芯片面積增大的優(yōu)點(diǎn)。
而且，根據(jù)第2布圖例，由于使晶體管NFET、PFET的源極與晶體管N1、P1的源極共用，所以還可抑制有源區(qū)域106、110的面積增大。
(第3布圖例)
圖20是表示本發(fā)明第4實(shí)施方式的半導(dǎo)體集成電路裝置的第3布圖例的平面圖，圖21是表示從圖20所示的平面中除去第2層金屬層后的狀態(tài)的平面圖。在第3布圖例中，對(duì)與第2布圖例相同的部分附以相同的參考標(biāo)號(hào)，僅說明不同的部分。
第3布圖例相對(duì)于第2布圖例的不同部分在于，晶體管NFET、PFET分別包含多個(gè)晶體管。在本例中，作為多個(gè)晶體管的一例，表示晶體管NFET包含兩個(gè)晶體管NFET1、NFET2，晶體管PFET也包含兩個(gè)晶體管PFET1、PFET2的例子。
晶體管NFET1、NFET2并聯(lián)連接在驅(qū)動(dòng)電路22的晶體管N2、P2的共用輸出節(jié)點(diǎn)(驅(qū)動(dòng)電路22的輸出節(jié)點(diǎn))和接地線GND之間。晶體管NFET1的柵電極124-NFET1連接到布線140-GND(接地線GND)，同樣地，晶體管NFET2的柵電極124-NFET2連接到布線140-GND(接地線GND)。在晶體管NFET1、NFET2的源/漏擴(kuò)散層118中，漏極被共用。晶體管NFET1的柵極寬度(溝道寬度)、NFET2的柵極寬度(溝道寬度)都為“WG”，(參照?qǐng)D21)。
晶體管PFET1、PFET2并聯(lián)連接在驅(qū)動(dòng)電路22的晶體管N3、P3的共用輸出節(jié)點(diǎn)(驅(qū)動(dòng)電路22的輸出節(jié)點(diǎn))和電源線VCC之間。晶體管PFET1的柵電極124-PFET1連接到布線140-VCC(電源線VCC)，同樣地，晶體管PFET2的柵電極124-PFET2連接到布線140-VCC(電源線VCC)。在晶體管PFET1、PFET2的源/漏擴(kuò)散層120中，漏極被共用。晶體管PFET1的柵極寬度(溝道寬度)、PFET2的柵極寬度(溝道寬度)都是WG(參照?qǐng)D21)。
再有，晶體管N1、P1也分別包含多個(gè)晶體管，例如兩個(gè)晶體管，其布局圖案與第1、第2布圖例相同。但是，在第3布圖例中，為了簡(jiǎn)便，更詳細(xì)地說，以晶體管N1包含兩個(gè)晶體管N11、N12，晶體管P1同樣也包含兩個(gè)晶體管P11、P12為例進(jìn)行了說明。晶體管N11、N12、P11、P12的柵極寬度(溝道寬度)都是WG。在本例中，晶體管N11、N12、NFET1、NFET2以陣列狀并排配置在有源區(qū)域106中，晶體管P11、P12、PFET1、PFET2以陣列狀并排配置在有源區(qū)域110中。
圖22是表示第3布圖例的等效電路的等效電路圖。
如圖22所示，用等效電路表示第3布圖例時(shí)，晶體管N11和NFET1的共用源極擴(kuò)散層114/118連接到接地線140-GND，晶體管N12的源極擴(kuò)散層114連接到接地線140-GND，晶體管NFET2的源極擴(kuò)散層118連接到接地線140-GND。
同樣，晶體管P11和PFET1的共用源極擴(kuò)散層116/120連接到電源線140-VCC，晶體管P12的源極擴(kuò)散層116連接到電源線140-VCC，晶體管PFET2的源極擴(kuò)散層120連接到電源線140-VCC。
這里，也可以認(rèn)為晶體管N12的源極擴(kuò)散層114、以及晶體管NFET2的源極擴(kuò)散層118相對(duì)于接地線140-GND為“始終連接”，但還可認(rèn)為源極擴(kuò)散層114、以及118相對(duì)于接地線140-GND為“任意連接”。同樣，可以認(rèn)為晶體管P12的源極擴(kuò)散層116、以及晶體管PFET2的源極擴(kuò)散層120相對(duì)于電源線140-VCC也為“任意連接”。通過形成“任意連接”，晶體管N1根據(jù)需要可選擇一個(gè)晶體管N11的情況、以及兩個(gè)晶體管N11、N12的情況。同樣，對(duì)于晶體管NFET，也可以根據(jù)需要選擇一個(gè)晶體管N11的情況、以及兩個(gè)晶體管N11、N12的情況。同樣，對(duì)于晶體管P1，也可根據(jù)需要選擇一個(gè)晶體管P11的情況、以及兩個(gè)晶體管P11、P12的情況。同樣，對(duì)于晶體管PFET，也可以根據(jù)需要選擇一個(gè)晶體管PFET1的情況、以及兩個(gè)晶體管PFET2的情況。其結(jié)果，可調(diào)節(jié)輸出緩沖器21的晶體管N1、P1的電流驅(qū)動(dòng)能力、調(diào)節(jié)使襯底～柵極間短路的短路元件、例如晶體管NFET、PFET的短路能力(以下稱為保護(hù)能力)。
調(diào)節(jié)保護(hù)能力和電流驅(qū)動(dòng)能力等的理由是為了滿足欲使本實(shí)施方式的裝置靈活地適應(yīng)各種電子產(chǎn)品的需要。
在本發(fā)明中伴隨作為課題提出的“空氣放電”而產(chǎn)生的大電力例如因在電子卡上所充電/積蓄的電荷量而極大變化。如果積蓄的電荷量很大，則“空氣放電”中產(chǎn)生的電力容易增大。積蓄電荷量例如因電子卡的尺寸或電子卡的材料等會(huì)產(chǎn)生各種變化。即，積蓄電荷量對(duì)每個(gè)電子產(chǎn)品有所不同。為了對(duì)付這種積蓄電荷量的偏差，可進(jìn)行晶體管NFET、PFET的保護(hù)能力的調(diào)節(jié)。
本例的保護(hù)能力的調(diào)節(jié)對(duì)應(yīng)于晶體管NFET、PFET的數(shù)目的增減。簡(jiǎn)單來說，對(duì)于要求強(qiáng)保護(hù)能力的電子部件，將晶體管NFET、PFET分別增加多個(gè)。在本例中，兩個(gè)晶體管就可以。對(duì)于不要求強(qiáng)保護(hù)能力的電子產(chǎn)品，減少晶體管N1、P1中包含的晶體管。在本例中，一個(gè)晶體管就可以。
同樣，輸出緩沖器21中需要的電流驅(qū)動(dòng)能力在每個(gè)電子產(chǎn)品中有所不同。對(duì)于要求大電流驅(qū)動(dòng)能力的電子產(chǎn)品，將晶體管N1、P1分別為多個(gè)、例如為兩個(gè)就可以，對(duì)于不要求大電流驅(qū)動(dòng)能力的電子產(chǎn)品，減少晶體管N1、P1中包含的晶體管，例如為一個(gè)晶體管就可以。
作為“任意連接”的情況的一例，將源極擴(kuò)散層114、118相對(duì)于接地線140-GND設(shè)為“可連接”，將源極擴(kuò)散層116、120相對(duì)于電源線140-VCC設(shè)為“可連接”即可。作為“可連接”的一例，在本例中，如圖22所示，在源極擴(kuò)散層114和接地線140-GND之間、擴(kuò)散層118和接地線140-GND之間、源極擴(kuò)散層116的電源線140-VCC之間、以及與源極擴(kuò)散層120之間分別配置熔絲F1、F2、F3、以及F4。
本說明書中論述的“熔絲”定義為不僅是例如使用激光或大電流機(jī)械性地破壞電連接的熔絲，而且包括通過不形成布線和接觸二者中的至少一個(gè)而在結(jié)構(gòu)上斷開電連接的熔絲，將電連接被斷開的狀態(tài)恢復(fù)到電連接狀態(tài)的熔絲，除此以外的可確定/變更電連接/非電連接狀態(tài)的所有手段。
圖23是表示熔絲F1、F2、F3、以及F4的連接/非連接的狀態(tài)、保護(hù)能力及電流驅(qū)動(dòng)能力的關(guān)系圖。再有，有關(guān)保護(hù)能力和電流驅(qū)動(dòng)能力，表示為柵極寬度(溝道寬度)WG的大小。
如圖23所示，在本例中，在保護(hù)能力和電流驅(qū)動(dòng)能力的組合中，可獲得16種組合(42＝16)。
再有，在本例中，雖然可將晶體管N1、P1、NFET、以及PFET分別“任意連接”至最多為兩個(gè)，但晶體管的數(shù)目不限于最多兩個(gè)，其數(shù)目是任意的。例如，在要增加晶體管N1中包含的晶體管的數(shù)目時(shí)，重復(fù)圖20和圖21所示的晶體管N11、N12的圖案就可以。同樣，在要增加晶體管NFET中包含的晶體管數(shù)目時(shí)，重復(fù)晶體管NFET1、NFET2的圖案就可以。對(duì)于晶體管P1、PFET，與晶體管N1、NFET的情況相同，也可以增加。
下面，說明使晶體管非電連接/電連接的幾個(gè)例子。再有，在這種說明中，示出使晶體管NFET2非電連接/電連接的例子，即示出使熔絲F3為非連接狀態(tài)/連接狀態(tài)的例子，但對(duì)于熔絲F1、F2、F4，可采用以下的例子。
(第1例)圖24是表示非連接的第1例的平面圖。
如圖24所示，第1例是在結(jié)構(gòu)上去掉了接地線140-GND中連接到晶體管NFET2的源極擴(kuò)散層118的部分和將接地線140-GND連接到源極擴(kuò)散層118的接觸孔或栓塞146 方的例子。在圖24所示的布局圖案中，晶體管NFET2的源極擴(kuò)散層118未被連接到接地線140-GND，所以可以使晶體管NFET2為非電連接。
在第1例中，例如僅替代接觸孔形成用光掩模和第2層金屬構(gòu)圖用光掩模就可以使晶體管NFET2電連接或非電連接。
(第2例)圖25是表示非連接的第2例的平面圖。
如圖25所示，第2例是在結(jié)構(gòu)上去掉了接地線140-GND中連接到晶體管NFET2的源極擴(kuò)散層118的部分的例子。存在將接地線140-GND連接到源極擴(kuò)散層118的接觸孔或栓塞146。這種結(jié)構(gòu)也可以使晶體管NFET2非電連接。
在第2例中，例如僅替代第2層金屬構(gòu)圖用光掩模，就可以將晶體管NFET2電連接或非電連接。與第1例比較，第2例的優(yōu)點(diǎn)在于，至少減少一張要替代的光掩模。
(第3例)圖26是表示非連接的第3例的平面圖。
如圖26所示，第3例是結(jié)構(gòu)上去掉了將接地線140-GND連接到源極擴(kuò)散層118的接觸孔或栓塞146的例子。接地線140-GND的圖案與連接晶體管NFET2時(shí)的圖案相同。這種結(jié)構(gòu)也可以將晶體管NFET2非電連接。
在第3例中，例如僅替代貫通第1層層間絕緣膜126及第2層層間絕緣膜128的接觸孔形成用光掩模，就可以將晶體管NFET2電連接或非電連接。與第2例同樣，與第1例比較，第3例的優(yōu)點(diǎn)在于，至少減少一張要替代的光掩模。
(第4例)圖27是表示非連接的第4例的平面圖。
如圖27所示，第4例是原樣使用與連接晶體管NFET2情況相同的結(jié)構(gòu)，在接地線140-GND中，將連接到晶體管NFET2的源極擴(kuò)散層118的部分(以下稱為局部接地線140-GND′)機(jī)械性破壞的例子。局部接地線140-GND′的破壞例如用在半導(dǎo)體集成電路裝置的熔絲燒斷工序中使用的激光或聚束離子束等較好。這種破壞也可將晶體管NFET2非電連接。
在第4例中，不需要替代半導(dǎo)體制造用光掩模。局部接地線140-GND′的破壞在熔絲燒斷工序中或晶片處理中的最后階段進(jìn)行。這是第4例的優(yōu)點(diǎn)。
(第5例)圖28是表示非連接的第5例的平面圖。
如圖28所示，第5例是將接地線140-GND和接地線140-GND中連接到晶體管NFET2的源極擴(kuò)散層118的部分(以下稱為局部接地線140-GND’)結(jié)構(gòu)上進(jìn)行了分離的例子。作為最終結(jié)構(gòu)，酷似第4例。不同的地方在于，在第4例中，通過機(jī)械性地破壞局部接地線140-GND′，將局部接地線140-GND′從接地線140-GND分離。相對(duì)于此，第5例是例如使用第2層金屬構(gòu)圖用光掩模，以從接地線140-GND分離了局部接地線140-GND′的狀態(tài)來形成。
在第5例中，與第2例同樣，僅替代第2層金屬構(gòu)圖用光掩模，就可使晶體管NFET2非電連接。
而且，在第5例中，可如下使用。
把裝置的完成狀態(tài)設(shè)為將局部接地線140-GND′從接地線140-GND中進(jìn)行了分離的狀態(tài)。由于分離了的狀態(tài)是完成狀態(tài)，所以在調(diào)節(jié)保護(hù)能力時(shí)，將局部接地線140-GND′連接到接地線140-GND就可以。即，第5例能夠作為可將局部接地線140-GND′連接到接地線140-GND的狀態(tài)來使用。
在將局部接地線140-GND′連接到接地線140-GND時(shí)，例如，如圖29所示，對(duì)于已被分離的部分，形成另外的導(dǎo)電層200，使其恢復(fù)電連接就可以。
恢復(fù)電連接的例子的優(yōu)點(diǎn)在于，在完成后，即使萬一是判明保護(hù)能力不足的情況，也可以不廢棄裝置地進(jìn)行補(bǔ)救。在晶體管N1、P1的驅(qū)動(dòng)能力不足時(shí)，同樣可以補(bǔ)救。
恢復(fù)電連接的例子不僅在第5例中，也可以在第4例中應(yīng)用。用于第4例的優(yōu)點(diǎn)在于，即使誤破壞局部接地線140-GND′時(shí)，也可補(bǔ)救被誤破壞的裝置。在晶體管N1、P1的誤破壞場(chǎng)合，也同樣可補(bǔ)救。
再有，第1例～第5例可進(jìn)行各種組合來應(yīng)用。
(第4布圖例)圖30是表示本發(fā)明第4實(shí)施方式的半導(dǎo)體集成電路裝置的第3布圖例的基本布局的圖，圖31是表示本發(fā)明第4實(shí)施方式的半導(dǎo)體集成電路裝置的第4布圖例的基本布局的圖。
如圖30所示，在第3布圖例中，基本布局是將柵極寬度(溝道寬度)WG的晶體管N11、N12、NFET1、NFET2、P11、P12、PFET1、以及PFET2，即將多個(gè)晶體管沿柵極長(zhǎng)度方向陣列狀排列。
相對(duì)于此，如圖31所示，在第4布圖例中，基本布局是將晶體管N11、N12、NFET1、NFET2、P11、P12、PFET1、以及PFET2沿柵極長(zhǎng)度方向陣列狀排列，并且將這些晶體管沿柵極寬度方向分離成多個(gè)。在第4布圖例中，晶體管N1包含4個(gè)晶體管N111、N112、N121、N122。以下，同樣地，晶體管NFET包含4個(gè)晶體管NFET11、NFET12、NFET21、NFET22，晶體管P1包含4個(gè)晶體管P111、P112、P121、P122，晶體管PFET包含4個(gè)晶體管PFET11、PFET12、PFET21、PFET22。這16個(gè)晶體管的柵極寬度(溝道寬度)在本例中分別為“WG/2”。
在第4布圖例中，基本布局是將柵極寬度(溝道寬度)WG/2的晶體管N111、N112、N121、N122、NFET11、NFET12、NFET21、NFET22、P111、P112、P121、P122、PFET11、PFET12、PFET21、以及PFET22，即將多個(gè)晶體管沿柵極長(zhǎng)度方向和與柵極長(zhǎng)度方向交叉的柵極寬度方向排列成矩陣狀。
圖32是表示本發(fā)明第4實(shí)施方式的半導(dǎo)體集成電路裝置的第4布圖例的平面圖，圖33是表示從圖32所示的平面中除去第2層金屬層后的狀態(tài)的平面圖。第4布圖例和第3布圖例的不同如上述那樣。在圖32、圖33中，對(duì)與圖20、圖21相同的部分附以相同的參考標(biāo)號(hào)，并省略其說明。
圖34是表示第4布圖例的等效電路的等效電路圖。
如圖34所示，用等效電路表示第4布局時(shí)，晶體管N111和NFET11的共用源極擴(kuò)散層114/118連接到接地線140-GND。晶體管N121的源極擴(kuò)散層114通過熔絲F12連接到接地線140-GND。晶體管NFET21的源極擴(kuò)散層118通過熔絲F32連接到接地線140-GND。晶體管NFET11和NFET21的共用漏極擴(kuò)散層118連接到傳送從晶體管N2或P2輸出的信號(hào)的布線128-N。晶體管N111和N121的共用漏極擴(kuò)散層114連接到與焊盤連接的布線140-PAD。
晶體管N112和NFET12的共用源極擴(kuò)散層114/118連接到接地線140-GND。晶體管N122的源極擴(kuò)散層114通過熔絲F12連接到接地線140-GND。晶體管NFET22的源極擴(kuò)散層118通過熔絲F32連接到接地線140-GND。晶體管NFET22的源極擴(kuò)散層118通過熔絲F32連接到接地線140-GND。晶體管NFET12和NFET22的共用漏極擴(kuò)散層118通過熔絲F31連接到布線128-N。晶體管N112和N122的共用漏極擴(kuò)散層114通過熔絲F11連接到布線140-PAD。
再有，有關(guān)晶體管P111、P121、P112、P122、PFET11、PFET12、PFET21、以及PFET22的連接，只要將接地線140-GND改寫為電源線140-VCC，將布線128-N改寫為布線128-P就大致可以，所以參照附圖，省略其說明。
圖35是表示熔絲F11、F12、F21、F22、F31、F32、F41、F42的連接/非連接狀態(tài)、保護(hù)能力及電流驅(qū)動(dòng)能力的關(guān)系圖。再有，有關(guān)保護(hù)能力及電流驅(qū)動(dòng)能力，表示為柵極寬度(溝道寬度)WG的大小。
在本例中，在保護(hù)能力和電流驅(qū)動(dòng)能力的組合中，可以獲得64種組合(82＝64)。其中，圖35中僅示出主要的16種組合。
與第3布圖例比較，本例的優(yōu)點(diǎn)在于，可以更細(xì)致地調(diào)節(jié)保護(hù)能力。例如，在第3布圖例中，保護(hù)能力的調(diào)節(jié)最小單位是“WG”，在第4布圖例中，調(diào)節(jié)最小單位減小到“WG/2”。參照?qǐng)D35中的熔絲F41、F42的列、以及保護(hù)能力的PFET的列。根據(jù)熔絲F41、F42的連接(0)/非連接(1)的組合，PFET的保護(hù)能力可按2WG、1.5WG、0.5WG四個(gè)級(jí)別調(diào)節(jié)。
再有，在本例中，每一個(gè)晶體管N1、或P1、或NFET、或PFET1形成在柵極寬度方向?yàn)椤?”、柵極長(zhǎng)度方向上為“2”、即2列×2行的矩陣，但列的數(shù)目和行的數(shù)目分別不限于“2”。例如，在柵極寬度方向上為“4”時(shí)，調(diào)節(jié)最小單位為“WG/2”，調(diào)節(jié)精度提高。在要提高調(diào)節(jié)精度時(shí)，增加沿柵極寬度方向排列的晶體管的數(shù)目就可以。此外，在柵極長(zhǎng)度方向上為“4”時(shí)，最大保護(hù)能力為“4WG”，可調(diào)節(jié)范圍擴(kuò)大。在要擴(kuò)大可調(diào)節(jié)范圍時(shí)，增加沿柵極長(zhǎng)度方向排列的晶體管的數(shù)目就可以。將它們適當(dāng)組合就可以。
第3、第4布圖中有共同的事項(xiàng)，可同時(shí)完成保護(hù)能力的調(diào)節(jié)和電流驅(qū)動(dòng)能力的調(diào)節(jié)，也可以僅完成保護(hù)能力的調(diào)節(jié)或電流驅(qū)動(dòng)能力的調(diào)節(jié)。
下面，說明將晶體管非電連接/電連接的幾個(gè)例子。再有，在這種說明中，示出將晶體管NFET22非電連接的例子，即示出使熔絲F31成為非連接狀態(tài)/連接狀態(tài)的例子，但對(duì)于熔絲F11、F12、F21、F22、F31、F32、F41、F42，可以采用以下的例子。
(第1例)圖36是表示非連接的第1例的平面圖。
圖36所示的例子是將圖24所示的第1例應(yīng)用于第4實(shí)施方式的器件。在圖36中，對(duì)與圖24相同的部分附以相同的參考標(biāo)號(hào)，并省略其說明。
(第2例)圖37是表示非連接的第2例的平面圖。
圖37所示的例子是將圖25所示的第2例應(yīng)用于第4實(shí)施方式的器件。在圖37中，對(duì)與圖25相同的部分附以相同的參考標(biāo)號(hào)，并省略其說明。
(第3例)圖38是表示非連接的第3例的平面圖。
圖38所示的例子是將圖26所示的第3例應(yīng)用于第4實(shí)施方式的器件。在圖38中，對(duì)與圖26相同的部分附以相同的參考標(biāo)號(hào)，并省略其說明。
(第4例)圖39是表示非連接的第4例的平面圖。
圖39所示的例子是將圖27所示的第4例應(yīng)用于第4實(shí)施方式的器件。在圖39中，對(duì)與圖27相同的部分附以相同的參考標(biāo)號(hào)，并省略其說明。
(第5例)圖40是表示非連接的第5例的平面圖。圖41是表示連接一例的平面圖。
圖40、圖41所示的例子是將圖28、圖29所示的第4例應(yīng)用于第4實(shí)施方式的器件。在圖40、圖41中，對(duì)與圖28、圖29相同的部分附以相同的參考標(biāo)號(hào)，并省略其說明。
再有，在第3、第4布圖例中，示出了柵極寬度WG的調(diào)節(jié)，但柵極寬度WG的調(diào)節(jié)例子并不限于上述例。此外，除了柵極寬度WG的調(diào)節(jié)以外，也可以調(diào)節(jié)柵極長(zhǎng)度。此外，布線層的層的數(shù)目也不限于上述第1～第4布圖例的數(shù)目。
(試驗(yàn)例)下面，說明再現(xiàn)圖1A、圖1B、圖2A、圖2B所示的意外事件的電子卡的試驗(yàn)例。
圖42是表示將電子卡和/或芯片充電的充電試驗(yàn)的圖。
如圖42A所示，在絕緣體11上放置導(dǎo)電板12，將電子卡1放置在導(dǎo)電板12上。將導(dǎo)電板12接地。接著，將電源13通過繼電器15連接到蓄電器14，將蓄電器14充電。電源13產(chǎn)生幾十kV的電壓，例如15kV的電壓。蓄電器14具有幾百pF的電容，例如100pF的電容。充電結(jié)束后，將蓄電器通過繼電器15連接到電阻16的一端。電阻16具有幾kΩ的電阻，例如1.5kΩ的電阻，其另一端連接到探針17。將探針17靠近電子卡1。在探針17和電子卡1之間的距離為某距離時(shí)，在探針17和電子卡1之間產(chǎn)生空氣放電，使電子卡1和/或卡內(nèi)的芯片被充電。由此，再現(xiàn)圖1A、圖1B所示的意外事件。
圖42B是表示使電子卡和/或芯片放電的放電試驗(yàn)的圖。
如圖42B所示，例如將通過圖42A的試驗(yàn)進(jìn)行了充電的電子卡1放置在絕緣體11上。這次將接地的探針17靠近電子卡1。在探針17和電子卡1之間的距離為某個(gè)距離時(shí)，探針17和電子卡1之間產(chǎn)生空氣放電，使電子卡1和/或卡內(nèi)的芯片放電。由此，再現(xiàn)圖2A、圖2B所示的意外事件。
再有，在本充電試驗(yàn)例和放電試驗(yàn)例中，示出了將探針17靠近電子卡1的外部端子3的例子，但試驗(yàn)不僅對(duì)外部端子3進(jìn)行，而且如圖42A及圖42B中虛線圓所示，也對(duì)電子卡1的側(cè)面、電子卡的表面、背面進(jìn)行。這是因?yàn)樵谑袌?chǎng)中，不能預(yù)測(cè)空氣放電發(fā)生在電子卡1的哪個(gè)部位。
在任何一個(gè)試驗(yàn)中，具備第1～第3實(shí)施方式的半導(dǎo)體集成電路裝置的電子卡1都沒有被損壞，可正常地工作。
因此，第1～第3實(shí)施方式的半導(dǎo)體集成電路裝置和使用它的電子卡具有以下優(yōu)點(diǎn)即使在集成電路沒有連接到接地點(diǎn)和電源的狀態(tài)下，也可以保護(hù)其集成電路不受損壞。
(應(yīng)用例1)上述第1～第3實(shí)施方式的半導(dǎo)體集成電路裝置當(dāng)然也可以裝入電子產(chǎn)品中，特別是最好裝入電子卡中。電子卡由人持有或攜帶。因此，遭遇上述意外事件的可能性大。
作為電子卡的一例，有存儲(chǔ)卡。作為其主存儲(chǔ)部，存儲(chǔ)卡具有非易失性半導(dǎo)體存儲(chǔ)裝置。作為非易失性半導(dǎo)體存儲(chǔ)裝置的例子，可列舉NAND型閃速存儲(chǔ)器、AND型閃速存儲(chǔ)器。上述第1～第3實(shí)施方式所說明的輸出電路可用于NAND型閃速存儲(chǔ)器、AND型閃速存儲(chǔ)器的輸出電路。圖43A、圖43B中示出NAND型閃速存儲(chǔ)器的一例。
圖43A是表示NAND型EEPROM一例的方框圖，圖43B是表示NAND型EEPROM的存儲(chǔ)單元陣列一例的電路圖。
上述第1～第3實(shí)施方式所說明的輸出電路例如可用于連接到圖43A所示的I/O管腳(I/01～I(xiàn)/08)的輸出電路。
此外，在存儲(chǔ)卡中，不僅有作為主存儲(chǔ)的非易失性半導(dǎo)體存儲(chǔ)裝置，而且有內(nèi)置對(duì)非易失性半導(dǎo)體存儲(chǔ)裝置進(jìn)行控制的存儲(chǔ)器控制器。上述第1～第3實(shí)施方式所說明的輸出電路也可以用于連接到這種存儲(chǔ)器控制器的I/O管腳的輸出電路。
以下，說明存儲(chǔ)卡的具體例。
(存儲(chǔ)卡的第1例)圖44是表示存儲(chǔ)卡的第1例的方框圖。
如圖44所示，第1例的存儲(chǔ)卡僅有非易失性半導(dǎo)體存儲(chǔ)裝置300。非易失性半導(dǎo)體存儲(chǔ)裝置300的焊盤PAD連接到卡端子302。第1～第4實(shí)施方式中所說明的帶有保護(hù)功能的輸出電路304連接到非易失性半導(dǎo)體存儲(chǔ)裝置300的卡端子302所連接的PAD。
(存儲(chǔ)卡的第2例)圖45是表示存儲(chǔ)卡的第2例的方框圖。
如圖45所示，第2例的存儲(chǔ)卡包括非易失性半導(dǎo)體存儲(chǔ)裝置300、以及控制器306。非易失性半導(dǎo)體存儲(chǔ)裝置300的焊盤PAD連接到控制器306的PAD?？刂破?06的例如別的焊盤PAD連接到卡端子302。帶有保護(hù)功能的輸出電路304連接到控制器306的卡端子302所連接的PAD。
(存儲(chǔ)卡的第3例)圖46是表示存儲(chǔ)卡的第3例的方框圖。
如圖46所示，第3例的存儲(chǔ)卡與第2例同樣，包括非易失性半導(dǎo)體存儲(chǔ)裝置300和控制器306。第3例與第2例的不同處在于，帶有保護(hù)功能的輸出電路304還連接到非易失性半導(dǎo)體存儲(chǔ)裝置300的控制器306所連接的PAD。非易失性半導(dǎo)體存儲(chǔ)裝置300和控制器306連接到電路板308上的布線，成為一個(gè)系統(tǒng)。在電路板308的布線中，例如有電源布線VCC、以及接地布線GND，非易失性半導(dǎo)體存儲(chǔ)裝置300、以及控制器306通過電源布線VCC和接地布線GND進(jìn)行電耦合。在對(duì)卡端子302產(chǎn)生空氣放電時(shí)，大電流流過控制器306的輸出電路304。由于這種大電流還流過半導(dǎo)體襯底或阱，所以通過電源布線VCC或接地布線GND，有可能到達(dá)非易失性半導(dǎo)體存儲(chǔ)裝置300的半導(dǎo)體襯底或阱。如果考慮意外事件，如第3例那樣，在非易失性半導(dǎo)體存儲(chǔ)裝置300沒有直接連接到卡端子302的系統(tǒng)中，最好是在非易失性半導(dǎo)體存儲(chǔ)裝置300中設(shè)置帶有保護(hù)功能的輸出電路304。
再有，在第2例和第3例中，示出了控制器306，但也可以使控制器306例如置換成用于將非易失性半導(dǎo)體存儲(chǔ)裝置300與電子產(chǎn)品電連接的接口電路。此外，也可以將全部的系統(tǒng)都集成在一個(gè)半導(dǎo)體集成電路裝置芯片上。
(存儲(chǔ)卡的第4例)在存儲(chǔ)卡的第1例～第3例中，將存儲(chǔ)卡系統(tǒng)性地進(jìn)行了分類。在以下例中，將存儲(chǔ)卡結(jié)構(gòu)性地進(jìn)行分類。
圖47是表示存儲(chǔ)卡的第4例的分解剖面圖。
如圖47所示，第4例的存儲(chǔ)卡是在卡基體310中設(shè)置的封裝搭載孔312的底下直接粘結(jié)非易失性半導(dǎo)體存儲(chǔ)器封裝或非易失性半導(dǎo)體存儲(chǔ)器模塊封裝314的例子。在封裝314中，容納半導(dǎo)體集成電路裝置芯片316。芯片316是第1例～第3例中說明的非易失性半導(dǎo)體存儲(chǔ)裝置300或第2例及第3例中所說明的控制器。即，芯片316是第1～第4實(shí)施方式中所說明的半導(dǎo)體集成電路裝置。
第1～第4實(shí)施方式的半導(dǎo)體集成電路裝置可用于將封裝314直接粘結(jié)在搭載孔312底下的結(jié)構(gòu)的存儲(chǔ)卡。
(存儲(chǔ)卡的第5例)圖48是表示存儲(chǔ)卡的第5例的分解剖面圖。
如圖48所示，第5例的存儲(chǔ)卡是在卡基體310中設(shè)置的封裝搭載孔312、該搭載孔312周圍形成臺(tái)階狀的粘結(jié)部318上，粘貼在封裝314周圍形成的凸緣320的例子。封裝314中的芯片316是第1～第4實(shí)施方式中說明的半導(dǎo)體集成電路裝置。
第1～第4實(shí)施方式中的半導(dǎo)體集成電路裝置可用于將封裝314的凸緣320粘結(jié)在形成于搭載孔312周圍的粘結(jié)部318上的結(jié)構(gòu)的存儲(chǔ)卡。
(存儲(chǔ)卡的第6例)圖49是表示存儲(chǔ)卡的第6例的分解剖面圖。
如圖49所示，第6例的存儲(chǔ)卡是將封裝314連接到電路板308，將電路板308粘結(jié)在卡基體310上，使用鍵合線322將電路板308與卡基體310中設(shè)置的卡端子302電連接的例子。而且，在卡基體310上粘結(jié)蓋324，從外界遮蔽封裝314。封裝314中的芯片316是第1～第4實(shí)施方式中所說明的半導(dǎo)體集成電路裝置。
第1～第4實(shí)施方式的半導(dǎo)體集成電路裝置可用于從外界遮蔽封裝314的存儲(chǔ)卡。
(應(yīng)用例2)在應(yīng)用例2中，說明利用了本發(fā)明實(shí)施方式的電子卡的幾個(gè)應(yīng)用例。
圖50是表示使用本發(fā)明一實(shí)施方式的IC卡的電子設(shè)備一例的斜視圖。作為電子設(shè)備的一例，在圖50中示出便攜電子設(shè)備、例如數(shù)字照相機(jī)。這一實(shí)施方式的IC卡例如是存儲(chǔ)卡，例如用作數(shù)字照相機(jī)的記錄媒體。
如圖50所示，在數(shù)字照相機(jī)71的機(jī)殼中，容納卡槽72、以及連接到該卡槽72的電路板。再有，電路板在圖50省略其圖示。以可拆裝在數(shù)字照相機(jī)71的卡槽72上的狀態(tài)安裝存儲(chǔ)卡70。通過將存儲(chǔ)卡70安裝在卡槽72中，使其與電路板上的電子電路進(jìn)行電連接。
圖51是表示數(shù)字照相機(jī)的基本系統(tǒng)的方框圖。
來自被攝體的光由透鏡73聚光并輸入到攝像裝置74。攝像裝置74將輸入的光進(jìn)行光電變換，例如形成模擬信號(hào)。攝像裝置74的一例是CMOS圖像傳感器。在模擬信號(hào)被模擬放大器(AMP)放大后，由A/D變換器變換成數(shù)字信號(hào)。數(shù)字化的信號(hào)被輸入到照相機(jī)信號(hào)處理電路75，例如在進(jìn)行自動(dòng)曝光控制(AE)、自動(dòng)白平衡控制(AWB)、以及分色處理后，被變換成亮度信號(hào)和色差信號(hào)。
在對(duì)圖像進(jìn)行監(jiān)視時(shí)，從彩色信號(hào)處理電路75輸出的信號(hào)被輸入到視頻信號(hào)處理電路76，變換成視頻信號(hào)。作為視頻信號(hào)的方式，例如可列舉NTSC(國家電視系統(tǒng)委員會(huì))。視頻信號(hào)通過顯示信號(hào)處理電路77，輸出到安裝在數(shù)字照相機(jī)71中的顯示部78。顯示部78的一例是液晶監(jiān)視器。此外，視頻信號(hào)通過視頻驅(qū)動(dòng)器79輸出到視頻輸出端子80。由數(shù)字照相機(jī)71拍攝的圖像通過視頻輸出端子80，可以輸出到圖像設(shè)備、例如個(gè)人計(jì)算機(jī)的顯示器和電視機(jī)等，即使在顯示部78以外，也可以享受攝像的圖像。攝像裝置74、模擬放大器(AMP)、A/D變換器(A/D)、彩色信號(hào)處理電路75由微型計(jì)算機(jī)81進(jìn)行控制。
在對(duì)圖像進(jìn)行掃描時(shí)，按壓操作按鈕，例如快門按鈕82。由此，微計(jì)算機(jī)81控制存儲(chǔ)器控制器83，將從彩色信號(hào)處理電路75輸出的信號(hào)作為幀圖像寫入視頻存儲(chǔ)器84。寫入到視頻存儲(chǔ)器84的幀圖像通過壓縮/解壓處理電路85，根據(jù)規(guī)定的壓縮格式被壓縮，通過卡接口86記錄到安裝在卡槽72上的存儲(chǔ)卡70中。
在對(duì)所記錄的圖像進(jìn)行重放時(shí)，通過卡接口86讀出記錄在存儲(chǔ)卡70中的圖像，在通過壓縮/解壓處理電路85解壓后，寫入在視頻存儲(chǔ)器84中，所寫入的圖像被輸入到視頻信號(hào)處理電路76，與對(duì)圖像進(jìn)行監(jiān)視的情況同樣，顯示在顯示部78或圖像設(shè)備上。
再有，在本基本系統(tǒng)例中，示出了將卡槽72、攝像裝置74、模擬放大器(AMP)、A/D變換器(A/D)、彩色信號(hào)處理電路75、視頻信號(hào)處理電路76、顯示信號(hào)處理電路77、視頻驅(qū)動(dòng)器79、微型計(jì)算機(jī)81、存儲(chǔ)器控制器83、視頻存儲(chǔ)器84、壓縮/解壓處理電路85、以及卡接口86安裝在電路板89上的例子。再有，關(guān)于卡槽72，不一定安裝在電路板89上，也可以通過連接電纜連接到電路板89。此外，在本例中，進(jìn)而還將電源電路87安裝在電路板89上。電源電路87接受從外部電源或電池供給的電源，產(chǎn)生在數(shù)字照相機(jī)71的內(nèi)部使用的內(nèi)部電源。電源電路87的一例是DC-DC變換器。內(nèi)部電源除了作為工作電源供給上述各電路以外，還作為閃光器88的電源、以及顯示部78的電源來進(jìn)行供給。
這樣，本發(fā)明一實(shí)施方式的IC卡可用于攜帶電子設(shè)備、例如數(shù)字照相機(jī)。
本發(fā)明一實(shí)施方式的IC卡不僅可用于數(shù)字照相機(jī)，如圖52A～圖52F、圖53A～圖53F所示，例如還用于攝象機(jī)(圖52A)、電視機(jī)(圖52B)、音頻/視頻設(shè)備(圖52C)、音頻設(shè)備(圖52D)、游戲機(jī)(圖52E)、電子樂器(圖52F)、攜帶電話(圖53A)、個(gè)人計(jì)算機(jī)(圖53B)、個(gè)人數(shù)字助理(PDA，圖53C)、錄音機(jī)(圖53D)、PC卡(圖53E)、電子書籍終端(圖53F)等。
此外，電子卡1例如大致分為帶有外部端子3的接觸式電子卡、以及沒有外部端子3的非接觸式電子卡。上述第1～第3實(shí)施方式的半導(dǎo)體集成電路裝置可裝入接觸式電子卡或非接觸式卡中，但估計(jì)在接觸式電子卡中容易產(chǎn)生空氣放電現(xiàn)象。這是因?yàn)榻佑|式電子卡中作為導(dǎo)電物的外部端子3露出到卡表面。如試驗(yàn)例一欄中說明的那樣，在市場(chǎng)上不能完全預(yù)測(cè)空氣放電發(fā)生在電子卡的哪個(gè)部位，但與一般作為絕緣物的卡外裝體相比，對(duì)作為導(dǎo)電物的外部端子3發(fā)生的可能性大。外部端子3連接到芯片2的輸出端子PAD。因此，在外部端子3上產(chǎn)生空氣放電時(shí)，產(chǎn)生在實(shí)施方式欄中說明的意外事件。因此，在接觸式電子卡中，可有效獲得上述實(shí)施方式的優(yōu)點(diǎn)。
而且，接觸式電子卡中產(chǎn)生氣體放電的可能性還依賴于外部端子3的面積占卡尺寸的比例。如果外部端子3占卡尺寸的面積大，則導(dǎo)電物從卡表面露出很多，引起氣體放電的可能性大。例如，在電子卡1中，外部端子3占有卡尺寸的面積的比例有的超過25％(例如，參照?qǐng)D38A、圖38B的斜視圖)。這樣，在外部端子3占卡尺寸的面積比例超過25％的電子卡1中，還可以進(jìn)一步有效地獲得上述實(shí)施方式的優(yōu)點(diǎn)。
當(dāng)然，上述第1～第4實(shí)施方式的半導(dǎo)體集成電路裝置不限于用于接觸式電子卡、或外部端子3占卡尺寸的面積比例超過25％的接觸式電子卡，也可以用于非接觸式電子卡、以及外部端子3占卡尺寸的面積比例在25％以下的接觸式電子卡。這里因?yàn)樵谶@些卡中，也不能斷言不發(fā)生上述意外事件。因此，即使在將上述第1～第3實(shí)施方式的半導(dǎo)體集成電路裝置還用于非接觸式電子卡、以及外部端子3占卡尺寸的面積比例在25％以下的接觸式電子卡的情況下，也可獲得上述實(shí)施方式的優(yōu)點(diǎn)。
以上，通過第1～第4實(shí)施方式說明了本發(fā)明，但本發(fā)明不限于這些實(shí)施方式，在其實(shí)施時(shí)，在不脫離本發(fā)明主要精神的范圍內(nèi)可進(jìn)行各種變形。
上述實(shí)施方式可分別單獨(dú)實(shí)施，當(dāng)然也可以適當(dāng)組合實(shí)施。
在上述各實(shí)施方式中，包含各種階段的發(fā)明，通過各實(shí)施方式中公開的多個(gè)構(gòu)成要件的適當(dāng)組合，還可提取出各種階段的發(fā)明。
權(quán)利要求
1.一種半導(dǎo)體集成電路裝置，包括第1導(dǎo)電類型的半導(dǎo)體區(qū)域；形成在所述第1導(dǎo)電類型的半導(dǎo)體區(qū)域中，具有連接到輸出端子的第2導(dǎo)電類型的源/漏區(qū)的第1絕緣柵型場(chǎng)效應(yīng)晶體管；形成在所述第1導(dǎo)電類型的半導(dǎo)體區(qū)域中，具有連接到所述第1絕緣柵型場(chǎng)效應(yīng)晶體管的柵極上的第2導(dǎo)電類型的源/漏區(qū)，驅(qū)動(dòng)所述第1絕緣柵型場(chǎng)效應(yīng)晶體管的第2絕緣柵型場(chǎng)效應(yīng)晶體管；以及形成在所述第1導(dǎo)電類型的半導(dǎo)體區(qū)域中，具有自身的柵極被短路的源/漏區(qū)和連接到所述第1絕緣柵型場(chǎng)效應(yīng)晶體管的柵極的源/漏區(qū)的第3絕緣柵型場(chǎng)效應(yīng)晶體管；其特征在于，從所述第1絕緣柵型場(chǎng)效應(yīng)晶體管的所述源/漏區(qū)至所述第3絕緣柵型場(chǎng)效應(yīng)晶體管的連接到所述第1絕緣柵型場(chǎng)效應(yīng)晶體管的柵極的源/漏區(qū)的距離比從所述第1絕緣柵型場(chǎng)效應(yīng)晶體管的所述源/漏區(qū)至所述第2絕緣柵型場(chǎng)效應(yīng)晶體管的所述源/漏區(qū)的距離短。
2.如權(quán)利要求1所述的半導(dǎo)體集成電路裝置，其特征在于，所述第1、第2絕緣柵型場(chǎng)效應(yīng)晶體管構(gòu)成輸出電路，所述輸出電路是非易失性半導(dǎo)體存儲(chǔ)裝置的輸出電路。
3.如權(quán)利要求2所述的半導(dǎo)體集成電路裝置，其特征在于，所述非易失性半導(dǎo)體存儲(chǔ)裝置是NAND型、AND型的其中之一。
4.如權(quán)利要求1所述的半導(dǎo)體集成電路裝置，其特征在于，所述第1、第2絕緣柵型場(chǎng)效應(yīng)晶體管構(gòu)成輸出電路，所述輸出電路是控制器的輸出電路。
5.如權(quán)利要求4所述的半導(dǎo)體集成電路裝置，其特征在于，所述非易失性半導(dǎo)體存儲(chǔ)裝置是NAND型、AND型的其中之一。
6.一種電子卡，使用權(quán)利要求1所述的半導(dǎo)體集成電路裝置。
全文摘要
提供一種半導(dǎo)體集成電路裝置，即使集成電路處于沒有連接到接地點(diǎn)和電源的狀態(tài)，也可保護(hù)其集成電路不被損壞。該半導(dǎo)體集成電路裝置包括第1導(dǎo)電類型的第1半導(dǎo)體區(qū)域(PSUB)；具有形成在第1半導(dǎo)體區(qū)域(PSUB)中的第2導(dǎo)電類型的源/漏區(qū)(D)和在源/漏區(qū)間的溝道區(qū)上通過柵絕緣膜形成的柵電極(G)的晶體管(N1)；電連接到晶體管的漏區(qū)(D)的輸出端子(PAD)；鄰接晶體管(N1)的源/漏區(qū)(D)且在第1半導(dǎo)體區(qū)域(PSUB)中形成的第2導(dǎo)電類型的第2半導(dǎo)體區(qū)域(DN)，所述第2半導(dǎo)體區(qū)域連接到晶體管(N1)的柵電極(G)。
文檔編號(hào)G06K19/07GK1870268SQ20061009358
公開日2006年11月29日 申請(qǐng)日期2003年11月28日 優(yōu)先權(quán)日2002年11月29日
發(fā)明者瀧澤誠 申請(qǐng)人:株式會(huì)社東芝