專利名稱：運(yùn)算處理裝置與存儲(chǔ)器間的連接裝置及方法
技術(shù)領(lǐng)域：
本發(fā)明是涉及運(yùn)算處理裝置與存儲(chǔ)器間連接裝置及方法的技術(shù)，尤其涉及在美國(guó)英特爾公司的CPU(Central Processing Unit中央處理器)上，能夠用于啟動(dòng)NAND存儲(chǔ)器的運(yùn)算處理裝置與存儲(chǔ)器間的連接裝置及方法。
背景技術(shù)：
在要求隨著時(shí)間的流逝，記憶信息不發(fā)生變化的領(lǐng)域，需要一種即使不供應(yīng)電源，記憶內(nèi)容也不消失的存儲(chǔ)器，我們將這種存儲(chǔ)器稱為非易失性存儲(chǔ)器(Non-Volatile Memory)。
非易失性存儲(chǔ)器包括專門用于讀取的存儲(chǔ)器一只讀存儲(chǔ)器(ROM；Read OnlyMemory)；可多次寫入的可擦可編程只讀存儲(chǔ)器(EPROM；Erasable ProgrammableRead Only Memory)。這種可擦可編程只讀存儲(chǔ)器(EEPROM；Electrically ErasableProgrammable Read Only Memory)包括快閃存儲(chǔ)器(Flash Memory)、鐵電存儲(chǔ)器(FRAM；Ferro-electric Random Access Memory)等。
其中，快閃存儲(chǔ)器憑借其獨(dú)有的高穩(wěn)定性和大容量、相對(duì)低廉的價(jià)格等優(yōu)勢(shì)，成為現(xiàn)在內(nèi)置設(shè)備中普遍使用的一種存儲(chǔ)器。
快閃存儲(chǔ)器作為具有單一晶體管和復(fù)合晶體管的存儲(chǔ)單元的非易失性存儲(chǔ)器，不是以字節(jié)為單位，而是以扇區(qū)和塊為單位進(jìn)行存儲(chǔ)。在比較快的時(shí)間內(nèi)，可以通過電的方式，清除快閃存儲(chǔ)器的內(nèi)容。
上述快閃存儲(chǔ)器有NOR型，NAND型，DiNOR(Divided bit-line NOR)型，AND型，pair-AND(PAND)型和E2-型。NOR型快閃存儲(chǔ)器適用注入熱電子(Hot Electron)的記入方式；NAND型快閃存儲(chǔ)器綜合隧道現(xiàn)象和頁(yè)碼動(dòng)作電路技術(shù)，程序運(yùn)行速度快。
另外，NOR型快閃存儲(chǔ)器讀取速度快，主要用于便攜式通訊設(shè)備中；NAND型快閃存儲(chǔ)器記錄速度快，主要用于記錄動(dòng)畫影像的設(shè)備中。
通常，移動(dòng)產(chǎn)品主要使用美國(guó)英特爾公司的NOR型存儲(chǔ)器，隨著存儲(chǔ)器技術(shù)的不斷發(fā)展，NAND型存儲(chǔ)器在價(jià)格和性能方面，與NOR存儲(chǔ)器不相上下。美國(guó)英特爾公司的運(yùn)算處理裝置-CPU主要使用子公司的NOR存儲(chǔ)器，由現(xiàn)有的CPU與存儲(chǔ)器構(gòu)成的系統(tǒng)具有如下結(jié)構(gòu)。
圖1為現(xiàn)有的運(yùn)算處理裝置與存儲(chǔ)器間的連接結(jié)構(gòu)的方框圖。
如圖所示，現(xiàn)有的運(yùn)算處理裝置與存儲(chǔ)器間的連接結(jié)構(gòu)由以下幾個(gè)部分構(gòu)成執(zhí)行系統(tǒng)的運(yùn)算處理及控制功能的CPU120；在CPU120的控制下，存儲(chǔ)系統(tǒng)的驅(qū)動(dòng)程序、應(yīng)用程序和數(shù)據(jù)的存儲(chǔ)部130；執(zhí)行包含上述CPU120的系統(tǒng)的電源管理的PMIC(Power Management Integrated Circuit電源管理集成電路)110。
而且，存儲(chǔ)部130還包括為了啟動(dòng)，進(jìn)行動(dòng)作的啟動(dòng)用存儲(chǔ)器--NOR存儲(chǔ)器131；進(jìn)行數(shù)據(jù)存儲(chǔ)的存儲(chǔ)用存儲(chǔ)器--NAND存儲(chǔ)器132。
當(dāng)驅(qū)動(dòng)上述系統(tǒng)時(shí)，PMIC(Power Management Integrated Circuit電源管理集成電路)110向CPU120供應(yīng)電源，同時(shí)，傳送復(fù)位信號(hào)，進(jìn)行初始化。
CPU120進(jìn)行初始化后，向存儲(chǔ)部130輸出復(fù)位信號(hào)，對(duì)NOR存儲(chǔ)器131和NAND存儲(chǔ)器132進(jìn)行初始化。
當(dāng)啟動(dòng)上述現(xiàn)有系統(tǒng)時(shí)的連接如下所示。
圖2為現(xiàn)有的運(yùn)算處理裝置與存儲(chǔ)器間的連接方法的動(dòng)作順序圖。
下面，參照?qǐng)D2，對(duì)現(xiàn)有的運(yùn)算處理裝置與存儲(chǔ)器間的連接方法的動(dòng)作進(jìn)行說明。
S201，如果向系統(tǒng)供應(yīng)最初電源。
S202，電源管理集成電路(PMICPower Management Integrated Circuit)110向CPU120輸入復(fù)位信號(hào)，CPU120進(jìn)行初始化。
S203、S204，如果CPU120利用復(fù)位信號(hào)，進(jìn)行初始化，保持穩(wěn)定的狀態(tài)，向存儲(chǔ)部130輸入復(fù)位信號(hào)，存儲(chǔ)部130的NOR存儲(chǔ)器131和NAND存儲(chǔ)器132進(jìn)行復(fù)位、執(zhí)行相應(yīng)動(dòng)作。
上述現(xiàn)有CPU與存儲(chǔ)器間的連接通過簡(jiǎn)單的啟動(dòng)步驟完成，不需要復(fù)雜的電源管理。
但是，由于最近批量生產(chǎn)的美國(guó)英特爾公司的CPU的電源序列復(fù)雜、敏感，當(dāng)像NOR存儲(chǔ)器一樣，通過啟動(dòng)，連接NAND存儲(chǔ)器時(shí)，就會(huì)出現(xiàn)系統(tǒng)終止，需要重新啟動(dòng)等問題。

發(fā)明內(nèi)容
因此，本發(fā)明的目的在于解決上述問題，提供一種通過啟動(dòng)，能夠用于啟動(dòng)NAND存儲(chǔ)器的運(yùn)算處理裝置與存儲(chǔ)器間的連接裝置及方法。
為了實(shí)現(xiàn)上述目的，本發(fā)明的運(yùn)算處理裝置與存儲(chǔ)器間的連接裝置就是進(jìn)行計(jì)算機(jī)系統(tǒng)啟動(dòng)的連接裝置，特征在于，包括以下幾個(gè)部分構(gòu)成根據(jù)電源管理部輸入的復(fù)位信號(hào)，進(jìn)行初始化，輸入進(jìn)行啟動(dòng)的存儲(chǔ)器的驅(qū)動(dòng)信號(hào)的運(yùn)算處理裝置；通過輸入上述運(yùn)算處理裝置的驅(qū)動(dòng)信號(hào)，延遲事先設(shè)定的時(shí)間期間后，接收復(fù)位信號(hào)，進(jìn)行初始化的存儲(chǔ)工具。
而且，為了實(shí)現(xiàn)上述目的，本發(fā)明的運(yùn)算處理裝置與存儲(chǔ)器間的連接方法就是進(jìn)行計(jì)算機(jī)系統(tǒng)啟動(dòng)的連接方法，其特征在于包括如下步驟(a)根據(jù)輸入的復(fù)位信號(hào)，對(duì)上述計(jì)算機(jī)系統(tǒng)的運(yùn)算處理裝置進(jìn)行初始化，向進(jìn)行啟動(dòng)的存儲(chǔ)器輸出驅(qū)動(dòng)信號(hào)的步驟；及(b)接收對(duì)上述存儲(chǔ)器輸出驅(qū)動(dòng)信號(hào)的時(shí)間延遲事先設(shè)定的時(shí)間期間的復(fù)位信號(hào)，根據(jù)是否接收上述驅(qū)動(dòng)信號(hào)，進(jìn)行初始化的步驟。
正如上面提到的那樣，本發(fā)明運(yùn)算處理裝置與存儲(chǔ)器間的連接裝置及方法的特點(diǎn)是，提供CPU與存儲(chǔ)器間的復(fù)雜電源序列的連接，可以將其適用于啟動(dòng)NAND快閃存儲(chǔ)器。
本發(fā)明的效果綜上所述，本發(fā)明的運(yùn)算處理裝置與存儲(chǔ)器間的連接裝置及方法的效果中，為了對(duì)應(yīng)啟動(dòng)NAND型存儲(chǔ)器的條件，提供運(yùn)算處理裝置-CPU與NAND型存儲(chǔ)器間的連接，達(dá)到能夠?qū)AND存儲(chǔ)器用于啟動(dòng)型存儲(chǔ)器使用的效果。
為進(jìn)一步說明本發(fā)明的上述目的、結(jié)構(gòu)特點(diǎn)和效果，以下將結(jié)合附圖對(duì)本發(fā)明進(jìn)行詳細(xì)的描述。


圖1為現(xiàn)有的運(yùn)算處理裝置與存儲(chǔ)器間的連接結(jié)構(gòu)的方框圖。
圖2為現(xiàn)有的運(yùn)算處理裝置與存儲(chǔ)器間的連接方法的動(dòng)作順序圖。
圖3為本發(fā)明之CPU與NAND存儲(chǔ)器間的連接結(jié)構(gòu)的方框圖。
圖4為本發(fā)明之CPU與NAND存儲(chǔ)器間的連接方法的動(dòng)作順序圖。
具體實(shí)施例方式
下面將參照附圖，對(duì)本發(fā)明的運(yùn)算處理裝置與存儲(chǔ)器間的連接裝置及方法的實(shí)施方式進(jìn)行詳細(xì)說明。
但，在本發(fā)明的說明過程中，對(duì)于現(xiàn)有的，眾所周知的部分，加以省略，不進(jìn)行說明。
圖3為本發(fā)明的CPU與NAND存儲(chǔ)器間的連接結(jié)構(gòu)的方框圖。
如圖3所示，本發(fā)明的計(jì)算機(jī)系統(tǒng)由以下幾個(gè)部分構(gòu)成對(duì)計(jì)算機(jī)系統(tǒng)進(jìn)行控制的運(yùn)算處理裝置，即中央處理器(CPU)320；具有進(jìn)行啟動(dòng)的存儲(chǔ)工具作用的NAND存儲(chǔ)器310；在上述NAND存儲(chǔ)器310上，將復(fù)位信號(hào)延遲一定時(shí)間，并進(jìn)行傳送的延遲集成電路(Delay IC，簡(jiǎn)稱延遲IC)340；對(duì)計(jì)算機(jī)系統(tǒng)的電源進(jìn)行管理的電源管理集成電路(PMICPower Management IC以下簡(jiǎn)稱PMIC)330。
上述NAND存儲(chǔ)器310在特性上，只有當(dāng)存儲(chǔ)器芯片的CE#(Chip Enable芯片啟動(dòng))，OE#(Output Enable輸出啟動(dòng))，及WE#(Write Enable寫入啟動(dòng))的信號(hào)是高(high)信號(hào)，RSTIN#(Reset In)信號(hào)進(jìn)入時(shí)，才能夠正常地動(dòng)作，才稱為NAND快閃存儲(chǔ)器。
如果用戶向上述計(jì)算機(jī)系統(tǒng)供應(yīng)電源，PMIC(Power Management IC電源管理集成電路)330根據(jù)MR#信號(hào)，穩(wěn)定后，為了啟動(dòng)計(jì)算機(jī)系統(tǒng)，向CPU(320)輸入RS0#(Reset output復(fù)位輸出)信號(hào)，CPU320根據(jù)從PMIC330接收的RS0#信號(hào)，當(dāng)RESET#信號(hào)高后，開始啟動(dòng)。
為了穩(wěn)定上述PMIC(Power Management IC電源管理集成電路)330輸入的RM#信號(hào)，在計(jì)算機(jī)系統(tǒng)的主板上，通過電池供應(yīng)的備用電源是3.3V。
而且，CPU320自身穩(wěn)定后，向PMIC330通知(圖中未標(biāo)記)已完成系統(tǒng)驅(qū)動(dòng)的準(zhǔn)備，PMIC(Power Management IC電源管理集成電路)330供應(yīng)實(shí)際可進(jìn)行系統(tǒng)驅(qū)動(dòng)的電源VCC_IO。此時(shí)，通常情況下，VCC_IO為3.3V。
另外，通過上述VCC_IO電源，CPU320的CS0#(Chip Select Output芯片選擇輸出)，OE#，及WE#信號(hào)在NAND存儲(chǔ)器310中輸入成高信號(hào)，同時(shí)，向延遲IC340供應(yīng)電源。
通過供應(yīng)VCC_IO，延遲IC340開始動(dòng)作，延遲100msec后，向NAND存儲(chǔ)器310輸入RSTIN#信號(hào)。此時(shí)，延遲時(shí)間可以設(shè)定。
NAND存儲(chǔ)器310從CPU320接收CE#，OE#及WE#的信號(hào)后，由于從延遲IC340接收RSTIN#信號(hào)，為了系統(tǒng)的穩(wěn)定，可以作為啟動(dòng)用存儲(chǔ)器進(jìn)行動(dòng)作。
此時(shí)，為了將上述NAND存儲(chǔ)器310用于啟動(dòng)型存儲(chǔ)器使用，通過IPL(InitialProgram Loading初始程序調(diào)入)，SPL(Second Program Loading第二程序調(diào)入)及OS(Operating System操作系統(tǒng))等，對(duì)應(yīng)不同于NOR存儲(chǔ)器的整個(gè)構(gòu)造，需要變更進(jìn)行啟動(dòng)所需要的韌件(軟件硬件相結(jié)合)(Firmware)。
而且，為了提高啟動(dòng)速度，限制在NAND存儲(chǔ)器310中裝載的核心程序的最小化，可以采取裝載小型核心程序的方法。
關(guān)于上述NAND存儲(chǔ)器310構(gòu)造之韌件(軟件硬件相結(jié)合)的休整問題，由于與本發(fā)明的實(shí)際要點(diǎn)存在差異，在本發(fā)明中加以省略，不進(jìn)行說明。對(duì)于這一內(nèi)容，軟件工程師可以根據(jù)程序進(jìn)行變更。
下面，將參照附圖對(duì)具有以上構(gòu)成的本發(fā)明進(jìn)行計(jì)算機(jī)系統(tǒng)啟動(dòng)的CPU320與NAND存儲(chǔ)器310間的連接方法進(jìn)行詳細(xì)說明。
圖4為本發(fā)明之CPU與NAND存儲(chǔ)器間的連接方法的動(dòng)作順序圖。
下面，參照?qǐng)D4，對(duì)本發(fā)明的CPU與NAND存儲(chǔ)器間的連接方法的動(dòng)作順序進(jìn)行詳細(xì)說明。
S401、S402，如果在包括上述圖3構(gòu)成的計(jì)算機(jī)系統(tǒng)上供應(yīng)最初電源，PMIC(Power Management IC電源管理集成電路)330整體穩(wěn)定后，向CPU320輸入復(fù)位信號(hào)(RS0#)。此時(shí)，供應(yīng)最初電源后，直到PMIC330向CPU320輸入復(fù)位信號(hào)為止大概需要70msec。
S403，接收到PMIC(Power Management IC電源管理集成電路)330輸入的復(fù)位信號(hào)的CPU320利用RESET#信號(hào)，進(jìn)行初始化，如果電源穩(wěn)定，向PMIC330通知驅(qū)動(dòng)系統(tǒng)準(zhǔn)備完畢。此時(shí)，圖中沒有標(biāo)明通知系統(tǒng)驅(qū)動(dòng)準(zhǔn)備完畢的信號(hào)。
PMIC(Power Management IC電源管理集成電路)330通過系統(tǒng)驅(qū)動(dòng)準(zhǔn)備信號(hào)掌握CPU320的穩(wěn)定化程度，輸出進(jìn)行系統(tǒng)驅(qū)動(dòng)的VCC_IO和向NAND存儲(chǔ)器310供應(yīng)的電源VCC_MEM。
S404，根據(jù)上述VCC_IO，CPU320的CSO#，OE#及WE#信號(hào)，向NAND存儲(chǔ)器310輸入高信號(hào)，延遲IC340開始動(dòng)作。
隨著延遲IC340的動(dòng)作，100msec后，以高信號(hào)向NAND存儲(chǔ)器310輸入RSTIN#信號(hào)，進(jìn)行復(fù)位。
S405，此時(shí)，在向延遲IC340輸入復(fù)位信號(hào)(RSTIN#)的瞬間，由于NAND存儲(chǔ)器310的CE#，OE#及WE#信號(hào)保持高信號(hào)狀態(tài)，NAND存儲(chǔ)器進(jìn)行正常啟動(dòng)。
上述NAND存儲(chǔ)器310正常啟動(dòng)后，在NAND存儲(chǔ)器310中裝載CPU320進(jìn)行系統(tǒng)驅(qū)動(dòng)的程序，由于這個(gè)技術(shù)是已眾所周知的技術(shù)，這里不再說明。
此時(shí)，為了將上述NAND存儲(chǔ)器310用于啟動(dòng)型存儲(chǔ)器使用，正如前面圖3的詳細(xì)說明那樣，為了與NAND存儲(chǔ)器310的基本結(jié)構(gòu)相對(duì)應(yīng)，需要休整軟件的韌件(軟件硬件相結(jié)合)。
本發(fā)明運(yùn)算處理裝置與存儲(chǔ)器間的連接裝置及方法的特征在于提供普通的美國(guó)英特爾系列的CPU與NAND型存儲(chǔ)器間的電源連接，能夠?qū)AND存儲(chǔ)器用于啟動(dòng)型存儲(chǔ)器使用。
通過上述的說明內(nèi)容，本技術(shù)領(lǐng)域中的普通技術(shù)人員應(yīng)當(dāng)認(rèn)識(shí)到，以上的實(shí)施例僅是用來說明本發(fā)明，而并非用作為對(duì)本發(fā)明的限定，只要在本發(fā)明的實(shí)質(zhì)精神范圍內(nèi)，對(duì)以上所述實(shí)施例的變化、變型都將落在本發(fā)明權(quán)利要求書的范圍內(nèi)。
權(quán)利要求
1.一種運(yùn)算處理裝置與存儲(chǔ)器間的連接裝置，是進(jìn)行計(jì)算機(jī)系統(tǒng)啟動(dòng)的連接裝置，其特征在于包括以下幾個(gè)部分構(gòu)成根據(jù)電源管理部輸入的復(fù)位信號(hào)，進(jìn)行初始化，輸入進(jìn)行啟動(dòng)的存儲(chǔ)器驅(qū)動(dòng)信號(hào)的運(yùn)算處理裝置；通過輸入上述運(yùn)算處理裝置的驅(qū)動(dòng)信號(hào)，延遲事先設(shè)定的時(shí)間期間后，接收復(fù)位信號(hào)，進(jìn)行初始化的存儲(chǔ)工具。
2.如權(quán)利要求1所述的運(yùn)算處理裝置與存儲(chǔ)器間的連接裝置，其特征在于上述運(yùn)算處理裝置輸入的驅(qū)動(dòng)信號(hào)包括上述存儲(chǔ)器的應(yīng)用許可信號(hào)，輸出許可信號(hào)，存儲(chǔ)許可信號(hào)。
3.如權(quán)利要求1所述的運(yùn)算處理裝置與存儲(chǔ)器間的連接裝置，其特征在于上述存儲(chǔ)工具包括根據(jù)上述運(yùn)算處理裝置的驅(qū)動(dòng)信號(hào)，輸出延遲事先設(shè)定的時(shí)間期間的復(fù)位信號(hào)的延遲工具；接收上述運(yùn)算處理裝置的驅(qū)動(dòng)信號(hào)，接收上述遲延的復(fù)位信號(hào)后，輸出初始化的存儲(chǔ)器。
4.如權(quán)利要求3所述的運(yùn)算處理裝置與存儲(chǔ)器間的連接裝置，其特征在于根據(jù)外部控制信號(hào)設(shè)定上述延遲工具的事先設(shè)定時(shí)間。
5.如權(quán)利要求3所述的運(yùn)算處理裝置與存儲(chǔ)器間的連接裝置，其特征在于上述存儲(chǔ)器是NAND型快閃存儲(chǔ)器。
6.一種運(yùn)算處理裝置與存儲(chǔ)器間的連接方法，是進(jìn)行計(jì)算機(jī)系統(tǒng)啟動(dòng)的連接方法，其特征在于包括如下步驟(a)根據(jù)輸入的復(fù)位信號(hào)，對(duì)上述計(jì)算機(jī)系統(tǒng)的運(yùn)算處理裝置進(jìn)行初始化，向進(jìn)行啟動(dòng)的存儲(chǔ)器輸出驅(qū)動(dòng)信號(hào)的步驟；及(b)接收對(duì)上述存儲(chǔ)器輸出驅(qū)動(dòng)信號(hào)的時(shí)間延遲事先設(shè)定的時(shí)間期間的復(fù)位信號(hào)，根據(jù)是否接收上述驅(qū)動(dòng)信號(hào)，進(jìn)行初始化的步驟。
7.如權(quán)利要求6所述的運(yùn)算處理裝置與存儲(chǔ)器間的連接方法，其特征在于上述(a)步驟就是上述運(yùn)算處理裝置向進(jìn)行啟動(dòng)的存儲(chǔ)器輸出驅(qū)動(dòng)信號(hào)的同時(shí)，上述計(jì)算機(jī)系統(tǒng)的電源管理部向輸出遲延事先設(shè)定時(shí)間期間的復(fù)位信號(hào)的延遲工具供應(yīng)電源。
8.如權(quán)利要求6所述的運(yùn)算處理裝置與存儲(chǔ)器間的連接方法，其特征在于上述(b)步驟就是，當(dāng)上述存儲(chǔ)器接收上述(a)步驟的所述驅(qū)動(dòng)信號(hào)時(shí)，根據(jù)上述復(fù)位信號(hào)，進(jìn)行初始化。
全文摘要
一種計(jì)算機(jī)系統(tǒng)運(yùn)算處理裝置與存儲(chǔ)器間的連接裝置及方法，屬于計(jì)算機(jī)系統(tǒng)的技術(shù)，尤其涉及在美國(guó)英特爾公司的CPU上，能夠用于啟動(dòng)NAND存儲(chǔ)器的運(yùn)算處理裝置與存儲(chǔ)器間的連接裝置及方法。本發(fā)明運(yùn)算處理裝置與存儲(chǔ)器間的連接裝置就是進(jìn)行計(jì)算機(jī)系統(tǒng)啟動(dòng)的連接裝置包括以下幾個(gè)部分構(gòu)成根據(jù)電源管理部輸入的復(fù)位信號(hào)，進(jìn)行初始化，輸入進(jìn)行啟動(dòng)的存儲(chǔ)器的驅(qū)動(dòng)信號(hào)的運(yùn)算處理裝置；通過輸入上述運(yùn)算處理裝置的驅(qū)動(dòng)信號(hào)，延遲事先設(shè)定的時(shí)間期間后，接收復(fù)位信號(hào)，進(jìn)行初始化的存儲(chǔ)工具。具有上述構(gòu)成的本發(fā)明，可以將只有在輸入運(yùn)算處理裝置，即CPU芯片啟動(dòng)信號(hào)的狀態(tài)下才能進(jìn)行復(fù)位的NAND存儲(chǔ)器用于啟動(dòng)型存儲(chǔ)器使用。
文檔編號(hào)G06F9/445GK101071383SQ200610026399
公開日2007年11月14日 申請(qǐng)日期2006年5月10日 優(yōu)先權(quán)日2006年5月10日
發(fā)明者揚(yáng)勝熏 申請(qǐng)人:樂金電子(昆山)電腦有限公司