專利名稱：具有實時時鐘的微控制單元的制作方法
技術領域：
本發(fā)明通常涉及在混合信號結構中具有與之相關的模擬和數(shù)字電路的微控制單元(MCU)，更特別地，涉及與之相關的用于提供實時時鐘功能的定時功能。
相關申請的交叉引用N/A。
背景技術：
對于數(shù)據(jù)收集的要求通常涉及以下操作接收模擬數(shù)據(jù)、將模擬數(shù)據(jù)轉換成數(shù)字格式、然后以數(shù)字格式處理數(shù)據(jù)用于其轉換或存儲。已經(jīng)開發(fā)了針對這種應用的一類器件，利用混合信號技術提供“片上系統(tǒng)”(SOC)解決方案。這些SOC有時候稱作微處理器單元(MCU)，是由數(shù)字部分構成，并且可以含有模擬部分。模擬部分通常包括模擬-數(shù)字轉換器，可以使其輸入多路復用，使得能夠從多個不同的來源(例如各種傳感器或換能器)采樣模擬值。這些MCU被設計成以非常低的功率工作，因此他們能夠設置在偏遠區(qū)域中，然后通過電池功率的釋放維持較長的持續(xù)時間。由于數(shù)據(jù)的采樣更適合間歇操作，因此能夠進入低功率工作模式對這些器件是有利的。這些類型的MCU芯片的功率預算被分成多個功能元件。在數(shù)字端，處理器具有大量的柵極，通常需要相對高的工作頻率以提供足夠的性能，大約在25MHz。還有多個定時器、輸入/輸出(I/O)設備等，但是功率預算的最大部分是處理器。時鐘電路也能夠占用相當一部分功率預算，即使沒有驅動處理器，但由于數(shù)字處理及其時鐘速度的功率需求也占用了功率預算的主要部分。這些MCU具有范圍從25MHz到100MHz的時鐘速度。即使處理器不處理信息，時鐘仍然以相當高的頻率對芯片提供時鐘(即鐘控)，只要門被驅動至不同的狀態(tài)，就將消耗功率。因此，這些MCU器件的大部分具有低功率工作模式，通過暫停處理器工作使處理器或其數(shù)字部分進入非?！吧畹乃摺蹦Ｊ?，或者就是允許較低功率模式。在較低功率模式中，有時候必須將時鐘速度降低到低時鐘工作速度，例如32kHz。這能夠使處理器持續(xù)工作，但是在非常低的速度。此外，引入功率的另一個來源可能是能夠設置在模擬部分中的數(shù)據(jù)轉換器、模擬-數(shù)字轉換器(ADC)和數(shù)字-模擬轉換器(DAC)。即使芯片的該部分可以工作在較低的時鐘速度，但是以此時鐘速度對輸入進行采樣的時間可能是不可接受的。因此，對于后臺處理操作，處理器通常運行在較低的時鐘速度，當進行采樣操作時將升高到較高的時鐘速度。根據(jù)以部件為基礎的功率管理體系，能夠關閉與MCU相關的多個部件或功能塊。但是，最低功率操作將使數(shù)字部分處于深睡眠模式，其中處理工作基本上停止，保持處理器的“當前狀態(tài)”的配置信息。外部監(jiān)控電路將監(jiān)控一些條件，例如另一個功能塊產(chǎn)生的中斷、外部事件等，然后將喚醒該部件并在最后的當前狀態(tài)開始處理。
在一些應用中，需要實時時鐘功能。由于通常提供能夠由高頻率時鐘鐘控的定時器和板上部件，因此這很容易促使MCU以高速運行。為此提供的一種類型的MCU是由Silicon Laboratories Inc.制造的MCU產(chǎn)品族，C8051FXXX。但是，為了提供實時時鐘功能，必須分割或者以某種方式感知計數(shù)，使得能夠對秒、分、小時、日等計數(shù)，并且存儲在寄存器中。通常，能夠通過低頻率時鐘在后臺執(zhí)行全部實時時鐘功能。在這些MCU器件的一些中，提供用于在作為高功率工作模式的默認工作模式下操作處理器的高頻時鐘，和用于在低功率模式下操作處理器的低頻率時鐘。低頻率時鐘能夠用于對定時器提供時鐘(鐘控)，而與處理器的操作以及隨后產(chǎn)生的中斷無關。但是，實時時鐘的功能基本上利用了整個數(shù)字部分的操作。同樣地，在非常低功率的其中期望在所采樣本上具有時間標記信息的應用中，在非常低功率模式過程中必須運行實時時鐘。因此，期望在此時間過程中沒有或有非常少的數(shù)字部分在工作。

發(fā)明內容
在本發(fā)明的一個方面中，此處公開的本發(fā)明包括具有單獨的實時時鐘(RTC)的微控制單元(MCU)。MCU包括處理電路，用于接收數(shù)字信息并處理所述接收的數(shù)字信息。主時鐘電路為所述處理電路提供定時。功率控制電路控制提供給所述處理電路和所述主時鐘電路的功率，控制其工作以至少全功率模式和降低功率模式工作，全功率模式從電源電壓輸入端引入全部功率水平，降低功率模式從所述電源電壓輸入端引入小于全部功率水平的功率。還提供了一種獨立的RTC電路，所述獨立的RTC電路包括與所述主時鐘電路獨立地工作的RTC時鐘電路。由所述RTC時鐘電路鐘控的定時器，用于為其輸出增加存儲的時間值，所述RTC時鐘電路具有定義的時基。輸入/輸出(I/O)設備為所述處理電路提供對由定時器輸出的結果的存取。功率管理電路管理提供給所述獨立的RTC電路的功率，使得所述RTC時鐘電路、所述定時器、和所述I/O設備在與所述處理電路和所述主時鐘電路工作的功率模式無關的情況下工作。


為了徹底的了解本發(fā)明及其優(yōu)點，現(xiàn)在結合附圖來參照下面的說明，其中圖1給出了具有分開的低功率實時時鐘(RTC)的MCU的整體視圖；圖2給出了MCU芯片的整體框圖，顯示了其各種功能塊；圖3給出了MCU的處理操作所用的振蕩器的框圖；圖4給出了RTC的框圖；圖5給出了RTC中的寄存器的框圖；圖6給出了寄存器的一位的邏輯圖；
圖7給出了片上調整器的示意圖；圖8給出了器件上的功率開關的邏輯圖；圖9給出了晶體振蕩模式下的RTC振蕩器的示意圖；圖10給出了非晶振蕩模式下的RTC振蕩器的示意圖。
具體實施例方式
現(xiàn)在參照圖1，其給出了基于處理機的系統(tǒng)的框圖，該系統(tǒng)驅動混合信號技術，包括數(shù)字部分作為其一部分，數(shù)字部分含有中央處理單元(CPU)102和可用于與各種串行輸入和輸出以接口連接的數(shù)字I/O部分104。該系統(tǒng)還包括模擬部分，提供了用于接收一個或多個模擬輸入的模擬-數(shù)字轉換器(ADC)106，也提供了用于將來自CPU 102的數(shù)字信息轉換成模擬輸出信息的數(shù)字-模擬轉換器(DAC)110。通過主振蕩器部分中的各種時鐘112來控制CPU 102的操作。具有控制MCU的整體操作的操作時鐘。在一種模式下，它們將與晶體114以接口連接用于其精確操作。但是，如將在下面所述的，可以利用精確的內部基于非晶的時鐘，此外，也存在用于兩種不同工作模式的高頻晶體和低頻晶體。正常地，時鐘112的輸出為CPU 102提供操作時鐘。
也提供了分開的獨立實時時鐘(RTC)模塊116。該模塊116對為其提供時間基礎的分開的RTC晶體118進行操作。RTC 116與芯片電源電壓VDD連接，電源電壓VDD也驅動CPU 102和時鐘模塊112。RTC模塊116也與電池端子120和外部備用電池122連接。RTC 116在其上設置了多個寄存器和RAM存儲器124，用于存儲與RTC 116相關的定時信息。RTC 116與主要目的無關地工作，以保持其中單獨的當前時間和日期信息，并且與數(shù)字和模擬部分的操作以及由此所需或被提供的功率無關。CPU 102通過與寄存器124的數(shù)字接口130來初始化該信息。在操作期間，RTC 116將更新其內部時間和日期信息，該信息存儲器寄存器124中。RTC 116用于在中斷線132(到CPU 102)上產(chǎn)生中斷。因此，RTC 116能夠與CPU 102連接，以便在那產(chǎn)生中斷。如將在下面所述，該中斷用于在CPU 102處于無效或深睡眠模式時喚醒CPU 102。但是，CPU 102在任何時間能夠詢問寄存器124其中所存儲的信息。如將在下面所述，RTC 116是非常低功率的電路，其引入非常小的電流，電流小于1.0μA。RTC 116將線140上的時鐘輸出提供到時鐘多路復用器142。多路復用器142還接收時鐘電路112的輸出，多路復用器的輸出將系統(tǒng)時鐘提供到CPU 102。時鐘電路112用于產(chǎn)生能夠被倍頻或分割的大約25MHz的基本頻率。但是，大約32kHz的RTC 116的基本工作頻率能夠為系統(tǒng)時鐘提供交流低頻時基。這將使得CPU 102出于功率守恒目的以低頻工作。
現(xiàn)在參照圖2，其給出了MCU的框圖。如上所述，MCU通常是與Silicon Laboratories Inc.制造的部件號C8051F330/1類似的類型，除了附加的RTC 116之外。MCU在其中心包括處理核202，通常由類型“8051”的傳統(tǒng)微處理器構成。處理核402從多路復用器206接收線204上的時鐘信號。多路復用器206用于在多個時鐘中選擇。提供80kHz的內部振蕩器208、24.5MHz的可調整內部精確振蕩器212或外部晶體控制振蕩器210。在2002年9月16日提交的標題為“PRECISION OSCILLATOR FOR AN ASYNCHRONOUSTRANSMISSION SYSTEM”的美國專利申請?zhí)朜o.10/244,344中描述了精確內部振蕩器212，通過引用將該申請結合在本文。處理核202也用于接收端子213上的外部復位，或用于從接通復位模塊214接收的復位信號，所有的信號對處理核202提供復位。處理核202具有與其相關的多個存儲器資源，存儲器或者是閃存216、SRAM存儲器218或隨機存取存儲器220。處理核202通過板上數(shù)字總線222與各種數(shù)字電路相連，從而允許處理核202與各種工作引腳226連接，工作引腳226能夠從外部連接到芯片，以接收數(shù)字值、輸出數(shù)字值、接收模擬值或輸出模擬值。提供各種數(shù)字I/O電路，有鎖存電路230，串行端口接口電路，例如UART 232、SPI電路234或SMBus接口電路236。除了另一個鎖存電路240之外，還提供三個定時器238。所有的電路230-240可通過縱橫器件242與輸出引腳226連接，這些電路通過選擇一個輸出可配置地與這些器件連接。數(shù)字輸入/輸出也能夠連接到數(shù)字-模擬轉換器244，用于將數(shù)字輸出轉換為模擬輸出，或連接到模擬-數(shù)字轉換器246的數(shù)字輸出，模擬-數(shù)字轉換器246從連接到集成電路上多個輸入引腳的模擬多路復用器248接收模擬信號。模擬多路復用器248允許通過引腳226感測多個輸出，使得ADC能夠連接到各種傳感器。此外，MCU 102是傳統(tǒng)的電路。
現(xiàn)在參照圖3，其給出了由振蕩器210和212以及多路復用器206構成的主振蕩器部分的示意圖。振蕩器210是晶體控制振蕩器，通過兩個外部端口302和304連接到外部晶體306并以超過25MHz的頻率工作。提供寄存器308，標記為OSCXCN，用于驅動振蕩器210的控制信號，并記錄其輸出值。在線310上將振蕩器210的輸出提供到多路復用器206的一個輸入。通過寄存器318和寄存器320控制可編程精確可調整振蕩器212，以便控制其工作，即，設置其頻率并激活該振蕩器。通過除法電路330處理振蕩器212的輸出，通過寄存器320按位設置其分割比，以便在輸出322上將精確高頻時鐘提供給多路復用器206的另一個輸入。將多路復用器206的輸出提供到時鐘線404上的MCU 102作為系統(tǒng)時鐘信號SYSCLK。通過標記為CLKSEL的寄存器324促進時鐘選擇操作，該寄存器324控制多路復用器206。
可編程高頻振蕩器212是系統(tǒng)復位之后用于系統(tǒng)操作的默認時鐘。標記為OSCICL的寄存器318中的值提供了通常在廠家編程的位，這些位存儲在閃存中。高頻時鐘的中心頻率是24.5MHz。除法電路330能夠提供1、2、4或8的分割比。在僅作為示例的C8051F330器件中的振蕩器212，是±2％精確度振蕩器，具有盡管在廠家編程的但是允許通過改變寄存器318中的位來調整的中心頻率。在寄存器318中提供了7位作為可校準的位。寄存器320提供振蕩器212的使能位以及確定振蕩器212是否運行在編程頻率的位。寄存器320中的兩個位用于設置除法器330的分割比。
還提供由多路復用器352構成的時鐘乘法器電路350，用于選擇通過以2為因子來除的時鐘電路210、內部時鐘212或時鐘210的輸出，并將所選的時鐘提供到4X乘法器378。然后將該倍乘的時鐘輸入到小數(shù)除法模塊380，其輸出被多路復用器206選擇。通過選擇寄存器260控制模塊350。選擇寄存器按照下面的表工作。
表1CLKMUL時鐘乘法器控制寄存器

Bit7MULEN時鐘乘法器使能0時鐘乘法器禁止。
1時鐘乘法器使能。
Bit6MULINIT時鐘乘法器初始化當時鐘乘法器被使能時，該位將是“0”。一旦使能，對該位寫入“1”將初始化時鐘乘法器。當時鐘乘法器穩(wěn)定時，MULRDY位讀取“1”。
Bit5MULRDY時鐘乘法器準備該只讀位表示時鐘乘法器的狀態(tài)。
0時鐘乘法器沒有準備好。
1時鐘乘法器準備好(鎖定)。
Bit4-2MULDIV時鐘乘法器輸出比例因數(shù)這些位縮放時鐘乘法器輸出。
000通過為1的因子縮放時鐘乘法器輸出。
001通過為1的因子縮放時鐘乘法器輸出。
010通過為1的因子縮放時鐘乘法器輸出。
011通過為2/3的因子縮放時鐘乘法器輸出。
100通過為2/4(或1/2)的因子縮放時鐘乘法器輸出。
101通過為2/5的因子縮放時鐘乘法器輸出。
110通過為2/6(或1/3)的因子縮放時鐘乘法器輸出。
111通過為2/7的因子縮放時鐘乘法器輸出。
Bit1-0MULSEL時鐘乘法器輸入選擇這些位選擇提供給時鐘乘法器的時鐘。

能夠看出，位4-2為小數(shù)除法電路設置分割比。對于值“000”、“001”和“010”，將沒有小數(shù)除法。對于剩余的值，將存在非整數(shù)除法。
現(xiàn)在參照圖4，其給出了低功率RTC 116的詳細的框圖。提供了一種專用RTC振蕩器402，在晶體模式中以專用的32kHz振蕩頻率工作，注意，該振蕩器能夠在非晶體模式下以20kHz或40kHz的頻率工作。提供了兩個外部焊塊404和406，用于在基于晶體的模式下與晶體連接，或者它們能夠在非基于晶體模式下連接在一起。RTC 116接收節(jié)點120上的備用電池輸入和VDD引腳408上的電源電壓VDD。提供48位定時器410，其由RTC振蕩器402鐘控。RTC狀態(tài)機412控制RTC 116的操作，并用于與48位定時器410連接，以便在其中寫入數(shù)據(jù)或從其讀取數(shù)據(jù)，并且通?？刂破渑渲?。如將在下面所述的，48位定時器包括計數(shù)器、鎖存器和告警功能。RTC狀態(tài)機412用于在必要時在線132上產(chǎn)生中斷，并且與RTC內部總線414連接。內部總線414用于與備用RAM 416連接，RAM 416被配置成靜態(tài)RAM(SRAM)，具有64字節(jié)的存儲容量。通過內部寄存器418提供存儲，內部寄存器418為從48位定時器410捕捉的數(shù)據(jù)以及在RTC狀態(tài)機412與CPU 102之間傳遞的各種地址數(shù)據(jù)提供內部存儲。提供內部寄存器420，其為CPU 102提供到內部寄存器418的接口通路。通過切換邏輯模塊424提供功率控制，切換邏輯模塊424用于監(jiān)控VDD的電平，如果VDD的電平低于預定電平，切換邏輯模塊424將切換到輸入端口120上的備用電池(注意，能夠通過主電池提供電壓VDD)。提供調整器428，如果主芯片功率損失其調整提供至RTC電路的電壓。
當利用32.768kHz手表晶體(watch crystal)和至少1V的備用電源時，RTC 116允許具有47位操作的最大137年的時間保持容量，或允許具有48位分辨率的272年的時間保持容量。這與全部MCU的操作無關。盡管沒有顯示，但是RTC狀態(tài)機412包括遺漏時鐘探測器，該探測器能夠從暫停模式中斷處理器和振蕩器118，或者甚至在告警達到預定值時產(chǎn)生器件復位。
接口寄存器420包括三個寄存器，RTC0KEY、RTC0ADR和RTC0DAT。這些接口寄存器占據(jù)CPU 102的特殊函數(shù)寄存器(SFR)內存印象圖的一部分，并提供對RTC 116的內部寄存器418的存取。在下面的表1(表19.1)中列出了這些內部寄存器的操作。只能夠通過接口寄存器420間接存取RTC內部寄存器418。
表1RTC0內部寄存器

RTC接口寄存器RTC0KEY是鎖定和密鑰寄存器，用于保護接口420。必須在寫入和讀取內部寄存器418的內部地址寄存器RTC0ADR和內部數(shù)據(jù)寄存器RTC0DAT之前，通過CPU 102順序的向該寄存器寫入修正密鑰碼。密鑰碼是0xa5、0xf1。沒有時間限制，但是密鑰碼必須順序寫入。如果密鑰碼寫入順序混亂，則寫入錯誤碼，或者嘗試無效讀取或寫入，此外直到下一個系統(tǒng)復位之前將不能對RTC0ADR和RTC0DAT寫入和讀取。在任何時候對RTC0KEY的讀取將提供到RTC 116的接口狀態(tài)，但是不與正在寫入的順序沖突。RTC0KEY寄存器是提供四種狀態(tài)條件的8位寄存器。第一是鎖定狀態(tài)，表示兩個密鑰碼必須順序地寫入。在寫入第一密鑰碼之后，狀態(tài)將改變?yōu)橄乱粋€狀態(tài)，表示其仍被鎖定，但是已經(jīng)寫入第一密鑰碼，并等待第二密鑰。下一個狀態(tài)是其中接口未鎖定，由于已經(jīng)順序地寫入了第一和第二密鑰碼。第四狀態(tài)表示直到下一個系統(tǒng)復位之前接口被禁止。RTC0KEY寄存器位于SFR地址0xAE，當對其寫入時，寫入第一密鑰碼0xA5，隨后是第二密鑰碼0xF1(其未鎖定RTC接口)。當狀態(tài)表示其未鎖定時，對RTC0KEY寄存器的任何寫入將鎖定RTC0接口。
能夠使用RTC0ADR和RTC0DAT接口寄存器讀取和寫入RTC內部寄存器418。RTC0ADR寄存器選擇將通過隨后對RTC0DAT的讀取/寫入被確定為目標的特定的RTC內部寄存器。在每次讀取或寫入之前，將檢查RTC接口Busy位，其中的位7，以確保RTC接口沒有忙于執(zhí)行另一個讀取或寫入操作。當Busy位表示忙時，RTC寫入內部寄存器的示例將涉及等待操作。之后，RTC0ADR將寫入例如0x06的值，其對應于0x06的內部RTC地址。之后將向RTC0DAT寫入例如0x00的值，其將值0x00寫入RTC0CN內部寄存器(與內部0x06地址相關)，RTC0CN寄存器是RTC控制寄存器。在此實施例中通常具有16個8位內部寄存器。有6個內部寄存器用于從定時器410俘獲數(shù)據(jù)，一個寄存器用于RTC0CN控制信息，6個告警寄存器，和備用RAM地址寄存器以及備用RAM數(shù)據(jù)寄存器。通過首先將控制信息寫入RTC0CN，隨后能夠從任何其它的內部寄存器寫入或讀取數(shù)據(jù)。為了向任何的其它寄存器寫入數(shù)據(jù)，RTC0CN內部寄存器具有寫入的Busy位，以便開始通過CPU 102間接讀取。一旦由CPU 102執(zhí)行了讀取，然后RTC0DAT的內容載入了RTC0CN的內容。能夠設置該系統(tǒng)，使得通過在控制寄存器中設置適當?shù)奈欢哂虚g接讀取的順序。將提供一系列的連續(xù)讀取，使得能夠完全地讀取例如俘獲寄存器或告警寄存器的內容。在每次對俘獲或告警寄存器讀取或寫入之后，RTC0ADR寄存器將自動地增加。RTC0CN寄存器是8位寄存器，具有使能位，遺漏時鐘探測器使能位，時鐘失效標志位，表示定時器維持其當前值或者每個RTC時鐘周期增加的定時器運行控制位，能夠啟動告警功能的告警使能位，為了初始目的使得定時器寄存器、俘獲寄存器中的值轉移到RTC定時器的設置位，以及使得48位RTC定時器的內容轉移到俘獲寄存器的俘獲位。還提供振蕩器控制寄存器RTC0XCN，作為用于提供晶體振蕩器的增益控制的8位寄存器，用于選擇使用具有或者不具有晶體的RTC的模式選擇位，能使電流加倍的偏置控制位，表示晶體振蕩器接近穩(wěn)定時的時鐘有效位，以及VBAT指示器位。當該位被設置時，其表示RTC由電池供電。
如上所述，RTC定時器410是48位計數(shù)器，當對該模式有效時，在每個RTC時鐘將增加。定時器具有與其相關的告警功能，能夠被設置用于產(chǎn)生中斷，復位整個芯片，或者在特定時間從暫停模式釋放模塊112中的內部振蕩器。能夠通過在俘獲內部寄存器中存儲一組時間和數(shù)據(jù)值，然后將該信息轉移到定時器410，來預先設置48位定時器的內部值。告警功能以實時為基礎比較定時器中的48位值與內部告警寄存器中的值。如果兩個值匹配，將觸發(fā)告警事件。如果啟動RTC中斷，則在出現(xiàn)告警事件時CPU 102將引導至中斷服務例程。如果啟動RTC操作作為復位源，則在出現(xiàn)告警事件時MCU將被復位。此外，如果在該模式下，當出現(xiàn)告警事件時將從暫停模式喚醒內部振蕩器112。
現(xiàn)在參照圖5，其給出了48位定時器410的更詳細的視圖。在作為RTC控制器的單個模塊502中，給出了與RTC振蕩器402、RTC狀態(tài)機412和各種寄存器相關的RTC的整個操作。這允許產(chǎn)生時鐘和各種控制功能、地址等?；径〞r器由6個8位計數(shù)器504構成，每個提供一字節(jié)的信息。它們被標記為BYTE0、BYTE1、......BYTE5。這提供了總共48位。每個計數(shù)器504被間接尋址，使其內容能夠被讀出到相關的鎖存器506，有6個鎖存器506，用于向其轉移信息和從其讀取數(shù)據(jù)(在內部寄存器418中存在俘獲寄存器)。對于俘獲操作，將輸出定時器中的信息，即，當前時間和數(shù)據(jù)，該數(shù)據(jù)將從計數(shù)器504轉移到鎖存器506。當計數(shù)器被初始化時，將從鎖存器506向計數(shù)器504轉移新的計數(shù)值。通過從控制器502輸入的時鐘為第一計數(shù)器BYTE0提供時鐘(鐘控)，這是由圖4中的RTC振蕩器402產(chǎn)生的。每個計數(shù)器輸出將以傳統(tǒng)的方式送至下一個計數(shù)器。標記了BYTE0的第一計數(shù)器504提供1/65536秒的分辨率，標記了BYTE1的第二計數(shù)器504提供1/256秒的分辨率，標記了BYTE2的第三計數(shù)器504提供1秒的分辨率，標記了BYTE3的第四計數(shù)器504提供256秒的分辨率，標記了BYTE4的第五計數(shù)器504提供65536秒的分辨率，標記了BYTE5的最后一個計數(shù)器504提供16777216秒的分辨率。
每個鎖存器506連接到內部8位數(shù)據(jù)總線414，以使數(shù)據(jù)從其輸出并轉移到俘獲內部寄存器，有6個這樣的寄存器。因此，每個相關的鎖存器506將被連續(xù)編址，在RTC 116的地址空間中它們具有唯一的地址，并且其輸出存儲在相關的俘獲寄存器中。還提供6個告警寄存器510，每個與計數(shù)器504中的一個字節(jié)相關，它們是8位告警寄存器，提供48位告警值。通過比較器512比較該告警值與計數(shù)器504的當前值，如果存在真匹配則提供告警輸出。如上所述，利用此方式產(chǎn)生告警。
現(xiàn)在參照圖6，其給出了用于計數(shù)器504的一位的邏輯圖。該位被顯示為第一位，因此來自時鐘的輸出將為其提供時鐘。但是，在此位之后，通過先前計數(shù)器的下降沿或者其Q-Bar輸出為每個位提供時鐘。該時鐘輸入被輸入到其時鐘輸入端上的觸發(fā)器602。其數(shù)據(jù)輸入連接到其Q-Bar輸出端。這提供了對計數(shù)器504的下一位的時鐘輸入的輸入。其Q-Bar輸出被輸入到數(shù)據(jù)鎖存/多路復用器604的D0數(shù)據(jù)輸入端，數(shù)據(jù)鎖存/多路復用器604由多路復用器選擇信號控制用于在俘獲操作期間選擇觸發(fā)器602的輸出。在俘獲操作期間，將接收寫入信號作為寫入俘獲信號，當從計數(shù)器602俘獲數(shù)據(jù)時，該寫入俘獲信號使D0數(shù)據(jù)輸入端上的數(shù)據(jù)被鎖存。在預設時間和數(shù)據(jù)的預設操作中，將來自數(shù)據(jù)總線414的數(shù)據(jù)寫到D1數(shù)據(jù)輸入端上的多路復用器604。為了讀取數(shù)據(jù)鎖存/多路復用器604的內容，讀取俘獲信號啟動讀取緩存器606以讀取數(shù)據(jù)鎖存/多路復用器604的Q-輸出。在讀取操作期間，這是數(shù)據(jù)總線414上的輸出。因此，通過選擇適當?shù)亩丝贒0或D1，能夠通過多路復用器選擇信號將數(shù)據(jù)鎖存到數(shù)據(jù)鎖存/多路復用器604，以便鎖存用于預設操作的輸入數(shù)據(jù)或者在觸發(fā)器602對其輸出俘獲計數(shù)器504的輸出數(shù)據(jù)。
為了向觸發(fā)器602寫入數(shù)據(jù)，將數(shù)據(jù)鎖存/多路復用器604的Q-Bar輸出輸入到觸發(fā)器602輸入端上的復位輸入端。只要觸發(fā)器602存在預設信號，就能夠對應于鎖存/多路復用器604的輸出而將觸發(fā)器602的數(shù)據(jù)狀態(tài)強制為高或低。這使得其位值為“預選的”。
對于告警模式，通過寫入告警信號將數(shù)據(jù)寫入告警鎖存器610。其基本上是D型觸發(fā)器。其Q-Bar輸出端輸入到比較器612的一個輸入端，在其中鎖存該值之后，其它的輸入連接到與計數(shù)操作相關的觸發(fā)器602的Q輸出端。因此，能夠比較定時器的特定相關位與用于48位告警字中的告警字的固定位。真比較結果取決于有效的先前位的先前告警比較結果，如果所有的位有效，則整個告警比較操作將是真告警操作。因此，當觸發(fā)器602的Q-Bar輸出與鎖存器610的內容匹配并且先前位具有真比較結果時，則將存在告警輸出真。這通過告警使能信號而被全部啟動。此外，能夠通過讀取緩存器614讀取告警鎖存器610的內容，讀取緩存器614通過告警讀取信號啟動，以便將鎖存器610的內容輸出到總線414上。
現(xiàn)在參照圖7，其給出了與RTC操作相關的片上調整器的示意圖。這允許向實時時鐘提供電源電壓或向它提供調整的電壓。放大器702具有連接到節(jié)點704的負輸入端，以及連接到節(jié)點706的正輸入端。節(jié)點704連接到電流源708的一側，其另一端連接到電壓VRTC，這是提供至RTC電路的電壓。節(jié)點704連接到兩個串聯(lián)連接的負載晶體管的一側，p溝道晶體管710，其源極/漏極通路連接在節(jié)點704與n溝道晶體管712的源極/漏極通路的一側之間，n溝道晶體管712的另一側接地。晶體管710和712的柵極連接在一起。放大器702的輸出驅動p溝道晶體管714的柵極，p溝道晶體管714的源極/漏極通路連接在RTC電源電壓與節(jié)點706之間，節(jié)點706提供輸出電壓VREG。節(jié)點706也通過三個串聯(lián)連接的晶體管接地，三個串聯(lián)連接的晶體管包括在節(jié)點706與節(jié)點720之間的以二極管配置連接的兩個串聯(lián)連接在一起的p溝道晶體管716和718，節(jié)點720通過二極管連接的n溝道晶體管722接地。
節(jié)點706也連接到p溝道晶體管730的源極/漏極的一側，p溝道晶體管730的另一端連接到VDD，其柵極連接到強制(Force)VREG信號。當Force VREG信號為低時，晶體管730導通，VDD連接到節(jié)點706。當Force VREG信號為高時，VDD與節(jié)點760斷開連接，放大器702將節(jié)點760上的電壓調整為節(jié)點704上的電壓。
現(xiàn)在參照圖8，其給出了切換邏輯的邏輯圖。如上所述，切換邏輯用于監(jiān)控輸入電源電壓VDD和輸入電池電壓VBAT。分別具有對比較器802的正和負輸入端的輸入。此輸出是VDDMAX。這是對NAND門804的一個輸入端的輸入，其它的輸入端連接到使能信號。NAND門804的輸出設置在節(jié)點806上，并且包括VBATMAX信號。因此，當比較器802的輸出為真時，這表示存在VDD或最高電壓。當不存在或低于電池電壓時，NAND門804在節(jié)點806上的輸出將表示存在電池或較高電壓。提供由兩個NAND門808和810構成的鎖存器。NAND門810的一個輸入端由節(jié)點806上的通過反相器814反相的信號驅動。NAND門810的另一個輸入端連接到NAND門808的輸出端。NAND門808的一個輸入端連接到節(jié)點806，其另一個輸入端連接到NAND門810的輸出端。NAND門808是3輸入端NAND門，其另一個輸入端連接到使能信號“ON”，以啟動其操作。NAND門810的輸出包括VDDSEL信號，NAND門808的輸出包括電池選擇信號，VBATSEL。信號VDDSEL輸入到p溝道晶體管830的柵極，p溝道晶體管830是連接在RTC電源電壓節(jié)點832，VRTC與VDD節(jié)點834上的VDD之間的通路晶體管。VBATSEL信號連接到p溝道通路晶體管836的柵極，其源極/漏極通路連接在節(jié)點832與電池節(jié)點838之間，節(jié)點838連接到電池電壓VBAT。切換電路用于選擇電源輸入引腳上的電源電壓或者電池輸入引腳上的電池電壓為節(jié)點832供電。這是傳統(tǒng)的電路。
現(xiàn)在參照圖9，其給出了RTC振蕩器的一種配置的示意圖。通常，傳統(tǒng)的振蕩器被配置為晶體振蕩器。提供振蕩器n溝道晶體管902連接在輸出節(jié)點904與地之間。反饋電阻器906連接在節(jié)點904與晶體管902的柵極之間。晶體管902的柵極通過電阻器908與第一晶體端910連接。第二晶體端912通過串聯(lián)電阻器914連接到節(jié)點904。節(jié)點904通過來自電源電壓的電流源916驅動。在芯片外部的晶體920連接在第一與第二晶體端910與912之間。當晶體920如此設置時，將控制振蕩器的振蕩。節(jié)點904驅動放大器922，然后通過驅動器926驅動節(jié)點924上的時鐘輸出。這是傳統(tǒng)的振蕩器電路。
現(xiàn)在參照圖10，其給出了被配置成不通過晶體運行的振蕩器的配置示意圖。在此配置中，晶體管902使其柵極連接到節(jié)點1002，電容器1004連接在節(jié)點1002與地之間。第一和第二晶體輸入引腳910和912通過外部短路電路1006連接在一起。電容器1008連接在節(jié)點904與地之間。節(jié)點1002上的晶體管902的柵極也驅動n溝道晶體管1010的柵極，其源極/漏極通路連接在節(jié)點1012與地之間。節(jié)點1012通過電流源1014驅動，節(jié)點1012驅動限流放大器1016。限流放大器1016通過正電流源1018和負電流源1020限制。放大器1016驅動三個串聯(lián)連接的緩存器放大器1024、1026和1028，以驅動節(jié)點1030。節(jié)點1030輸入到兩輸入端NOR門1032的一個輸入端，其輸出端驅動n溝道晶體管1034的柵極。晶體管1034的源極/漏極通路連接在節(jié)點1002與地之間。
CPU核具有多個功率管理模式，這些功率管理模式為兩種軟件可編程的功率管理模式。第一模式是空閑模式，第二模式是停止模式。在空閑模式中，當留下外設并且內部時鐘起作用時，停止CPU的操作。因此，定時器、數(shù)據(jù)轉換器和高頻精確時鐘以及低頻時鐘保持有效。在停止模式中，CPU停止，使其不產(chǎn)生對與其相關的數(shù)字電路的任何轉變，所有的中斷和定時器處于無效模式，內部振蕩器的操作停止。模擬外設將保持在他們被選擇的狀態(tài)。由于時鐘運行在空閑模式，所以功耗取決于系統(tǒng)時鐘頻率以及在進入空閑模式之前處于有效模式中的外設的數(shù)量。在停止模式中，消耗了最小功率。提供了內部功率控制寄存器，為8位寄存器。位0提供了空閑模式，位1提供了停止模式，剩余的位預留。當位1或位2是高(不都是高)時，然后將選擇適當模式。對任一位寫入邏輯“1”將選擇適當模式，并強制處理器進入該模式。此外，通過在精確振蕩器的高頻晶體控制與低頻振蕩器之間選擇能夠改變功率。高頻或精確振蕩器通常工作在24MHz范圍內，低頻時鐘工作在大約80kHz。通過較低的時鐘頻率，由于數(shù)字電路中將出現(xiàn)較少轉變的因素，所以數(shù)字電路將消耗較少的功率。即使在停止模式中，當處理器基本上不活動時，RTC將保持運行，并且時鐘進入內部定時器，保持運行時間值。當提供備用電池時，即使從電源電壓端移除功耗也將保持這樣。此外，其操作是非常低功率工作模式。
盡管已經(jīng)詳細說明了優(yōu)選實施例，但是應當理解，在不脫離由后附權利要求限定的本發(fā)明的實質與范圍的情況下，能夠在其中進行各種改變、替換和修改。
權利要求
1.一種具有單獨的實時時鐘的微控制單元，包括處理電路，用于接收數(shù)字信息并處理所述接收的數(shù)字信息；主時鐘電路，用于為所述處理電路提供定時；功率控制電路，用于控制提供給所述處理電路和所述主時鐘電路的功率，控制其工作以至少全功率模式和降低功率模式工作，全功率模式從電源電壓輸入端引入全部功率水平，降低功率模式從所述電源電壓輸入端引入小于全部功率水平的功率；和獨立的實時時鐘電路，所述獨立的實時時鐘電路包括實時時鐘電路，與所述主時鐘電路獨立地工作，定時器，由所述實時時鐘電路鐘控，為其輸出增加存儲的時間值，所述實時時鐘電路具有定義的時基，輸入/輸出(I/O)設備，允許所述處理電路存取所述定時器輸出的結果，和功率管理電路，用于管理提供給所述獨立的實時時鐘電路的功率，使得所述實時時鐘電路、所述定時器和所述I/O設備工作，而不管所述處理電路和所述主時鐘電路工作的功率模式。
2.如權利要求1所述的微控制單元，其中所述主時鐘電路工作在第一高時鐘頻率或第二低時鐘頻率，其中當工作在所述高頻率時所述處理電路引入更多的功率，并且在所述降低功率模式期間，所述功率控制電路用于使所述處理電路工作在所述低時鐘頻率。
3.如權利要求1所述的微控制單元，其中在降低功率模式期間，所述功率控制電路用于暫停所述主時鐘電路的工作以便工作在所述降低功率模式。
4.如權利要求1所述的微控制單元，進一步包括多路復用器，用于使所述處理電路使用所述實時時鐘電路工作。
5.如權利要求1所述的微控制單元，其中至少通過所述處理電路，所述功率控制電路在所述電源電壓輸入端引入功率基本上為零功率的情況下工作在所述降低功率模式。
6.如權利要求1所述的微控制單元，其中所述實時時鐘電路中的所述I/O設備包括鎖存器，用于響應對鎖存信號的接收而存儲所述定時器的結果，所述鎖存器被連接為向所述處理電路提供對所述定時器結果的存取。
7.如權利要求6所述的微控制單元，進一步包括緩沖存儲器，用于根據(jù)從所述處理電路接收的讀取指令，緩存所述鎖存器要從其輸出到處理電路的內容。
8.如權利要求6所述的微控制單元，進一步包括對所述鎖存器的寫入輸入端，使得所述處理電路能夠向所述鎖存器寫入信息，具有提供在所述實時時鐘電路中的更新電路，用于允許載入由所述處理電路寫入到所述鎖存器的內容，作為所述定時器的初始值以調整其中的值。
9.如權利要求1所述的微控制單元，其中所述實時時鐘電路進一步包括告警電路，用于比較預定的告警值與所述定時器輸出的結果，當進行真比較時，產(chǎn)生這種比較結果的指示作為對所述處理電路的輸出，用于對其采取預定動作。
10.如權利要求9所述的微控制單元，其中所述告警是可通過所述處理電路編程的。
11.如權利要求1所述的微控制單元，其中所述的功率管理電路包括電池備用電源，用于在從所述電源電壓輸入端去除功率時向所述實時時鐘電路提供電池備用，使得所述實時時鐘電路的功率不會中斷。
12.一種具有單獨的實時時鐘的微控制單元，包括處理電路；主時鐘電路，用于為所述處理電路提供定時；功率控制電路，用于控制提供給所述處理電路和所述主時鐘電路的功率，以控制其工作以至少全功率模式和降低功率模式工作，全功率模式從電源電壓輸入端引入第一功率水平的功率，降低功率模式從所述電源電壓輸入端引入小于第一功率水平的功率；和獨立的實時時鐘電路，所述獨立的實時時鐘電路包括實時時鐘電路，具有定義的時基，定時器，由所述實時時鐘電路鐘控，為其輸出增加存儲的時間值，控制輸出端，用于允許所述實時時鐘控制所述功率控制電路的操作。
13.如權利要求12所述的微控制單元，其中所述控制輸出端包括用于產(chǎn)生中斷的中斷電路，所述功率控制電路包括中斷處理機，用于響應通過所述實時時鐘電路中的所述控制輸出端產(chǎn)生的所述中斷，在所述處理電路中開始中斷例程。
14.如權利要求13所述的微控制單元，其中所述中斷電路工作以便比較所述定時器的內容與預存儲的告警值，并在所述定時器的內容超過所述內容時產(chǎn)生所述中斷。
15.如權利要求12所述的微控制單元，其中所述主時鐘電路工作在暫停模式中，使得不對所述處理電路提供定時操作，所述控制輸出端用于使所述主時鐘電路終止暫停模式并恢復正常操作。
16.如權利要求12所述的微控制單元，其中所述實時時鐘電路包括輸入/輸出(I/O)設備，用于允許所述處理電路存取所述定時器輸出的結果。
17.如權利要求12所述的微控制單元，其中所述實時時鐘電路包括功率管理電路，用于管理提供給所述獨立的實時時鐘電路的功率，使得無論所述處理電路和所述主時鐘電路工作的功率模式所述實時時鐘電路、所述定時器和所述I/O設備都工作。
18.一種設置在半導體電路上的實時時鐘電路，半導體電路具有處理電路，處理電路具有用于為其提供定時的相關的主時鐘電路，通過功率控制電路控制提供給處理電路的功率，控制其工作以至少全功率模式和降低功率模式工作，所述全功率模式從電源電壓輸入端引入全部功率水平，所述降低功率模式從所述電源電壓輸入端引入小于全部功率水平的功率，所述實時時鐘電路包括實時時鐘電路，與所述主時鐘電路獨立地工作，定時器，由所述實時時鐘電路鐘控，為其輸出增加存儲的時間值，所述實時時鐘電路具有定義的時基，輸入/輸出(I/O)設備，允許所述處理電路存取所述定時器輸出的結果，和功率管理電路，用于管理提供給所述獨立的實時時鐘電路的功率，使得在無論所述處理電路和所述主時鐘電路工作為何種功率模式所述實時時鐘電路、所述定時器和所述I/O設備都工作。
19.如權利要求18所述的實時時鐘，其中所述主時鐘電路工作在第一高時鐘頻率或第二低時鐘頻率，其中當工作在所述高頻率時所述處理電路引入更多的功率，并且在所述降低功率模式期間，所述功率控制電路用于使所述處理電路工作在所述低時鐘頻率。
20.如權利要求18所述的實時時鐘，其中在降低功率模式期間，所述功率控制電路用于暫停所述主時鐘電路的工作以便工作在所述降低功率模式。
21.如權利要求18所述的實時時鐘，進一步包括多路復用器，用于使所述處理電路使用所述實時時鐘電路工作。
22.如權利要求18所述的實時時鐘，其中至少通過所述處理電路，所述功率控制電路在從所述電源電壓輸入端引入功率基本上為零功率的情況下工作在所述降低功率模式。
23.如權利要求18所述的實時時鐘，其中所述I/O設備包括鎖存器，用于響應接收鎖存信號存儲所述定時器的結果，所述鎖存器被連接為向所述處理電路提供對所述定時器結果的存取。
24.如權利要求23所述的實時時鐘，進一步包括緩沖存儲器，用于根據(jù)從所述處理電路接收的讀取指令，緩存所述鎖存器要從其輸出到處理電路的內容。
25.如權利要求23所述的實時時鐘，進一步包括對所述鎖存器的寫入輸入端，使得所述處理電路能夠向所述鎖存器寫入信息，具有更新電路，用于允許載入由所述處理電路寫入到所述鎖存器的內容，作為所述定時器的初始值以調整其中的值。
26.如權利要求18所述的實時時鐘，進一步包括告警電路，用于比較預定的告警值與所述定時器輸出的結果，當進行真比較時，產(chǎn)生這種比較的指示作為對所述處理電路的輸出，用于對其采取預定動作。
27.如權利要求26所述的實時時鐘，其中所述告警是可通過所述處理電路編程的。
28.如權利要求18所述的實時時鐘，其中所述的功率管理電路包括電池備用電源，用于在從所述電源電壓輸入端去除功率時向所述實時時鐘電路提供電池備用，使得所述實時時鐘電路的功率不會中斷。
全文摘要
本發(fā)明公開一種具有單獨的實時時鐘(RTC)的微控制單元(MCU)。MCU包括處理電路，用于接收數(shù)字信息并處理接收的數(shù)字信息。主時鐘電路為處理電路提供定時。功率控制電路控制提供給處理電路和主時鐘電路的功率，控制其工作以至少全功率模式和降低功率模式工作，全功率模式從電源電壓輸入端引入全部功率水平，降低功率模式從電源電壓輸入端引入小于全部功率水平的功率。還提供了一種獨立的RTC電路，獨立的RTC電路包括與主時鐘電路獨立地工作的RTC時鐘電路。由RTC時鐘電路鐘控的定時器，用于為其輸出增加存儲的時間值，RTC時鐘電路具有定義的時基。輸入/輸出(I/O)設備為處理電路提供對由定時器輸出的結果的存取。功率管理電路管理提供給獨立的RTC電路的功率，使得RTC時鐘電路、定時器、和I/O設備工作，而不管處理電路和主時鐘電路工作的功率模式。
文檔編號G06F1/26GK101023403SQ200580025830
公開日2007年8月22日 申請日期2005年6月29日 優(yōu)先權日2004年6月30日
發(fā)明者肯尼思·W.·弗納爾德, E·D·阿爾法諾 申請人:芯科實驗室有限公司