專利名稱：一種數(shù)字信號(hào)處理器的實(shí)時(shí)調(diào)試器的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型屬于數(shù)字信號(hào)處理技術(shù)領(lǐng)域，涉及數(shù)字信號(hào)處理器仿真系統(tǒng)，具體地說是一種數(shù)字信號(hào)處理器的實(shí)時(shí)調(diào)試器。
背景技術(shù)：
在現(xiàn)有的數(shù)字信號(hào)處理中，實(shí)時(shí)調(diào)試裝置的結(jié)構(gòu)框圖如圖1所示包括含有數(shù)字信號(hào)處理器的目標(biāo)板1、JTEG口仿真器2、計(jì)算機(jī)3。
自從80年代初單片數(shù)字信號(hào)處理器芯片誕生以來，實(shí)時(shí)數(shù)字信號(hào)處理器技術(shù)在國民經(jīng)濟(jì)和社會(huì)生活的各個(gè)方面得到了廣泛的應(yīng)用，并逐漸成為電子產(chǎn)品更新?lián)Q代的決定因素。但在數(shù)字信號(hào)處理器芯片的開發(fā)調(diào)試過程中，開發(fā)工具的功能是否齊全，使用是否方便，在很大程度上將影響數(shù)字信號(hào)處理器系統(tǒng)的開發(fā)周期以及產(chǎn)品上市時(shí)間。數(shù)字信號(hào)處理器芯片的開發(fā)工具通常借助于計(jì)算機(jī)，即采用主機(jī)-仿真器-目標(biāo)板的方法構(gòu)成開發(fā)環(huán)境。主機(jī)選用計(jì)算機(jī)，目標(biāo)板為裝有數(shù)字信號(hào)處理器芯片的硬件系統(tǒng)，仿真器一端通過JTAG接口和目標(biāo)板連接，仿真器另一端和計(jì)算機(jī)的串口、并口或USB口相連(視具體仿真器而定)，通過JTAG接口，仿真器能夠觀察到數(shù)字信號(hào)處理器內(nèi)的所有存儲(chǔ)器和寄存器。但在實(shí)際使用過程中發(fā)現(xiàn)基于JTAG接口的仿真器要監(jiān)視變量或設(shè)斷點(diǎn)時(shí)就要降速運(yùn)行，因此對(duì)于流式數(shù)據(jù)的視頻圖像處理而言，不能實(shí)時(shí)監(jiān)視變量的變化情況，另外仿真器與目標(biāo)板距離較短約10厘米，而仿真器與計(jì)算機(jī)的距離約1米，這使得在應(yīng)用現(xiàn)場有時(shí)很不方便。

發(fā)明內(nèi)容
為了解決現(xiàn)有技術(shù)中基于JTAG接口的仿真器對(duì)于流式數(shù)據(jù)的視頻圖像處理不能實(shí)時(shí)監(jiān)視變量的變化情況，及仿真器與目標(biāo)板距離較短在應(yīng)用現(xiàn)場有時(shí)很不方便的問題，本實(shí)用新型提供一種可實(shí)時(shí)監(jiān)視變量變化情況的用于數(shù)字信號(hào)處理器的實(shí)時(shí)調(diào)試裝置。該裝置與目標(biāo)板的距離可達(dá)20米以上。
本實(shí)用新型由目標(biāo)板1，調(diào)試器板4，計(jì)算機(jī)3三部分構(gòu)成，其中的調(diào)試器板4代替現(xiàn)有技術(shù)中的仿真器2。
本實(shí)用新型的結(jié)構(gòu)如圖2所示。
本實(shí)用新型目標(biāo)板1包括數(shù)字信號(hào)處理器的LVTTL總線接口1-1，數(shù)據(jù)總線作為輸出總線時(shí)接口轉(zhuǎn)換電路1-2，數(shù)據(jù)總線作為輸入總線時(shí)接口轉(zhuǎn)換電路1-3，地址和控制總線接口轉(zhuǎn)換電路1-4，LVDS總線接口1-5。LVTTL總線接口1-1通過接口轉(zhuǎn)換電路1-2，1-3，1-4與LVDS總線接口1-5相連接。本實(shí)用新型目標(biāo)板1中，數(shù)據(jù)總線接口轉(zhuǎn)換電路1-2信號(hào)傳輸是單向的，從LVTTL總線接口1-1到LVDS總線接口1-5，數(shù)據(jù)總線接口轉(zhuǎn)換電路1-3信號(hào)傳輸是單向的，從LVDS總線接口1-5到LVTTL總線接口1-1，由數(shù)據(jù)總線接口轉(zhuǎn)換電路1-2和數(shù)據(jù)總線接口轉(zhuǎn)換電路1-3構(gòu)成了雙向數(shù)據(jù)總線。地址、控制總線接口轉(zhuǎn)換電路1-4的信號(hào)傳輸是單向的，從LVTTL總線接口1-1到LVDS總線接口1-5。
實(shí)時(shí)調(diào)試器板4包括LVDS總線接口4-1、數(shù)據(jù)總線作為輸出總線時(shí)接口轉(zhuǎn)換電路4-2，數(shù)據(jù)總線作為輸入總線時(shí)接口轉(zhuǎn)換電路4-3，地址和控制總線接口轉(zhuǎn)換電路4-4，可編程邏輯器件4-5，單片機(jī)4-6，串口轉(zhuǎn)換器件4-7。本實(shí)用新型調(diào)試器板4中，數(shù)據(jù)總線接口轉(zhuǎn)換電路4-2信號(hào)傳輸是單向的，從LVDS總線接口4-1到可編程邏輯器件4-5，數(shù)據(jù)總線接口轉(zhuǎn)換電路4-3信號(hào)傳輸是單向的，從可編程邏輯器件4-5到LVDS總線接口4-1，由數(shù)據(jù)總線接口轉(zhuǎn)換電路4-2和數(shù)據(jù)總線接口轉(zhuǎn)換電路4-3構(gòu)成了雙向數(shù)據(jù)總線。地址、控制總線接口轉(zhuǎn)換電路4-4的信號(hào)傳輸是單向的，從LVDS總線接口4-1到可編程邏輯器件4-5。由可編程邏輯器件4-5到單片機(jī)4-6信號(hào)傳輸是雙向的，由單片機(jī)4-6到串口轉(zhuǎn)換器件4-7信號(hào)傳輸也是雙向的。
目標(biāo)板1與調(diào)試器板4用40芯電纜將LVDS總線接口1-5和LVDS總線接口4-1雙向連接，調(diào)試器板4與計(jì)算機(jī)3通過標(biāo)準(zhǔn)串口轉(zhuǎn)換電路4-7雙向連接。
由于大規(guī)?，F(xiàn)場可編程門陣列的廣泛應(yīng)用，因此通常使用數(shù)字信號(hào)處理器都是將其數(shù)據(jù)總線、地址總線和控制信號(hào)連到現(xiàn)場可編程門陣列中。利用現(xiàn)場可編程門陣列I/O管腳可靈活配置成輸入、輸出或雙向傳輸?shù)奶匦?，將?shù)據(jù)總線配置成雙向傳輸，地址和控制總線配置成輸出方式。連到數(shù)字信號(hào)處理器的LVTTL總線接口上。
本實(shí)用新型的數(shù)字信號(hào)處理器的LVTTL總線接口1-1將LVTTL電平的數(shù)據(jù)、地址和控制信號(hào)經(jīng)過接口轉(zhuǎn)換電路轉(zhuǎn)換成LVDS電平標(biāo)準(zhǔn)，送到LVDS總線接口進(jìn)行長線傳輸，增大目標(biāo)板和調(diào)試器板的距離；在實(shí)時(shí)調(diào)試器板中，將來自目標(biāo)板上LVDS的數(shù)據(jù)、地址和控制信號(hào)經(jīng)過接口轉(zhuǎn)換電路再轉(zhuǎn)成LVTTL電平，提供給可編程邏輯器件進(jìn)行鎖存，單片機(jī)讀取可編程邏輯器件鎖存后的數(shù)據(jù)，將其轉(zhuǎn)成串行信號(hào)從單片機(jī)串口送到串口電平轉(zhuǎn)換器件轉(zhuǎn)成標(biāo)準(zhǔn)232格式發(fā)送到計(jì)算機(jī)中。同時(shí)單片機(jī)讀取計(jì)算機(jī)串口送來數(shù)字信號(hào)處理器的程序數(shù)據(jù)后將其送到可編程邏輯器件中鎖存，鎖存后的數(shù)據(jù)再經(jīng)過兩次電平轉(zhuǎn)換電路送到數(shù)字信號(hào)處理器中，數(shù)字信號(hào)處理器上電的自動(dòng)加載程序?yàn)閺挠?jì)算機(jī)讀程序代碼，讀完后執(zhí)行該代碼。本實(shí)用新型中，地址、控制信號(hào)是單向的，從目標(biāo)板到調(diào)試器板，而數(shù)據(jù)信號(hào)是雙向的，將所要監(jiān)視的變量從目標(biāo)板送到調(diào)試器板，將程序數(shù)據(jù)從調(diào)試器板讀到目標(biāo)板中。
各部件連接關(guān)系在目標(biāo)板上，數(shù)字信號(hào)處理器的LVTTL總線接口1-1，該總線接口包括數(shù)據(jù)總線、地址總線和控制信號(hào)，數(shù)據(jù)總線作為輸出總線時(shí)和接口轉(zhuǎn)換電路1-2相連、總線接口1-1的數(shù)據(jù)總線作為輸入總線時(shí)和接口轉(zhuǎn)換電路1-3相連、總線接口1-1輸出的地址總線和控制信號(hào)和接口轉(zhuǎn)換電路1-4相連。將接口轉(zhuǎn)換電路1-2，1-3，1-4LVDS端和LVDS總線接口1-5相連。
在實(shí)時(shí)調(diào)試器板上，LVDS總線接口4-1的數(shù)據(jù)總線作為輸出總線時(shí)和接口轉(zhuǎn)換電路4-2相連、LVDS總線接口4-1的數(shù)據(jù)總線作為輸入總線時(shí)和接口轉(zhuǎn)換電路4-3相連、LVDS總線接口4-1的地址總線及控制信號(hào)和接口轉(zhuǎn)換電路4-4相連，將接口轉(zhuǎn)換電路4-2，4-3，4-4的LVTTL端和可編程邏輯器件4-5相連，可編程邏輯器件4-5鎖存后的數(shù)據(jù)和單片機(jī)4-6相連，單片機(jī)4-6的串口數(shù)據(jù)經(jīng)過串口電平轉(zhuǎn)換芯片4-7后和計(jì)算機(jī)3相連。
由于本實(shí)用新型中將數(shù)字信號(hào)處理器中所要觀察的數(shù)據(jù)直接送到計(jì)算機(jī)中，實(shí)現(xiàn)了數(shù)字信號(hào)處理器和計(jì)算機(jī)的實(shí)時(shí)通訊，可以實(shí)時(shí)觀察局部變量及任何所感興趣數(shù)據(jù)的變化情況。解決現(xiàn)有技術(shù)中不能監(jiān)視變量的實(shí)時(shí)變化及在應(yīng)用現(xiàn)場聯(lián)調(diào)不方便的問題，本實(shí)用新型有利于復(fù)雜算法的實(shí)時(shí)調(diào)試，縮短開發(fā)時(shí)間，同時(shí)由于調(diào)試器板與目標(biāo)板之間采用差分信號(hào)傳輸，傳輸距離可超過20米，適合于目標(biāo)板放在復(fù)雜的工作環(huán)境中進(jìn)行聯(lián)機(jī)調(diào)試。


圖1是現(xiàn)有技術(shù)用于數(shù)字信號(hào)處理器的實(shí)時(shí)調(diào)試器結(jié)構(gòu)框圖。圖中1為含有數(shù)字信號(hào)處理器的目標(biāo)板、2為JTEG口仿真器、3為計(jì)算機(jī)。
圖2是本實(shí)用新型結(jié)構(gòu)圖，也是說明書摘要附圖。圖中1-1為LVTTL總線接口，1-2為接口轉(zhuǎn)換電路，1-3為接口轉(zhuǎn)換電路，1-4為接口轉(zhuǎn)換電路，1-5為LVDS總線接口，4-1為實(shí)時(shí)調(diào)試器板上的LVDS總線接口，4-2為接口轉(zhuǎn)換電路，4-3為接口轉(zhuǎn)換電路，4-4為接口轉(zhuǎn)換電路，4-5為可編程邏輯器件，4-6為單片機(jī)，4-7為串口轉(zhuǎn)換器件，3為計(jì)算機(jī)。
圖3是本實(shí)用新型一個(gè)實(shí)施例在目標(biāo)板上的電路結(jié)構(gòu)圖。
圖4是本實(shí)用新型一個(gè)實(shí)施例在調(diào)試器板上的電路結(jié)構(gòu)圖。
具體實(shí)施方式
以下結(jié)合附圖和實(shí)施例對(duì)本實(shí)用新型進(jìn)一步說明。
LVTTL是低電壓晶體管-晶體管邏輯，LVDS是低電壓差分信號(hào)。
本實(shí)用新型的實(shí)施例按如圖2所示的結(jié)構(gòu)框圖實(shí)現(xiàn)，包括目標(biāo)板上數(shù)字信號(hào)處理器的LVTTL總線接口1-1、數(shù)據(jù)總線作為輸出總線時(shí)接口轉(zhuǎn)換電路1-2、數(shù)據(jù)總線作為輸入總線時(shí)接口轉(zhuǎn)換電路1-3、地址和控制總線接口轉(zhuǎn)換電路1-4、LVDS總線接口1-5、實(shí)時(shí)調(diào)試器板上的LVDS總線接口4-1、數(shù)據(jù)總線作為輸出總線時(shí)接口轉(zhuǎn)換電路4-2、數(shù)據(jù)總線作為輸入總線時(shí)接口轉(zhuǎn)換電路4-3、地址和控制總線接口轉(zhuǎn)換電路4-4、可編程邏輯器件4-5、單片機(jī)4-6、串口轉(zhuǎn)換器件4-7、計(jì)算機(jī)3。其中，1-1、1-2、1-3、1-4、1-5在目標(biāo)板上，4-1、4-2、4-3、4-4、4-5、4-6、4-7在實(shí)時(shí)調(diào)試器板上。
圖3、圖4是本實(shí)用新型的一個(gè)具體實(shí)施例，數(shù)字信號(hào)處理器的LVTTL總線接口1-1是數(shù)字信號(hào)處理器的信號(hào)經(jīng)過現(xiàn)場可編程門陣列后輸出到20芯插座上的數(shù)據(jù)、地址和控制信號(hào)；數(shù)據(jù)總線作為輸出總線時(shí)接口轉(zhuǎn)換電路1-2采用2片DS90LV047，數(shù)據(jù)總線作為輸入總線時(shí)接口轉(zhuǎn)換電路1-3采用兩片DS90LV048；地址和控制總線接口轉(zhuǎn)換電路1-4采用2片DS90LV047；目標(biāo)板上LVDS總線接口1-5采用40芯插座，實(shí)時(shí)調(diào)試器板上LVDS總線接口4-1采用40芯插座，數(shù)據(jù)總線作為輸出總線時(shí)接口轉(zhuǎn)換電路4-2采用2片DS90LV048、數(shù)據(jù)總線作為輸入總線時(shí)接口轉(zhuǎn)換電路4-3采用2片DS90LV047、地址和控制總線接口轉(zhuǎn)換電路4-4采用2片DS90LV048、可編程邏輯器件4-5采用EPM7128E、單片機(jī)4-6采用P8051、串口轉(zhuǎn)換器仵4-7采用MAX232、計(jì)算機(jī)3是任一帶有串口的計(jì)算機(jī)。目標(biāo)板和實(shí)時(shí)調(diào)試器板通過40芯電纜連接，由于采用LVDS傳輸，傳輸距離可超過20米。
實(shí)施例的連接關(guān)系如下數(shù)據(jù)總線的LVTTL格式表示為D[7:0]，數(shù)據(jù)總線的LVDS格式表示為D+[7:0]、D-[7:0]，地址總線的LVTTL格式表示為A[4:0]，地址總線的LVDS格式表示為A+[4:0]、A-[4:0]，控制信號(hào)的LVTTL格式表示為RD，WR，CS，控制信號(hào)的LVDS格式表示為RD+、RD-，WR+、WR-，CS+、CS-。DS90LV047器件把LVTTL轉(zhuǎn)換成LVDS電平標(biāo)準(zhǔn)，如D[7:0]轉(zhuǎn)換成D+[7:0]、D-[7:0]；DS90LV048器件把LVDS轉(zhuǎn)換成LVTTL電平標(biāo)準(zhǔn)，如D+[7:0]、D-[7:0]轉(zhuǎn)換成D[7:0]；在目標(biāo)板1上，數(shù)字信號(hào)處理器的LVTTL總線接口1-1的數(shù)據(jù)總線D[7:0]作為輸出總線時(shí)經(jīng)過兩片DS90LV047轉(zhuǎn)換成LVDS格式D+[7:0]、D-[7:0]、數(shù)據(jù)總線D[7:0]作為輸入總線時(shí)接收兩片DS90LV048來的LVDS數(shù)據(jù)總線信號(hào)、總線接口輸出的地址總線A[4:0]和讀信號(hào)RD、寫信號(hào)WR、片選信號(hào)CS經(jīng)過兩片DS90LV047轉(zhuǎn)換成LVDS格式A+[4:0]、A-[4:0]，RD+、RD-，WR+、WR-，CS+、CS-。將D+[7:0]、D-[7:0]，A+[4:0]、A-[4:0]，RD+、RD-，WR+、WR-，CS+、CS-連到40芯LVDS總線接口插座上，目標(biāo)板40芯LVDS總線接口插座和實(shí)時(shí)調(diào)試器板上的40芯LVDS總線接口插座經(jīng)過40芯電纜連接。
在實(shí)時(shí)調(diào)試器板4上，LVDS總線接口的數(shù)據(jù)總線D+[7:0]、D-[7:0]作為輸出總線時(shí)經(jīng)過兩片DS90LV048轉(zhuǎn)換成LVTTL電平D[7:0]和EPM7128的IO[7:0]相連、LVDS總線接口4-1的數(shù)據(jù)總線D+[7:0]、D-[7:0]作為輸入總線時(shí)接收兩片DS90LV047輸入的LVTTL電平D[7:0]、總線接口4-1的地址總線A+[4:0]、A-[4:0]及控制信號(hào)RD+、RD-，WR+、WR，CS+、CS-經(jīng)過兩片DS90LV048轉(zhuǎn)換成LVTTL電平的A[4:0]、RD、WR、CS和EPM7128的IO[12:8]、IO13、IO14、IO15相連，P8051的數(shù)據(jù)地址復(fù)用線AD[7:0]和EPM7128的IO[23:16]相連，P8051的高八位地址線A[15:8]和EPM7128的IO[31:24]相連，P8051的兩個(gè)中斷信號(hào)INT1，INT0和EPM7128的IO32，IO33相連，P8051的控制信號(hào)MRD、MWR、ALE分別和EPM7128的IO34，IO35，IO36相連，P8051的串口信號(hào)TXD、RXD和MAX232的TIN、ROUT相連，MAX232的TOUT、RIN和計(jì)算機(jī)串口相連。
權(quán)利要求1.一種數(shù)字信號(hào)處理器的實(shí)時(shí)調(diào)試器，由目標(biāo)板(1)、JTEG口仿真器(2)、計(jì)算機(jī)(3)三部分構(gòu)成，其特征是用調(diào)試器板(4)代替JTEG口仿真器(2)；所述的目標(biāo)板(1)包括數(shù)字信號(hào)處理器的LVTTL總線接口(1-1)，數(shù)據(jù)總線作為輸出總線時(shí)接口轉(zhuǎn)換電路(1-2)，數(shù)據(jù)總線作為輸入總線時(shí)接口轉(zhuǎn)換電路(1-3)，地址和控制總線接口轉(zhuǎn)換電路(1-4)，LVDS總線接口(1-5)；所述的實(shí)時(shí)調(diào)試器板(4)包括LVDS總線接口(4-1)，數(shù)據(jù)總線作為輸出總線時(shí)接口轉(zhuǎn)換電路(4-2)，數(shù)據(jù)總線作為輸入總線時(shí)接口轉(zhuǎn)換電路(4-3)，地址和控制總線接口轉(zhuǎn)換電路(4-4)，可編程邏輯器件(4-5)，單片機(jī)(4-6)，串口轉(zhuǎn)換器件(4-7)。
2.根據(jù)權(quán)利要求1所述的一種數(shù)字信號(hào)處理器的實(shí)時(shí)調(diào)試器，其特征是目標(biāo)板(1)中的LVTTL總線接口(1-1)通過接口轉(zhuǎn)換電路(1-2)、(1-3)、(1-4)與LVDS總線接口(1-5)相連接，接口轉(zhuǎn)換電路(1-2)從LVTTL總線接口(1-1)到LVDS總線接口(1-5)的信號(hào)傳輸是單向的，接口轉(zhuǎn)換電路(1-3)從LVDS總線接口(1-5)到LVTTL總線接口(1-1)的信號(hào)傳輸是單向的，由接口轉(zhuǎn)換電路(1-2)和接口轉(zhuǎn)換電路(1-3)構(gòu)成了雙向數(shù)據(jù)總線，地址、控制總線接口轉(zhuǎn)換電路(1-4)從LVTTL總線接口(1-1)到LVDS總線接口(1-5)的信號(hào)傳輸是單向的；調(diào)試器板(4)中的接口轉(zhuǎn)換電路(4-2)從LVDS總線接口(4-1)到可編程邏輯器件(4-5)的信號(hào)傳輸是單向的，接口轉(zhuǎn)換電路(4-3)從可編程邏輯器件(4-5)到LVDS總線接口(4-1)的信號(hào)傳輸是單向的，由接口轉(zhuǎn)換電路(4-2)和接口轉(zhuǎn)換電路(4-3)構(gòu)成了雙向數(shù)據(jù)總線，地址、控制總線接口轉(zhuǎn)換電路(4-4)從LVDS總線接口(4-1)到可編程邏輯器件(4-5)的信號(hào)傳輸是單向的，由可編程邏輯器件(4-5)到單片機(jī)(4-6)信號(hào)傳輸是雙向的，由單片機(jī)(4-6)到串口轉(zhuǎn)換器件(4-7)信號(hào)傳輸也是雙向的；目標(biāo)板(1)與調(diào)試器板(4)用40芯電纜將LVDS總線接口(1-5)和LVDS總線接口(4-1)雙向連接，調(diào)試器板(4)與計(jì)算機(jī)(3)通過標(biāo)準(zhǔn)串口轉(zhuǎn)換電路(4-7)雙向連接。3、根據(jù)權(quán)利要求2所述的一種數(shù)字信號(hào)處理器的實(shí)時(shí)調(diào)試器，其特征是數(shù)字信號(hào)處理器的LVTTL總線接口(1-1)是數(shù)字信號(hào)處理器的信號(hào)經(jīng)過現(xiàn)場可編程門陣列后輸出到20芯插座上的數(shù)據(jù)、地址和控制信號(hào)；目標(biāo)板(1)上接口轉(zhuǎn)換電路(1-2)采用兩片DS90LV047，接口轉(zhuǎn)換電路(1-3)采用兩片DS90LV048，地址和控制總線接口轉(zhuǎn)換電路(1-4)采用兩片DS90LV047，LVDS總線接口(1-5)采用40芯插座；實(shí)時(shí)調(diào)試器板(4)上LVDS總線接口(4-1)采用40芯插座，接口轉(zhuǎn)換電路(4-2)采用兩片DS90LV048，接口轉(zhuǎn)換電路(4-3)采用兩片DS90LV047，地址和控制總線接口轉(zhuǎn)換電路(4-4)采用兩片DS90LV048，可編程邏輯器件(4-5)采用EPM7128E，單片機(jī)(4-6)采用P8051，串口轉(zhuǎn)換器件(4-7)采用MAX232；計(jì)算機(jī)(3)是任一帶有串口的計(jì)算機(jī)。
專利摘要本實(shí)用新型屬于數(shù)字信號(hào)處理技術(shù)領(lǐng)域，是一種數(shù)字信號(hào)處理器的實(shí)時(shí)調(diào)試器，由目標(biāo)板、調(diào)試器板、計(jì)算機(jī)三部分構(gòu)成。目標(biāo)板包括LVTTL總線接口，數(shù)據(jù)總線接口轉(zhuǎn)換電路，地址和控制總線接口轉(zhuǎn)換電路，LVDS總線接口。實(shí)時(shí)調(diào)試器板包括LVDS總線接口，數(shù)據(jù)總線接口轉(zhuǎn)換電路，地址和控制總線接口轉(zhuǎn)換電路，可編程邏輯器件4，單片機(jī)，串口轉(zhuǎn)換器件。目標(biāo)板與調(diào)試器板通過LVDS總線接口雙向連接，調(diào)試器板與計(jì)算機(jī)通過標(biāo)準(zhǔn)串口轉(zhuǎn)換電路雙向連接。本實(shí)用新型解決了現(xiàn)有技術(shù)中不能監(jiān)視變量實(shí)時(shí)變化及在應(yīng)用現(xiàn)場聯(lián)調(diào)不方便的問題，有利于復(fù)雜算法的實(shí)時(shí)調(diào)試，縮短開發(fā)時(shí)間，傳輸距離可超過20米，適合于目標(biāo)板放在復(fù)雜環(huán)境中進(jìn)行聯(lián)機(jī)調(diào)試。
文檔編號(hào)G06F11/36GK2785038SQ200520028139
公開日2006年5月31日 申請(qǐng)日期2005年1月13日 優(yōu)先權(quán)日2005年1月13日
發(fā)明者李桂菊, 劉艷瀅 申請(qǐng)人:中國科學(xué)院長春光學(xué)精密機(jī)械與物理研究所