專利名稱：用于虛實地址變換及讀寫高速緩沖存儲器的方法及裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及用于處理器中虛實地址變換及讀寫高速緩沖存儲器的方法及裝置。
背景技術(shù)：
在虛擬存儲系統(tǒng)中，當處理器產(chǎn)生一個訪問請求時，一方面通過翻譯后援緩沖器(Translation Lookaside Buffer，簡稱TLB)將虛擬地址轉(zhuǎn)換成物理地址，另一方面同時訪問片內(nèi)高速緩沖存儲器，并對翻譯后援緩沖器轉(zhuǎn)換出來的物理地址與從高速緩沖存儲器讀出的標簽(TAG)物理地址進行比較，如果二者匹配，則高速緩沖存儲器命中并返回訪存結(jié)果；如果在翻譯后援緩沖器中找不到對應虛擬地址的表項，則產(chǎn)生例外并控制處理器進入到例外處理程序；如果在翻譯后援緩沖器中找到對應虛擬地址的表項但在高速緩沖存儲器中不命中，則需要從主存中讀取相應的物理塊進行替換。
為了加速將虛擬地址轉(zhuǎn)換為物理地址，在處理器的存儲器管理部件中設(shè)立了翻譯后援緩沖器，翻譯后援緩沖器中存儲各個邏輯頁地址和物理頁地址的表項，并且建立起兩者的映射關(guān)系，這樣在處理器內(nèi)部就可以完成從虛擬地址到物理地址的映射過程，加速從虛擬地址到物理地址的變換。
由于處理器與存儲器之間的速度差距變得越來越大，訪存速度成為約束處理器性能進一步提高的瓶頸，為了填補處理器與主存之間巨大的速度差距，在處理器和主存之間引入了高速緩沖存儲器，高速緩沖器存放處理器經(jīng)常訪問的指令或者數(shù)據(jù)，從而可以加快處理器的訪存速度。
翻譯后援緩沖器通常由兩部分組成，一部分是存儲頁表虛擬地址并同訪問的虛擬地址進行全相連比較的相聯(lián)存儲器(Content Addressable Memory，簡稱CAM)，另一部分是存儲物理地址頁表項，通過索引查找的隨機存儲器(RAM)。當一個虛擬地址訪問翻譯后援緩沖器時，先并行地在相聯(lián)存儲器中查找與當前虛擬地址匹配的虛擬頁表項，查到后，根據(jù)查到位置的索引訪問隨機存儲器，得到虛擬地址對應的物理頁表項。
高速緩沖存儲器通常由并行工作的兩部分隨機存儲器組成，一部分存放最近經(jīng)常訪問的物理塊指令或者數(shù)據(jù)，用來向處理器提供指令或者數(shù)據(jù)；另一部分存放對應物理塊的物理地址，用來判斷處理器訪存請求是否在高速緩沖存儲器中命中。
這樣，當處理器產(chǎn)生一個訪存請求時，一方面通過翻譯后援緩沖器轉(zhuǎn)換產(chǎn)生物理地址，另一方面通過高速緩沖存儲器讀出標簽物理地址和數(shù)據(jù)，如果命中則可以返回訪存結(jié)果；由于局部性，高速緩沖存儲器可以提供很高的命中率，因而可以大大提高處理器的性能。參見文獻1CACHE結(jié)構(gòu)與設(shè)計，齊家月，《微型機與應用》1995年第4期；和文獻2CACHE技術(shù)及其實現(xiàn)，汪士寬，桂林電子工業(yè)學院學報，第15卷，第1、2期，1995年6月。
然而，在現(xiàn)有技術(shù)的處理器中，對于每次訪存請求，都需要訪問一次翻譯后援緩沖器和高速緩沖存儲器中的隨機存儲器，因此消耗了比較多的功耗。而本發(fā)明利用局部性原理，可以大大減少對翻譯后援緩沖器和高速緩沖存儲器中隨機存儲器的訪問次數(shù)，有效地降低了訪存部件以及整個處理器的功耗。

發(fā)明內(nèi)容
本發(fā)明的目的是克服現(xiàn)有技術(shù)的不足，從而提供一種能夠降低翻譯后援緩沖器和高速緩沖存儲器電路的功耗，同時不影響處理器的性能的虛實地址變換以及讀寫高速緩沖存儲器的方法及裝置。
為了達到上述目的，本發(fā)明采取的技術(shù)方案如下用于虛實地址變換及讀寫高速緩沖存儲器的方法，包括以下步驟a)將指令/數(shù)據(jù)翻譯后援緩沖器將此次取指/數(shù)據(jù)訪問的虛擬地址與取指/數(shù)據(jù)虛擬地址歷史記錄相比較，判斷是否屬相同頁表或可直接映射空間？如果是，則不再訪問指令/數(shù)據(jù)翻譯后援緩沖器的隨機存儲器，并執(zhí)行下一步驟b)；如果否，執(zhí)行步驟d)；b)進一步判斷取指/數(shù)據(jù)訪問的虛擬地址與取指/數(shù)據(jù)虛擬地址歷史記錄是否在同一個高速緩沖存儲器行中？如果是，則不再訪問高速緩沖存儲器的隨機存儲器，直接對高速緩沖存儲器行緩沖區(qū)進行讀寫操作，并執(zhí)行步驟e)；如果否，執(zhí)行下一步；c)進一步判斷取指/數(shù)據(jù)訪問虛擬地址是否是經(jīng)過高速緩沖存儲器的地址空間？如果是，則讀取高速緩沖存儲器并用讀出值更新高速緩沖存儲器行緩沖區(qū)，并執(zhí)行步驟e)；如果否，則直接訪問主存，不更新高速緩沖存儲器行緩沖區(qū)，然后執(zhí)行步驟e)；d)以普通方式進行虛實地址轉(zhuǎn)換并讀寫高速緩沖存儲器，同時將從高速緩沖存儲器中讀出的指令/數(shù)據(jù)更新到指令/數(shù)據(jù)高速緩沖存儲器行緩沖區(qū)中；并執(zhí)行下一步驟e)；e)返回取指結(jié)果/數(shù)據(jù)訪問結(jié)果；在上述方案中，在所述步驟d)中，所述虛實地址轉(zhuǎn)換以及讀寫高速緩沖存儲器的普通方式主要包括如下操作指令/數(shù)據(jù)翻譯后援緩沖器根據(jù)取指/數(shù)據(jù)訪問虛擬地址查詢隨機存儲器，讀出相應的物理地址；同時指令/數(shù)據(jù)高速緩沖存儲器根據(jù)取指/數(shù)據(jù)訪問虛擬地址的低位地址訪問相應的隨機存儲器，讀出相應位置的標簽物理地址和物理塊數(shù)據(jù)值。
用于虛實地址變換與讀寫高速緩沖存儲器的裝置，如圖2虛線框內(nèi)所示，包括一用于存放虛擬地址并根據(jù)虛擬地址進行散列變換產(chǎn)生索引的相聯(lián)存儲器21；一第一隨機存儲器22，所述相聯(lián)存儲器21產(chǎn)生的索引作為該第一隨機存儲器22的地址來讀取虛擬地址對應的頁表項；一第二隨機存儲器27，用于存儲標簽物理地址；一第三隨機存儲器28，用于存儲物理塊內(nèi)容；其特征在于，還包括一第三判斷電路23，與所述第一隨機存儲器22相連接；一虛擬地址歷史記錄寄存器24，與第一判斷電路25、所述第一隨機存儲器22順序連接，所述虛擬地址歷史記錄寄存器24的地址歷史記錄與虛擬地址在所述第一判斷電路25進行判斷，產(chǎn)生的信號作為所述第一隨機存儲器22的使能信號；第二判斷電路26與所述虛擬地址歷史記錄寄存器24、第二隨機存儲器27、第三隨機存儲器28、三選一電路210分別連接；所述虛擬地址歷史記錄寄存器24的地址歷史記錄與虛擬地址在所述第二判斷電路26進行判斷，產(chǎn)生的信號作為第二隨機存儲器27和第三隨機存儲器28的使能信號；虛擬地址的低位作為第二隨機存儲器27和第三隨機存儲器28的地址，讀取對應地址物理塊的標簽物理地址和數(shù)值；所述第二隨機存儲器27和所述第一隨機存儲器22都與所述第三判斷電路23連接；由所述第三判斷電路23產(chǎn)生取指操作或數(shù)據(jù)訪問操作是否命中的信號；所述第三隨機存儲器28分別與高速緩沖存儲器行緩沖區(qū)29和三選一電路210連接；所述第二判斷電路26、所述第三判斷電路23、所述高速緩沖存儲器行緩沖區(qū)29、主存空間211分別與三選一電路210連接，由三選一電路210選擇第三隨機存儲器28讀出的值、高速緩沖存儲器行緩沖區(qū)29的值或者直接訪問處理器主存211的結(jié)果作為最終的結(jié)果。
在上述技術(shù)方案中，該裝置結(jié)合前述的虛實地址變換以及讀寫高速緩沖存儲器的方法，可以進行取指操作或數(shù)據(jù)訪問操作。
與現(xiàn)有技術(shù)相比，本發(fā)明的有益效果在于本發(fā)明利用局部性原理，一方面將需要變換成物理地址的虛擬地址同虛擬地址歷史記錄相比較，如果同屬一個虛擬頁表，則不訪問翻譯后援緩沖器的隨機存儲器部分，減少了對翻譯后援緩沖器中隨機存儲器的訪問次數(shù)；同時如果虛擬地址進一步與虛擬地址歷史記錄同屬于一個高速緩沖存儲器行，則不訪問高速緩沖存儲器的隨機存儲器部分，而是直接對高速緩沖存儲器行緩沖區(qū)進行讀寫操作。這樣通過將取指虛擬地址/數(shù)據(jù)虛擬地址與取指虛擬地址歷史記錄/數(shù)據(jù)虛擬地址歷史記錄相比較，可以同時顯著減少對翻譯后援緩沖器和高速緩沖存儲器中隨機存儲器的訪問次數(shù)，從而同時降低了翻譯后援緩沖器和高速緩沖存儲器的功耗，而又不會降低處理器的性能。


圖1表示本發(fā)明的虛實地址變換以及讀寫高速緩沖存儲器的方法的流程圖；圖2表示本發(fā)明的虛實地址變換以及讀寫高速緩沖存儲器的裝置電路框圖；圖3表示本發(fā)明的對于取指操作的虛實地址變換以及讀寫高速緩沖存儲器裝置框圖；圖4表示本發(fā)明的對于數(shù)據(jù)訪問操作的虛實地址變換以及讀寫高速緩沖存儲器裝置框圖；具體實施方式
下面結(jié)合附圖和具體實施方式
對本發(fā)明作進一步詳細描述本發(fā)明的目的是改進從虛擬地址到物理地址變換以及讀寫高速緩沖存儲器的過程，可以同時降低翻譯后援緩沖器電路和高速緩沖存儲器電路的功耗，同時還不影響處理器的性能。
如圖1所示，用于從虛擬地址向物理地址變換以及讀寫高速緩沖存儲器的方法，包括以下步驟步驟1，指令/數(shù)據(jù)翻譯后援緩沖器將此次取指/數(shù)據(jù)的虛地址同取指/數(shù)據(jù)訪問虛擬地址歷史記錄相比較，判斷是否屬相同頁表或可直接映射空間？如果是，執(zhí)行步驟2，如果否，執(zhí)行步驟8。
步驟2，控制訪問使能信號，不再訪問指令/數(shù)據(jù)翻譯后援緩沖器的隨機存儲器，并執(zhí)行下一步驟3。
步驟3，進一步判斷取指/數(shù)據(jù)訪問的虛擬地址與取指/數(shù)據(jù)虛擬地址歷史記錄是否在同一個高速緩沖存儲器行中？如果是，執(zhí)行步驟4，如果否，執(zhí)行步驟5；步驟4，控制訪問使能信號，不再訪問指令/數(shù)據(jù)高速緩沖存儲器的隨機存儲器，直接對高速緩沖存儲器行緩沖區(qū)進行讀寫操作，并執(zhí)行步驟9；步驟5，進一步判斷取指/數(shù)據(jù)訪問虛擬地址是否是經(jīng)過高速緩沖存儲器的地址空間？如果是，執(zhí)行步驟6；如果否，執(zhí)行步驟7；步驟6，讀取高速緩沖存儲器，并用讀出值更新高速緩沖存儲器行緩沖區(qū)，并執(zhí)行步驟9；步驟7，直接訪問主存，并且不更新高速緩沖存儲器行緩沖區(qū)，并執(zhí)行步驟9；步驟8，指令/數(shù)據(jù)翻譯后援緩沖器根據(jù)虛擬地址訪問隨機存儲器，讀出相應的物理地址；同時指令/數(shù)據(jù)高速緩沖存儲器根據(jù)指令/數(shù)據(jù)訪問虛擬地址的低位地址訪問相應隨機存儲器，讀出標簽物理地址和物理塊內(nèi)容；并將本次取指/數(shù)據(jù)訪問虛擬地址保存到取指/數(shù)據(jù)虛擬地址歷史記錄寄存器中，以及將讀出的指令/數(shù)據(jù)高速緩沖存儲器行的內(nèi)容保存到指令/數(shù)據(jù)高速緩沖存儲器行緩沖區(qū)中；并執(zhí)行步驟9；步驟9，返回取指結(jié)果/數(shù)據(jù)訪問結(jié)果；下面結(jié)合圖3和圖4詳細說明對應圖1中示出方法的本發(fā)明實施例的裝置。
如圖2中虛線框內(nèi)所示，對于取指操作，虛實地址變換以及讀寫高速緩沖存儲器的裝置包括取指相聯(lián)存儲器31，取指第一隨機存儲器32，取指第三判斷電路33，取指虛擬地址歷史記錄寄存器34，取指第一判斷電路35，取指第二判斷電路36，取指第二隨機存儲器37，取指第三隨機存儲器38，取指高速緩沖存儲器行緩沖區(qū)39，取指三選一電路310。
取指第一相聯(lián)存儲器31用于保存頁表項虛擬地址并與當前取指虛擬地址進行比較給出索引，取指第一隨機存儲器32用于存放頁表項并輸出物理地址，取指第三判斷電路33用于對頁表物理地址與標簽物理地址進行比較判斷并給出是否命中的信號，取指虛擬地址歷史記錄寄存器34用于保存上次成功訪問的取指虛擬地址歷史記錄，取指第一判斷電路35用于判斷本次取指虛擬地址是否與取指虛擬地址歷史記錄位于同一頁或者是否在直接映射空間，取指第二判斷電路36用于判斷本次取指虛擬地址是否與取指虛擬地址歷史記錄位于同一高速緩沖存儲器行中或者是否在不經(jīng)過高速緩沖存儲器的空間中，取指第二隨機存儲器37用于存儲指令物理塊的標簽物理地址，取指第三隨機存儲器38用于存儲指令物理塊的指令，取指高速緩沖存儲器行緩沖區(qū)39用于保存對應于取指虛擬地址歷史記錄的指令高速緩沖存儲器行的指令內(nèi)容，取指三選一電路310用于選擇指令高速緩沖存儲器讀出的指令、取指高速緩沖存儲器行緩沖區(qū)讀出的指令或者直接訪問主存的結(jié)果作為最終的取指輸出，處理器主存211用于存放程序和數(shù)據(jù)，并可以用直接訪問方式進行訪問。
如圖3中虛線框內(nèi)所示，對于數(shù)據(jù)訪問操作，虛實地址變換以及讀寫高速緩沖存儲器的裝置包括數(shù)據(jù)相聯(lián)存儲器41，數(shù)據(jù)第一隨機存儲器42，數(shù)據(jù)第三判斷電路43，數(shù)據(jù)虛擬地址歷史記錄44，數(shù)據(jù)第一判斷電路45，數(shù)據(jù)第二判斷電路46，數(shù)據(jù)第二隨機存儲器47，數(shù)據(jù)第三隨機存儲器48，數(shù)據(jù)高速緩沖存儲器行緩沖區(qū)49，數(shù)據(jù)三選一電路410。
數(shù)據(jù)第一相聯(lián)存儲器41用于保存頁表項虛擬地址并與當前數(shù)據(jù)訪問虛擬地址進行比較給出索引，數(shù)據(jù)第一隨機存儲器42用于存放頁表項并輸出物理地址，數(shù)據(jù)第三判斷電路43用于對頁表物理地址與標簽物理地址進行比較判斷并給出是否命中的信號，數(shù)據(jù)虛擬地址歷史記錄寄存器44用于保存上次成功訪問的數(shù)據(jù)訪問虛擬地址歷史記錄，數(shù)據(jù)第一判斷電路45用于判斷本次數(shù)據(jù)訪問虛擬地址是否與數(shù)據(jù)訪問虛擬地址歷史記錄位于同一頁或者是否在直接映射空間，數(shù)據(jù)訪問第二判斷電路46用于判斷本次數(shù)據(jù)訪問虛擬地址是否與數(shù)據(jù)訪問虛擬地址歷史記錄位于同一高速緩沖存儲器行中或者是否在不經(jīng)過高速緩沖存儲器的空間中，數(shù)據(jù)第二隨機存儲器47用于存儲數(shù)據(jù)物理塊的標簽物理地址，數(shù)據(jù)第三隨機存儲器48用于存儲數(shù)據(jù)物理塊的數(shù)據(jù)，數(shù)據(jù)高速緩沖存儲器行緩沖區(qū)49用于保存對應于數(shù)據(jù)訪問虛擬地址歷史記錄的數(shù)據(jù)高速緩沖存儲器行的數(shù)據(jù)內(nèi)容，數(shù)據(jù)三選一電路410用于選擇數(shù)據(jù)高速緩沖存儲器讀出的數(shù)據(jù)、數(shù)據(jù)高速緩沖存儲器行緩沖區(qū)讀出的數(shù)據(jù)或者直接訪問主存的結(jié)果作為最終的數(shù)據(jù)訪問結(jié)果輸出，處理器主存411用于存放程序和數(shù)據(jù)，并可以用直接訪問方式進行訪問。
取指第三判斷電路33為指令高速緩沖存儲器是否命中比較電路，用于比較指令翻譯后援緩沖器產(chǎn)生的頁表物理地址與指令高速緩沖存儲器產(chǎn)生的標簽物理地址，根據(jù)比較結(jié)果產(chǎn)生指令高速緩沖存儲器是否命中信號；所述數(shù)據(jù)訪問第三比較43為數(shù)據(jù)高速緩沖存儲器是否命中比較電路，用于比較數(shù)據(jù)翻譯后援緩沖器產(chǎn)生的頁表物理地址與數(shù)據(jù)高速緩沖存儲器產(chǎn)生的標簽物理地址，根據(jù)比較結(jié)果產(chǎn)生數(shù)據(jù)高速緩沖存儲器是否命中信號。
取指高速緩沖存儲器行緩沖區(qū)39用于保存對應于指令虛擬地址歷史記錄的指令物理塊指令值；數(shù)據(jù)高速緩沖存儲器行緩沖區(qū)49用于保存對應于數(shù)據(jù)虛擬地址歷史記錄的數(shù)據(jù)物理塊數(shù)據(jù)值。
取指三選一電路310用于選擇取指第三隨機存儲器38讀出的指令、指令高速緩沖存儲器行緩沖區(qū)39的指令或者直接訪問主存211的結(jié)果作為最終的取指結(jié)果；所述數(shù)據(jù)三選一電路410用于選擇數(shù)據(jù)第三隨機存儲器48讀出的數(shù)據(jù)、數(shù)據(jù)高速緩沖存儲器行緩沖區(qū)49的數(shù)據(jù)或者直接訪問主存411的結(jié)果作為最終的數(shù)據(jù)訪問結(jié)果。
所述取指第一隨機存儲器32用于存放取指虛實地址轉(zhuǎn)換的頁表項，取指第二隨機存儲器37用于存放指令物理塊的標簽物理地址，取指第三隨機存儲器38用于存放指令物理塊的指令值；所述數(shù)據(jù)第一隨機存儲器42用于存放數(shù)據(jù)訪問虛實地址轉(zhuǎn)換的頁表項，數(shù)據(jù)第二隨機存儲器47用于存放數(shù)據(jù)物理塊的標簽物理地址，數(shù)據(jù)第三隨機存儲器48用于存放數(shù)據(jù)物理塊的數(shù)據(jù)值。
本實施例中，取指相聯(lián)存儲器31與數(shù)據(jù)訪問相聯(lián)存儲器41可以是分離的，也可以是公用的；取指第一隨機存儲器32和數(shù)據(jù)第一隨機存儲器42可以是分離的，也可以是公用的；上述二者是分離或者公用不影響本裝置的操作與實現(xiàn)。
本裝置所用到的電路都可以從各芯片代工廠(如中芯國際集成電路制造公司、臺灣積體電路制造股份有限公司)公開提供的標準單元庫中得到。
由上述可知，本發(fā)明的優(yōu)點是通過將取指/數(shù)據(jù)訪問虛擬地址與取指虛擬地址歷史記錄/數(shù)據(jù)訪問虛擬地址歷史記錄相比較，可以同時明顯減少對指令/數(shù)據(jù)翻譯后援緩沖器和指令/數(shù)據(jù)高速緩沖存儲器中的隨機存儲器的訪問量，因而可以同時有效降低翻譯后援緩沖器和高速緩沖存儲器的功耗，同時又不會對處理器性能產(chǎn)生不利影響。
最后應說明的是以上實施例僅用以說明而非限制本發(fā)明的技術(shù)方案，盡管參照上述實施例對本發(fā)明進行了詳細說明，本領(lǐng)域的普通技術(shù)人員應當理解依然可以對本發(fā)明進行修改或者等同替換，而不脫離本發(fā)明的精神和范圍的任何修改或局部替換，其均應涵蓋在本發(fā)明的權(quán)利要求范圍當中。
權(quán)利要求
1.用于虛實地址變換及讀寫高速緩沖存儲器的方法，包括以下步驟a)將指令/數(shù)據(jù)翻譯后援緩沖器將此次取指/數(shù)據(jù)訪問的虛擬地址與取指/數(shù)據(jù)虛擬地址歷史記錄相比較，判斷是否屬相同頁表或可直接映射空間？如果是，則不再訪問指令/數(shù)據(jù)翻譯后援緩沖器的隨機存儲器，并執(zhí)行下一步驟b)；如果否，執(zhí)行步驟d)；b)進一步判斷取指/數(shù)據(jù)訪問的虛擬地址與取指/數(shù)據(jù)虛擬地址歷史記錄是否在同一個高速緩沖存儲器行中？如果是，則不再訪問高速緩沖存儲器的隨機存儲器，直接對高速緩沖存儲器行緩沖區(qū)進行讀寫操作，并執(zhí)行步驟e)；如果否，執(zhí)行下一步；c)進一步判斷取指/數(shù)據(jù)訪問虛擬地址是否是經(jīng)過高速緩沖存儲器的地址空間？如果是，則讀取高速緩沖存儲器并用讀出值更新高速緩沖存儲器行緩沖區(qū)，并執(zhí)行步驟e)；如果否，則直接訪問主存，不更新高速緩沖存儲器行緩沖區(qū)，然后執(zhí)行步驟e)；d)以普通方式進行虛實地址轉(zhuǎn)換并讀寫高速緩沖存儲器，同時將從高速緩沖存儲器中讀出的指令/數(shù)據(jù)更新到指令/數(shù)據(jù)高速緩沖存儲器行緩沖區(qū)中；并執(zhí)行下一步驟e)；e)返回取指結(jié)果/數(shù)據(jù)訪問結(jié)果。
2.根據(jù)權(quán)利要求1所述的用于虛實地址變換及讀寫高速緩沖存儲器的方法，其特征在于，在所述步驟d)中，所述虛實地址轉(zhuǎn)換以及讀寫高速緩沖存儲器的普通方式主要包括如下操作指令/數(shù)據(jù)翻譯后援緩沖器根據(jù)取指/數(shù)據(jù)訪問虛擬地址查詢隨機存儲器，讀出相應的物理地址；同時指令/數(shù)據(jù)高速緩沖存儲器根據(jù)取指/數(shù)據(jù)訪問虛擬地址的低位地址訪問相應的隨機存儲器，讀出相應位置的標簽物理地址和物理塊數(shù)據(jù)值。
3.用于虛實地址變換與讀寫高速緩沖存儲器的裝置，包括一用于存放虛擬地址并根據(jù)虛擬地址進行散列變換產(chǎn)生索引的相聯(lián)存儲器(21)；一第一隨機存儲器(22)，所述相聯(lián)存儲器(21)產(chǎn)生的索引作為該第一隨機存儲器(22)的地址來讀取虛擬地址對應的頁表項；一用于存儲標簽物理地址的第二隨機存儲器(27)；一用于存儲物理塊內(nèi)容第三隨機存儲器(28)；其特征在于，還包括一第三判斷電路(23)，與所述第一隨機存儲器(22)相連接；一虛擬地址歷史記錄寄存器(24)，與第一判斷電路(25)、所述第一隨機存儲器(22)順序連接，所述虛擬地址歷史記錄寄存器(24)的地址歷史記錄與虛擬地址在所述第一判斷電路(25)進行判斷，產(chǎn)生的信號作為所述第一隨機存儲器(22)的使能信號；第二判斷電路(26)與所述虛擬地址歷史記錄寄存器(24)、第二隨機存儲器(27)、第三隨機存儲器(28)、三選一電路(210)分別連接；所述虛擬地址歷史記錄寄存器(24)的地址歷史記錄與虛擬地址在所述第二判斷電路(26)進行判斷，產(chǎn)生的信號作為第二隨機存儲器(27)和第三隨機存儲器(28)的使能信號；虛擬地址的低位作為第二隨機存儲器(27)和第三隨機存儲器(28)的地址，讀取對應地址物理塊的標簽物理地址和數(shù)值；所述第二隨機存儲器(27)和所述第一隨機存儲器(22)都與所述第三判斷電路(23)連接；所述第三隨機存儲器(28)分別與高速緩沖存儲器行緩沖區(qū)(29)和三選一電路(210)連接；所述第二判斷電路(26)、所述第三判斷電路(23)、所述高速緩沖存儲器行緩沖區(qū)(29)、主存空間(211)分別與三選一電路(210)連接，由三選一電路(210)選擇第三隨機存儲器(28)讀出的值、高速緩沖存儲器行緩沖區(qū)(29)的值或者直接訪問處理器主存(211)的結(jié)果作為最終的結(jié)果。
4.根據(jù)權(quán)利要求3所述的用于虛實地址變換與讀寫高速緩沖存儲器的裝置，其特征在于，該裝置結(jié)合權(quán)利要求1所述的虛實地址變換以及讀寫高速緩沖存儲器的方法，能進行取指操作或數(shù)據(jù)訪問操作。
全文摘要
本發(fā)明公開了一種用于處理器中將虛擬地址轉(zhuǎn)換為物理地址及讀寫高速緩沖存儲器的方法及裝置。本發(fā)明利用局部性原理，一方面將需要變換成物理地址的虛擬地址同虛擬地址歷史記錄相比較，如果同屬一個虛擬頁表，則不訪問翻譯后援緩沖器的隨機存儲器部分，減少了對翻譯后援緩沖器中隨機存儲器的訪問次數(shù)；同時如果虛擬地址進一步與虛擬地址歷史記錄同屬于一個高速緩沖存儲器行，則不訪問高速緩沖存儲器的隨機存儲器部分，而是直接對高速緩沖存儲器行緩沖區(qū)進行讀寫操作。這樣顯著減少對翻譯后援緩沖器和高速緩沖存儲器中隨機存儲器的訪問次數(shù)，從而同時降低了翻譯后援緩沖器和高速緩沖存儲器的功耗，而又不會降低處理器的性能。
文檔編號G06F12/10GK1896972SQ20051008386
公開日2007年1月17日 申請日期2005年7月14日 優(yōu)先權(quán)日2005年7月14日
發(fā)明者黃海林, 唐志敏, 范東睿, 許彤 申請人:中國科學院計算技術(shù)研究所