一種基于自適應路由及調度策略的高速緩存裝置的制造方法
【專利摘要】本發(fā)明的一種基于自適應路由及調度策略的高速緩存裝置，包括控制器和外部高速緩沖存儲器組件；所述控制器包括速率預判模塊、輸入緩存I、II模塊、輸出緩存I、II模塊、路由及調度模塊、高速高速緩沖存儲器控制模塊和SSD控制模塊；自適應路由及調度模塊采用AOS虛擬信道動態(tài)調度協(xié)議，實現(xiàn)數(shù)據(jù)鏈路動態(tài)路由及存儲。所述高速緩沖存儲器組件利用外部高速緩沖存儲器件構建“內存條”，擴大數(shù)據(jù)存儲深度。本發(fā)明中利用控制器內部二級緩存和外部高速緩沖存儲器構建了三級數(shù)據(jù)路由與緩存機制，通過動態(tài)路由和調度的方法，實現(xiàn)了外部高速緩沖存儲器組件的高速輸入輸出數(shù)據(jù)通道緩存復用，提高了高速緩沖存儲器組件存儲帶寬的利用率。
【專利說明】
一種基于自適應路由及調度策略的高速緩存裝置
技術領域
[0001] 本發(fā)明涉及一種高速緩存設計方法，尤其涉一種基于自適應路由及調度策略的高 速緩存裝置。
【背景技術】
[0002] 隨著信息技術的快速發(fā)展，全球每年產生的信息量呈現(xiàn)爆炸式增長，海量信息的 存儲、處理對存儲系統(tǒng)性能提出了非常高的要求。通過應用緩存技術，可以實現(xiàn)存儲系統(tǒng)和 其它系統(tǒng)的接口兼容性、提高系統(tǒng)對數(shù)據(jù)的訪問速度和延長存儲系統(tǒng)的使用壽命。
[0003] 目前國內從事存儲系統(tǒng)緩存技術多是采用外部高速緩沖存儲器乒乓操作的方式， 在系統(tǒng)延時指標較高的應用場合，往往還需要配置存儲鏈路和回放鏈路兩個緩存。由于數(shù) 據(jù)傳輸?shù)耐话l(fā)性和存儲系統(tǒng)存儲介質不能雙工存取的物理性能，造成緩存帶寬的極大浪 費;并且存儲系統(tǒng)存儲介質操作頻次也相應增加，影響了存儲系統(tǒng)的工作壽命。

【發(fā)明內容】

[0004] 本發(fā)明的目的在于提供一種基于自適應路由及調度策略的高速緩存裝置，運用虛 擬信道調度策略和三級緩存技術，實現(xiàn)自適應路由及調度的高速緩存。
[0005] 為了實現(xiàn)上述目的，本發(fā)明提供了基于自適應路由及調度策略的高速緩存裝置， 包括控制器和高速緩沖存儲器；
[0006] 所述控制器包括高速緩沖存儲器控制模塊、速率預判模塊、輸入緩存I模塊、輸入 緩存Π 模塊、輸出緩存I模塊、輸出緩存II模塊、自適應路由及調度模塊、SSD控制模塊和輸 出協(xié)議模塊；
[0007] 所述高速緩沖存儲器控制模塊實現(xiàn)與高速緩沖存儲器接口控制；
[0008] 所述速率預判模塊根據(jù)輸入數(shù)據(jù)突發(fā)長度和數(shù)據(jù)輸出協(xié)議計算數(shù)據(jù)緩存需求閾 值，并將信息傳遞給自適應路由及調度模塊；
[0009] 輸入緩存I模塊用以接收輸入設備數(shù)據(jù)，根據(jù)緩存1/8滿、3/4滿狀態(tài)產生低優(yōu)先級 中斷IBUF_I_P0和高優(yōu)先級中斷IBUF_I_P1信號;輸入緩存II模塊用以接收外部高速緩沖存 儲器數(shù)據(jù)，根據(jù)緩存3/4空、1/8空狀態(tài)產生低優(yōu)先級中斷IBUF_II_P0和高優(yōu)先級中斷 IBUF_II_P1信號;輸出緩存I模塊用以接收SSD陣列輸入數(shù)據(jù)，根據(jù)緩存1/8滿、3/4滿狀態(tài)產 生低優(yōu)先級中斷〇BUF_I_PO和高優(yōu)先級中斷0BUF_I_P1信號;輸出緩存II模塊用以接收外部 高速緩沖存儲器數(shù)據(jù)或輸入緩存I模塊數(shù)據(jù)，根據(jù)緩存3/4空、1/8空狀態(tài)產生低優(yōu)先級中斷 0BUF_II_P0和高優(yōu)先級中斷0BUF_II_P1信號；
[0010] 自適應路由及調度模塊根據(jù)中斷隊列中請求情況和各中斷的優(yōu)先級進行內部緩 存的路由及調度，虛擬信道調度過程采用再配置靜態(tài)優(yōu)先級策略；同時，控制器內部的緩存 中斷分配有兩個優(yōu)先級的中斷信號，當高優(yōu)先級中斷信號產生時，自動將該緩存的優(yōu)先級 調整為最高，優(yōu)先處理該中斷;所述SSD陣列控制模塊實現(xiàn)與SSD陣列組件接口控制;所述高 速緩沖存儲器用于構建外部高速、大容量數(shù)據(jù)存儲。
[0011]進一步，所述緩存需求閾值通過以下公式得到：
[0013] n=(Vi_Vo)*To
[0014] 其中，p為輸入輸出效率比，Vi為輸入碼速率，Vo為輸出碼速率，To為輸入數(shù)據(jù)有效 時間，Τι為輸入數(shù)據(jù)無效時間，η為緩存閾值。
[0015] 進一步，自適應路由及調度模塊用以，輸入輸出效率比Ρ與緩存閾值η構建三種不 同的緩存鏈路。當輸入輸出效率比Ρ大于1且緩存閾值η小于輸入緩存I模塊與輸出緩存II模 塊容量和時，自適應路由及調度模塊重構輸入緩存I模塊與輸出緩存II模塊形成一級緩存 鏈路;當輸入輸出效率比Ρ大于1且緩存閾值η大于輸入緩存I模塊與輸出緩存II模塊容量和 且小于外部高速緩沖存儲器容量時，自適應路由及調度模塊重構輸入緩存I模塊、外部高速 緩沖存儲器與輸出緩存II模塊形成二級緩存鏈路；當輸入輸出效率比Ρ大于1且緩存閾值η 大于外部高速緩沖存儲器容量或Ρ小于1時，自適應路由及調度模塊重構輸入緩存I模塊、輸 入緩存Π 模塊、外部高速緩沖存儲器、SSD陣列、輸出緩存I模塊與輸出緩存II模塊鏈路形成 三級緩存鏈路。緩存越大，輸入輸出效率比Ρ范圍越大，但相應的緩存延遲時間也越長。
[0016] 進一步，自適應路由及調度模塊用以，根據(jù)中斷隊列中請求情況和各中斷的優(yōu)先 級進行內部緩存的路由及調度，虛擬信道調度過程采用再配置靜態(tài)優(yōu)先級策略，即根據(jù)實 際應用情況通過總線進行設定。同時，內部緩存中斷分配有兩個優(yōu)先級的中斷信號，當高優(yōu) 先級中斷?目號廣生時，自動將該緩存的優(yōu)先級調整為最尚，優(yōu)先處理該中斷。
[0017] 進一步，自適應路由及調度模塊用以，根據(jù)虛擬信道調度協(xié)議，實質上可以等效為 一個排隊模型，是消失制和等待制的混合模型，即在新中斷產生時，如果自適應路由及調度 模塊正在處理已經產生的中斷信號，則新產生的中斷信號在進入中斷隊列等待中斷。
[0018] 本發(fā)明由于采用以上技術方案，使之與現(xiàn)有技術相比，具有以下的優(yōu)點和積極效 果：
[0019] 1)本發(fā)明提供的一種基于自適應路由及調度策略的高速緩存裝置，建立三級數(shù)據(jù) 與緩存機制，通過輸入設備和輸出設備的速率進行預判，自動選擇最佳緩存路徑，數(shù)據(jù)傳輸 延遲時間得到了優(yōu)化;同時減少了SSD陣列的操作頻次，延長了SSD陣列的使用壽命。
[0020] 2)本發(fā)明提供的一種基于自適應路由及調度策略的高速緩存裝置，應用虛擬信道 調度策略，實現(xiàn)了記錄鏈路和回讀鏈路緩存復用，避免了使用乒乓操作，提高了外部高速緩 沖存儲器存儲帶寬的使用效率，有效節(jié)約了硬件設計成本。
【附圖說明】
[0021 ]圖1為基于自適應路由及調度策略的高速緩存裝置的原理框圖。
【具體實施方式】
[0022] 下面參照附圖和具體實施例來進一步說明本發(fā)明。
[0023] 參見出本發(fā)明實施例的附圖，下文將更詳細地描述本發(fā)明。然而，本發(fā)明可以以許 多不同形式實現(xiàn)，并且不應解釋為受在此提出之實施例的限制。相反，提出實施例是為了達 成充分及完整公開，并且使本技術領域的技術人員完全了解本發(fā)明的范圍。
[0024] 如圖1所示的本發(fā)明提供的一種基于自適應路由及調度策略的高速緩存裝置，包 括控制器和外部高速緩沖存儲器2;
[0025] 所述控制器包括高速緩沖存儲器控制模塊101、速率預判模塊102、輸入緩存I模塊 103、 輸入緩存II模塊107、輸出緩存I模塊108、輸出緩存II模塊106、自適應路由及調度模塊 104、 SSD控制模塊109和輸出協(xié)議模塊；
[0026] 其中，輸入緩存I模塊103用以接收輸入設備數(shù)據(jù)，根據(jù)緩存1/8滿、3/4滿狀態(tài)產生 低優(yōu)先級中斷IBUF_I_P0和高優(yōu)先級中斷IBUF_I_P1信號;輸入緩存II模塊107用以接收外 部高速緩沖存儲器數(shù)據(jù)，根據(jù)緩存3/4空、1/8空狀態(tài)產生低優(yōu)先級中斷IBUF_II_P0和高優(yōu) 先級中斷IBUF_I I_P 1信號;輸出緩存I模塊108用以接收SSD陣列輸入數(shù)據(jù)，根據(jù)緩存1 /8滿、 3/4滿狀態(tài)產生低優(yōu)先級中斷0BUF_I_P0和高優(yōu)先級中斷0BUF_I_P1信號;輸出緩存II模塊 106用以接收外部高速緩沖存儲器數(shù)據(jù)或輸入緩存I模塊103數(shù)據(jù)，根據(jù)緩存3/4空、1/8空狀 態(tài)產生低優(yōu)先級中斷0BUF_II_P0和高優(yōu)先級中斷0BUF_II_P1信號；
[0027] 所述自適應路由及調度模塊104根據(jù)中斷隊列中請求情況和各中斷的優(yōu)先級進行 內部緩存的路由及調度，虛擬信道調度過程采用再配置靜態(tài)優(yōu)先級策略，即根據(jù)實際應用 情況通過總線進行設定。同時，內部緩存中斷分配有兩個優(yōu)先級的中斷信號，當高優(yōu)先級 中斷信號產生時，自動將該緩存的優(yōu)先級調整為最高，優(yōu)先處理該中斷。
[0028]所述自適應路由及調度模塊104,根據(jù)虛擬信道調度協(xié)議，實質上可以等效為一個 排隊模型，是消失制和等待制的混合模型，即在新中斷產生時，如果自適應路由及調度模塊 104正在處理已經產生的中斷信號，則新產生的中斷信號在進入中斷隊列等待中斷。
[0029]所述的速率預判模塊102根據(jù)輸入數(shù)據(jù)突發(fā)長度和數(shù)據(jù)輸出協(xié)議計算數(shù)據(jù)緩存需 求閾值，并將信息傳遞給自適應路由及調度模塊104。緩存需求閾值通過以下公式得到：
[0031] n=(Vi_Vo)*To
[0032] 其中，p為輸入輸出效率比，Vi為輸入碼速率，Vo為輸出碼速率，To為輸入數(shù)據(jù)有效 時間，Τι為輸入數(shù)據(jù)無效時間，η為緩存閾值。
[0033] 所述的自適應路由及調度模塊104根據(jù)輸入輸出效率比Ρ與緩存閾值η構建相應的 數(shù)據(jù)路由拓撲鏈路，并將相應中斷請求設置為允許。當輸入輸出效率比Ρ大于1且緩存閾值η 小于輸入緩存I模塊103與輸出緩存II模塊106容量和時，自適應路由及調度模塊104重構輸 入緩存I模塊103與輸出緩存II模塊106形成一級緩存鏈路；當輸入輸出效率比ρ大于1且緩 存閾值η大于輸入緩存I模塊103與輸出緩存II模塊106容量和且小于外部高速緩沖存儲器 容量時，自適應路由及調度模塊104重構輸入緩存I模塊103、外部高速緩沖存儲器與輸出緩 存II模塊106構成二級緩存鏈路;當輸入輸出效率比Ρ大于1且緩存閾值η大于外部高速緩沖 存儲器容量或Ρ小于1時，自適應路由及調度模塊104重構輸入緩存I模塊103、輸入緩存II模 塊107、外部高速緩沖存儲器、SSD陣列、輸出緩存I模塊108與輸出緩存II模塊106鏈路形成 三級緩存鏈路。一級緩存處理速度最快，數(shù)據(jù)延時最小，但是承受輸入輸出速率不匹配的時 間較短;三級緩存最大，輸入輸出效率比Ρ范圍越大，可承受輸入輸出速率不匹配的時間較 長，但相應的緩存延遲時間也越長。
[0034] 所述的外部高速緩沖存儲器2用于構建外部高速、大容量數(shù)據(jù)存儲，高速緩沖存儲 器存儲芯片可選用SDRAM、DDR等。
[0035]上述公開的僅為本發(fā)明的具體實施例，該實施例只為更清楚的說明本發(fā)明所用， 而并非對本發(fā)明的限定，任何本領域的技術人員能思之的變化，都應落在保護范圍內。
【主權項】
1. 一種基于自適應路由及調度策略的高速緩存裝置，其特征在于，包括控制器和外部 高速緩沖存儲器； 所述控制器包括高速緩沖存儲器控制模塊、速率預判模塊、輸入緩存I模塊、輸入緩存 II模塊、輸出緩存I模塊、輸出緩存II模塊、自適應路由及調度模塊、SSD控制模塊和輸出協(xié) 議模塊； 所述高速緩沖存儲器控制模塊實現(xiàn)與高速緩沖存儲器接口控制； 所述速率預判模塊根據(jù)輸入數(shù)據(jù)突發(fā)長度和數(shù)據(jù)輸出協(xié)議計算數(shù)據(jù)緩存需求闊值，并 將信息傳遞給自適應路由及調度模塊； 輸入緩存I模塊用W接收輸入設備數(shù)據(jù)，根據(jù)緩存1/8滿、3/4滿狀態(tài)產生低優(yōu)先級中斷 IBUF_I_PO和高優(yōu)先級中斷IBUF_I_P1信號;輸入緩存II模塊用W接收外部高速緩沖存儲器 數(shù)據(jù)，根據(jù)緩存3/4空、1/8空狀態(tài)產生低優(yōu)先級中斷IBUF_II_PO和高優(yōu)先級中斷I腳F_II_ P1信號;輸出緩存I模塊用W接收SSD陣列輸入數(shù)據(jù)，根據(jù)緩存1/8滿、3/4滿狀態(tài)產生低優(yōu)先 級中斷OBUF_I_PO和高優(yōu)先級中斷0BUF_I_P1信號;輸出緩存II模塊用W接收外部高速緩沖 存儲器數(shù)據(jù)或輸入緩存I模塊數(shù)據(jù)，根據(jù)緩存3/4空、1/8空狀態(tài)產生低優(yōu)先級中斷OBUF_II_ P0和高優(yōu)先級中斷〇BUF_II_Pl信號； 自適應路由及調度模塊根據(jù)中斷隊列中請求情況和各中斷的優(yōu)先級進行內部緩存的 路由及調度，虛擬信道調度過程采用再配置靜態(tài)優(yōu)先級策略；同時，控制器內部的緩存中斷 分配有兩個優(yōu)先級的中斷信號，當高優(yōu)先級中斷信號產生時，自動將該緩存的優(yōu)先級調整 為最高，優(yōu)先處理該中斷;所述SSD陣列控制模塊實現(xiàn)與SSD陣列組件接口控制;所述外部高 速緩沖存儲器用于構建外部高速、大容量數(shù)據(jù)存儲。2. 根據(jù)權利要求1所述的一種基于自適應路由及調度策略的高速緩存裝置，其特征在 于，所述自適應路由及調度模塊，根據(jù)虛擬信道調度協(xié)議，實質上可W等效為一個排隊模 型，是消失制和等待制的混合模型，即在新中斷產生時，如果自適應路由及調度模塊正在處 理已經產生的中斷信號，則新產生的中斷信號在進入中斷隊列等待中斷。3. 根據(jù)權利要求1所述的一種基于自適應路由及調度策略的高速緩存裝置，其特征在 于，所述緩存需求闊值通過W下公式得到：其中，P為輸入輸出效率比，Vi為輸入碼速率，Vo為輸出碼速率，To為輸入數(shù)據(jù)有效時間， Τι為輸入數(shù)據(jù)無效時間，η為緩存闊值。4. 根據(jù)權利要求1所述的一種基于自適應路由及調度策略的高速緩存裝置，其特征在 于，所述自適應路由及調度模塊根據(jù)輸入輸出效率比Ρ與緩存闊值η構建Ξ種不同的緩存 鏈路； 當輸入輸出效率比Ρ大于1且緩存闊值η小于輸入緩存I模塊與輸出緩存II模塊容量和 時，自適應路由及調度模塊重構輸入緩存I模塊與輸出緩存II模塊形成一級緩存與數(shù)據(jù)鏈 路； 當輸入輸出效率比Ρ大于1且緩存闊值η大于輸入緩存I模塊與輸出緩存II模塊容量和 且小于外部高速緩沖存儲器容量時，自適應路由及調度模塊重構輸入緩存I模塊、外部高速 緩沖存儲器與輸出緩存II模塊形成二級緩存鏈路； 當輸入輸出效率比P大于1且緩存闊值η大于外部高速緩沖存儲器容量或P小于1時，自 適應路由及調度模塊重構輸入緩存I模塊、輸入緩存II模塊、外部高速緩沖存儲器、SSD陣 列、輸出緩存I模塊與輸出緩存II模塊鏈路形成Ξ級緩存鏈路;緩存越大，輸入輸出效率比Ρ 范圍越大，相應的緩存延遲時間也越長。5.根據(jù)權利要求1所述的一種基于自適應路由及調度策略的高速緩存裝置，其特征在 于，所述控制器由FPGA實現(xiàn)。
【文檔編號】G06F12/0811GK106095696SQ201610594155
【公開日】2016年11月9日
【申請日】2016年7月26日 公開號201610594155.1, CN 106095696 A, CN 106095696A, CN 201610594155, CN-A-106095696, CN106095696 A, CN106095696A, CN201610594155, CN201610594155.1
【發(fā)明人】濮建福, 范季夏, 張小峰, 羅喚霖, 陳克寒
【申請人】上海航天測控通信研究所