專利名稱：半導(dǎo)體集成電路及其復(fù)原方法
技術(shù)領(lǐng)域：
本發(fā)明涉及由多個(gè)電路模塊構(gòu)成的LSI或由多個(gè)LSI構(gòu)成的系統(tǒng)的低消耗電源化。
背景技術(shù)：
近年，伴隨LSI相關(guān)技術(shù)的進(jìn)步，將實(shí)現(xiàn)高度數(shù)字信號處理的多個(gè)LSI內(nèi)置到便攜式機(jī)器中。以手持電話為代表的這些便攜機(jī)器由于是電池驅(qū)動，以延長其動作時(shí)間為目的，通過將處于非動作狀態(tài)的LSI的電源切斷，而降低內(nèi)置機(jī)器的電能消耗的方法被廣泛采用。這樣地切斷電源后再使該LSI進(jìn)入動作狀態(tài)時(shí)，就必須對該LSI進(jìn)行適當(dāng)?shù)某跏蓟?復(fù)原)，特別稱通電時(shí)的復(fù)原為通電復(fù)原。
為了適當(dāng)?shù)禺a(chǎn)生關(guān)于這個(gè)通電復(fù)原的信號，以往周知的是將CR時(shí)間常數(shù)電路與反相器組合。以下，參照圖12對以往的技術(shù)進(jìn)行說明。圖12所示的電路的構(gòu)成是當(dāng)由電阻1201和電容1202構(gòu)成的CR時(shí)間常數(shù)電路的電位1203超過由P型MOS晶體管1215和N型模式晶體管1217構(gòu)成的反相器1210的閾值電位時(shí)，從該反相器1210發(fā)生通電復(fù)原信號1220。
而且，圖12所示的構(gòu)成以外，比如在特開平10-207580號公報(bào)中，作為通電復(fù)原電路，提出了具備由電阻構(gòu)成的分壓電路、比較器、恒流源或由電容等構(gòu)成的時(shí)間常數(shù)電路以及反相器等的方案。
但是，所述以往的電路構(gòu)成，由于都是由電阻元件或電容元件構(gòu)成的，在半導(dǎo)體電路的制造過程中容易產(chǎn)生特性誤差。因此，在圖12所示的以往的電路構(gòu)成中，存在以下問題，即，復(fù)原信號的有效時(shí)間對每個(gè)產(chǎn)品都變動，應(yīng)該復(fù)原的LSI或者電路塊(以下在本說明書全部稱為‘電路塊’來表示)的電源電位在還沒有上升到適當(dāng)?shù)闹抵熬捅唤獬藦?fù)原。
而且，上述公報(bào)中提案的構(gòu)成，由于其構(gòu)造復(fù)雜，存在難以在LSI中內(nèi)置的問題。

發(fā)明內(nèi)容
本發(fā)明鑒于以上的問題點(diǎn)，其目的在于提供在應(yīng)該被復(fù)原的電路塊的電源電位上升到設(shè)定電位以后，再開始發(fā)生通電復(fù)原信號，因而可以適當(dāng)?shù)爻跏蓟偻度腚娫吹碾娐穳K的半導(dǎo)體集成電路。
為了達(dá)成所述目的，在本發(fā)明中，電源線的電位著眼于在其電源線各位置上的不同點(diǎn)，并在多個(gè)位置上檢測其電源線的電位，將這些電位檢測結(jié)果綜合起來并使之發(fā)生通電復(fù)原信號。
即，本發(fā)明的半導(dǎo)體集成電路，其特征在于具備持有至少一個(gè)系統(tǒng)電源線，從該電源線向內(nèi)部具有的多個(gè)半導(dǎo)體元件供給電源的電路塊；在所述電源線的規(guī)定位置上連接所述電源線，并且當(dāng)該電源線的所述規(guī)定位置的電位為設(shè)定電位時(shí)，輸出規(guī)定電位的電壓檢測信號的多個(gè)電壓檢測機(jī)構(gòu)。
本發(fā)明，在所述半導(dǎo)體集成電路中，其特征在于所述多個(gè)電壓檢測機(jī)構(gòu)包含在距離所述電源線的電源供給始端最遠(yuǎn)的規(guī)定位置上連接所述電源線的電壓檢測機(jī)構(gòu)。
本發(fā)明，在所述半導(dǎo)體集成電路中，其特征在于所述各電壓檢測機(jī)構(gòu)由P型MOS晶體管與N型MOS晶體管構(gòu)成，在所述P型MOS晶體管的漏極連接所述電源線，所述P型MOS晶體管的柵極與所述N型MOS晶體管的源極以及柵極接地，所述P型MOS晶體管的源極連接所述N型MOS晶體管的漏極，并將該連接點(diǎn)的電位作為檢測信號輸出。
本發(fā)明，在所述半導(dǎo)體集成電路中，其特征在于，具備依照從外部輸入的電源控制信號，向所述電路塊供給或者切斷電源的第一電源供給機(jī)構(gòu)；輸入所述多個(gè)電壓檢測機(jī)構(gòu)的電壓檢測信號，當(dāng)這些電壓檢測信號的全部不是所述規(guī)定電位時(shí)，向所述電路塊輸出復(fù)原信號，而另一方面，當(dāng)所述電壓檢測信號的全部都成為所述規(guī)定電位以后，解除向所述電路塊輸出的所述復(fù)原信號的復(fù)原信號發(fā)生機(jī)構(gòu)；向所述復(fù)原信號發(fā)生機(jī)構(gòu)供給電源的第二電源供給機(jī)構(gòu)。
本發(fā)明，在所述半導(dǎo)體集成電路中，其特征在于所述復(fù)原信號發(fā)生機(jī)構(gòu)，具備輸入所述各電壓檢測機(jī)構(gòu)的電壓檢測信號，并檢測所述電壓檢測信號的全部為所述規(guī)定電位的邏輯門；將所述邏輯門的輸出延遲規(guī)定時(shí)間的延遲元件，將所述延遲元件的輸出作為所述復(fù)原信號輸出到所述電路塊。
本發(fā)明，在所述半導(dǎo)體集成電路中，其特征在于所述復(fù)原信號發(fā)生機(jī)構(gòu)，具備輸入所述各電壓檢測機(jī)構(gòu)的電壓檢測信號，并檢測所述電壓檢測信號的全部為所述規(guī)定電位的邏輯門；由外部輸入的時(shí)鐘信號將所述邏輯門的輸出依次進(jìn)行延遲的多級的觸發(fā)電路，將所述最終級的觸發(fā)電路的輸出作為所述復(fù)原信號輸出到所述電路塊。
本發(fā)明，在所述半導(dǎo)體集成電路中，其特征在于將所述第一電源供給機(jī)構(gòu)與所述第二電源供給機(jī)構(gòu)集成在同一半導(dǎo)體基板上。
本發(fā)明，在所述半導(dǎo)體集成電路中，其特征在于將所述電路塊與所述復(fù)原信號發(fā)生機(jī)構(gòu)集成在同一半導(dǎo)體基板上。
本發(fā)明，在所述半導(dǎo)體集成電路中，其特征在于將所述電路塊、所述復(fù)原信號發(fā)生機(jī)構(gòu)、所述第一電源供給機(jī)構(gòu)、以及所述第二電源供給機(jī)構(gòu)集成在同一半導(dǎo)體基板上。
本發(fā)明的半導(dǎo)體集成電路的復(fù)原方法，是持有至少一個(gè)系統(tǒng)電源線，并將具備從這個(gè)電源線向內(nèi)部具有的多個(gè)半導(dǎo)體元件供給電源的電路塊的半導(dǎo)體集成電路的所述電路塊復(fù)原為初始狀態(tài)的半導(dǎo)體集成電路的復(fù)原方法，其特征在于在所述電源線的多個(gè)位置檢測電源電位，檢出所述電源線的所述多個(gè)位置的電源電位是否全部成為設(shè)定電位，當(dāng)所述檢出的結(jié)果為真時(shí)，解除向所述電路塊輸出的復(fù)原信號。
本發(fā)明，在所述半導(dǎo)體集成電路的復(fù)原方法中，其特征在于具備由P型MOS晶體管和N型MOS晶體管構(gòu)成的反相器，采用將所述電源線連接于所述P型MOS晶體管的漏極的電位檢測電路來檢測所述電源線的電位。
由以上所述，在本發(fā)明中，在電路塊的內(nèi)部，雖然距離電源線的電源供給始端越遠(yuǎn)，電源電位越低，但是由于在其電源線的多個(gè)位置上檢測電源電位，在該電源電位成為設(shè)定電位的時(shí)刻以后，可以解除半導(dǎo)體集成電路的復(fù)原，因此可以正常地進(jìn)行半導(dǎo)體集成電路的初始化，然后開始半導(dǎo)體集成電路的動作。
尤其，在本發(fā)明中，沒有使用電阻元件或電容元件，而由只采用MOS晶體管的電位檢測機(jī)構(gòu)發(fā)生通電復(fù)原信號，因此在制造工藝上不容易受特性誤差的影響，可以在所希望的規(guī)定時(shí)期確實(shí)地發(fā)生通電復(fù)位信號。


圖1是表示本發(fā)明的實(shí)施方式1的半導(dǎo)體集成電路的全體構(gòu)成圖。
圖2是表示該半導(dǎo)體集成電路具備的電壓檢測電路的內(nèi)部構(gòu)成圖。
圖3是表示電源再投入時(shí)電源電壓的上升與電壓檢測信號的上升的關(guān)系圖。
圖4是表示該半導(dǎo)體集成電路上具備的復(fù)原信號發(fā)生電路的內(nèi)部構(gòu)成圖。
圖5是在該半導(dǎo)體集成電路中，多個(gè)電壓檢測信號的上升與復(fù)原信號的解除的關(guān)系的圖。
圖6是本發(fā)明的實(shí)施方式2的半導(dǎo)體集成電路具備的復(fù)原信號發(fā)生電路的內(nèi)部構(gòu)成圖。
圖7是在該半導(dǎo)體集成電路中，多個(gè)電壓檢測信號的上升與復(fù)原信號解除的關(guān)系的圖。
圖8是表示本發(fā)明的實(shí)施方式3的半導(dǎo)體集成電路的全體構(gòu)成圖。
圖9是表示該半導(dǎo)體集成電路具備的復(fù)原信號發(fā)生電路的內(nèi)部構(gòu)成圖。
圖10是表示該復(fù)原信號發(fā)生電路的動作的定時(shí)圖。
圖11是表示本發(fā)明的實(shí)施方式4的半導(dǎo)體集成電路的全體構(gòu)成圖。
圖12是表示以往的通電復(fù)原信號的發(fā)生電路的構(gòu)成圖。
具體實(shí)施例方式
以下參照

本發(fā)明的實(shí)施方式。
(實(shí)施方式1)圖1～圖5表示本發(fā)明的實(shí)施方式1的半導(dǎo)體集成電路。
在圖1中，110是電路塊，150是向所述電路塊110供給電源或者切斷其供給的第一電源供給電路(第一電源供給機(jī)構(gòu))，接收電源控制信號155，該電源控制信號155變成有效后，停止向所述電路塊110的電源供給，而試圖降低電路塊110的電能消耗。
而且，160是復(fù)原信號發(fā)生電路(復(fù)原信號發(fā)生機(jī)構(gòu))，它是輸入從所述電路塊110輸出的后述的電壓檢測信號131、133、135、137，并根據(jù)這些電壓檢測信號向電路塊110發(fā)出復(fù)原信號162的機(jī)構(gòu)。170是向所述復(fù)原信號發(fā)生電路160供給電源或者切斷其供給的第二電源供給電路(第二電源供給機(jī)構(gòu))。
所述電路塊110具有兩個(gè)電源端子140、142，連接于所述第一電源供給電路150上的電源線152連接到這兩個(gè)端子上。通過所述電源端子140、142供給的電源，經(jīng)過一個(gè)系統(tǒng)的電源線141向由內(nèi)置于電路塊110中的MOS晶體管構(gòu)成的多個(gè)邏輯門(半導(dǎo)體元件)120、122、124供給電源，而經(jīng)過與所述電源線141的系統(tǒng)不同的另一系統(tǒng)的電源線143，向同樣的邏輯門(半導(dǎo)體元件)126供給電源。另外，內(nèi)置在電路塊110中的邏輯門的數(shù)，在圖1中是4個(gè)，而實(shí)際上是很多個(gè)，通常是內(nèi)置數(shù)千～數(shù)萬個(gè)邏輯門。
進(jìn)而，在電路塊110內(nèi)部的電源線141、143上，在各個(gè)電源端子140、142的位置附近、即電源的供給始端附近的位置，以及在處于從所述電源供給始端距離最遠(yuǎn)的位置的邏輯門124、126的更后方的位置上，配置電壓檢測電路130、132、134、136，在該各位置上將所述四個(gè)電壓檢測電路130、132、134、136連接到電源線141、143。在該圖中，在一方的電源線141上連接兩個(gè)電壓檢測電路130、132，而在另一方的電源線143上連接另外兩個(gè)電壓檢測電路134、136。所述各電壓檢測電路130、132、134、136分別檢測其連接位置上的電源線141、143的電源電位，當(dāng)該電源電位高于設(shè)定電位時(shí)，輸出H電平(規(guī)定電平)的電壓檢測信號131、133、135、137。另外，內(nèi)置于電路塊110中的電壓檢測電路130、132、134、136的個(gè)數(shù)在各電源線141、143上各有兩個(gè)合計(jì)為四個(gè)，但是本發(fā)明不限于此，只要其個(gè)數(shù)足夠檢測電源線141、143的電源電位的上升就可以。
所述電路塊110還具備復(fù)原端子145，向這個(gè)復(fù)原端子145輸入從所述復(fù)原信號發(fā)生電路160來的復(fù)原信號162。電路塊110，當(dāng)該輸入的復(fù)原信號162的電位為Low電平時(shí)，雖然圖中未示，但是內(nèi)部的狀態(tài)全部初始化。
所述電壓檢測電路130、132、134、136彼此的構(gòu)成相同。以電壓檢測電路130為例，根據(jù)圖2對其內(nèi)部構(gòu)成進(jìn)行說明。圖2的電壓檢測電路130具有連接P型MOS晶體管130a與N型MOS晶體管130b的反相器135。所述電源線141連接到P型MOS晶體管130a的漏極。P型MOS晶體管130a的柵極和N型MOS晶體管130b的柵極以及源極全都連接到接地電平(地電平)。所述P型MOS晶體管130a的源極和N型MOS晶體管130b的漏極連接，該連接點(diǎn)的電位作為電壓檢測信號131的輸出。當(dāng)從所述電源線141供給的電源電位增高，并成為P型MOS晶體管130a開始動作的電位時(shí)，作為P型晶體管130a的源極電位的電壓檢測信號131，如圖3所示地輸出高電平。此時(shí)，電源線141的電源電位在該圖的時(shí)刻310中達(dá)到設(shè)定電位(以下為Vdd)后，電壓檢測信號131達(dá)到高電平(Vdd電平)。即，在電壓檢測信號131成為高電平之前，電源線141已經(jīng)成為設(shè)定電位Vdd。
所述復(fù)原信號發(fā)生電路160由圖4所示的電路構(gòu)成。即，具有與門400，由第二電源供給電路170通過電源線172經(jīng)常地向該與門400供給電源，將配置于電路塊110內(nèi)的所述四個(gè)電壓檢測電路130、132、134、136來的電壓檢測信號131、133、135、137進(jìn)行輸入，檢測這四個(gè)電壓檢測信號的全體是否都成為高電平，即電源線141、143上的所述各電壓檢測電路130、132、134、136的連接位置上的電源電位是否全都成為設(shè)定電位Vdd，當(dāng)這些電壓檢測信號至少一個(gè)為低電平(接地電平)時(shí)，輸出復(fù)原信號(低電平)162，當(dāng)四個(gè)電壓檢測信號全部成為高電平(Vdd電平)，檢測結(jié)果為真時(shí)，將與門400的輸出作為高電平(Vdd電平)，并解除所述復(fù)原信號(低電平)的輸出。
以下，說明將通過電源線152供給所述電路塊110的電源斷開，然后再接通的情況下的動作。
當(dāng)從外部輸入的電源控制信號155為有效時(shí)，第一電源供給電路150將高電平(Vdd電位)輸出到電源線152。當(dāng)沒有必要讓電路塊110再動作時(shí)，將電源控制信號155置成無效。于是向電源線152上輸出低電平(接地電平，即零伏)的電位。由于電路塊110沒有了從電源端子140、141來的電源供給，停止所有的動作。此時(shí)，電路塊110上消耗的電能，即，構(gòu)成內(nèi)置于電路塊110的邏輯門120、122、124、126的MOS晶體管消耗的電能為零。此時(shí)，四個(gè)電壓檢測電路130、132、134、136輸出的電壓檢測信號131、133、135、137，如圖3所示，為低電平。所以，復(fù)原信號發(fā)生電路160輸出低電平的復(fù)原信號162。電路塊110通過復(fù)原端子145輸入從所述復(fù)原信號發(fā)生電路160來的復(fù)原信號162，由于輸入到該復(fù)原端子145的電位為低電平，因此電路塊110的內(nèi)部處于復(fù)原狀態(tài)。
在這樣的狀態(tài)中，當(dāng)再次開始電路塊110的動作時(shí)，首先將電壓控制信號155置成有效。第一電源供給電路150開始向電源線152輸出高電平(Vdd電平)，電路塊110通過電源端子140、142開始從電源線141、143向內(nèi)置的邏輯門120、122、124、126供給電源。此時(shí)，電源線141、143，由于連接的邏輯門120…的電容或電源線141、143自身的布線電容，在不同部位上升到設(shè)定電位Vdd為止的時(shí)間會有差異。圖5列示的是電壓檢測信號137的變化最慢的情況的狀態(tài)。復(fù)原信號發(fā)生電路160，在圖5所示的時(shí)刻500，所有的電壓檢測信號131、133、135、137都成為高電平，因此與門400的輸出成為高電平，開始解除低電平的復(fù)原信號162的輸出。此時(shí)，電路塊110內(nèi)的電源線141、143，如圖3說明的那樣，在包括距離電源端子140、142最遠(yuǎn)的位置的所有位置，已經(jīng)處于設(shè)定電位Vdd，電路塊110內(nèi)的所有的邏輯門120、122、124、126都完成了動作的準(zhǔn)備工作。然后，電路塊110通過解除所述復(fù)原信號(低電平)162，解除其復(fù)原狀態(tài)，并再次開始動作。
這樣，電路塊110在其內(nèi)部電源線141、143的所有位置上電源電位成為設(shè)定電位Vdd以后，解除復(fù)原狀態(tài)，因此進(jìn)行正常的初始化，并再次開始其動作。
(實(shí)施方式2)其次，參照圖6以及圖7對本發(fā)明的實(shí)施方式2的半導(dǎo)體集成電路進(jìn)行說明。另外，由于其整體構(gòu)成與圖1相同，因此省略說明。
本實(shí)施方式與實(shí)施方式1的不同點(diǎn)在于，將圖1所示的復(fù)原信號發(fā)生電路160的構(gòu)成變更成圖6所示的復(fù)原信號發(fā)生電路160’的電路構(gòu)成。即，在圖6的復(fù)原信號發(fā)生電路160’中，與門(邏輯門)600檢測輸入的四個(gè)電壓檢測信號131、133、135、137的全部成為高電平(Vdd電位)，在該檢測時(shí)，使其輸出電位由低電平轉(zhuǎn)向高電平移行，解除復(fù)原信號(低電平)602的輸出。所述高電平輸出信號602輸入到將三個(gè)緩沖器連接成級聯(lián)狀的延遲元件610，由該延遲電路610延遲規(guī)定的時(shí)間以后，輸出到所述電路塊110。
所以，從圖7所示的時(shí)刻圖可以看出，電路塊110內(nèi)的電源線141、143的所有位置上，電源電位成為設(shè)定電位Vdd的時(shí)刻500后，再經(jīng)過延遲電路610的延遲時(shí)間的時(shí)刻700的時(shí)間點(diǎn)，解除復(fù)原信號(低電平)162(變成高電平)，因此可以比實(shí)施方式1更可靠地對電路塊110進(jìn)行初始化。
另外，本實(shí)施方式中，用三個(gè)緩沖器構(gòu)成復(fù)原信號發(fā)生電路160’內(nèi)的延遲元件610，但是這個(gè)緩沖器的個(gè)數(shù)只要可以將復(fù)原信號延遲適當(dāng)?shù)臅r(shí)間，可以是任意的個(gè)數(shù)。
(實(shí)施方式3)接著，參照附圖8～10對本發(fā)明的實(shí)施方式3的半導(dǎo)體集成電路進(jìn)行說明。
本實(shí)施方式與實(shí)施方式1的不同點(diǎn)在于從外部向復(fù)原信號發(fā)生電路160”輸入時(shí)鐘信號864，并且將該復(fù)原信號發(fā)生電路160”的構(gòu)成作成為圖9所示的內(nèi)部構(gòu)成。
即，圖9所示的復(fù)原信號發(fā)生電路160”，具有與門(邏輯門)900和三級觸發(fā)電路910、920、930和另一個(gè)與門940。所述與門900，檢測輸入的四個(gè)電壓檢測信號131、133、135、137的全部成為高電平(Vdd電位)，并在檢測時(shí)輸出高電平信號902。高電平信號902解除三級觸發(fā)電路910、920、930的復(fù)原狀態(tài)。在所述各觸發(fā)電路910、920、930上輸入時(shí)鐘信號864。
第一級觸發(fā)電路910在時(shí)鐘信號864的上升時(shí)刻保持所述與門900來的高電平信號902，并輸出到后級的觸發(fā)器電路920。第二級觸發(fā)器電路930在下一個(gè)時(shí)鐘信號864周期的上升時(shí)刻保持第一級觸發(fā)電路910的輸出，并向第三級觸發(fā)電路930輸出。同樣地，第三級(最后級)的觸發(fā)電路930，又在下一個(gè)時(shí)鐘信號864的下一個(gè)上升時(shí)刻保持第二級觸發(fā)電路920的輸出。另一與門940輸入三級觸發(fā)電路910、920、930的各個(gè)輸出與來自所述與門900的高電平信號902，取得他們的邏輯與，輸出復(fù)原信號162。
所以，在本實(shí)施方式中，如圖10所示，從與門900來的信號902在時(shí)刻1000成為高電平(即在電路塊110上的內(nèi)部電源線成為Vdd電位)以后，由各觸發(fā)電路910、920、930在時(shí)鐘信號864的每一個(gè)周期，將該高電平信號902依次延遲到時(shí)刻1010、時(shí)刻1020以及時(shí)刻1030并保持，經(jīng)過時(shí)鐘信號864的三個(gè)周期，復(fù)原信號162成為高電平后，在這個(gè)時(shí)間點(diǎn)才開始解除電路塊110的復(fù)原狀態(tài)，因此，作為電路塊110的復(fù)原端子145的規(guī)格，即使在經(jīng)過規(guī)定的時(shí)間后，才解除復(fù)原的情況，也可以發(fā)生適當(dāng)?shù)膹?fù)原信號。
(實(shí)施方式4)其次，參照圖11對本發(fā)明的實(shí)施方式4的半導(dǎo)體集成電路進(jìn)行說明。
在本實(shí)施方式中，將電路塊110與復(fù)原信號發(fā)生電路160形成集成在一個(gè)半導(dǎo)體基板上，作成一個(gè)芯片的LSI1100。由此，對于電路塊110的通電復(fù)原，完全沒有必要從LSI1100的外部進(jìn)行控制。所以，通常從第二電源供給電路170向電源線172供給電源，對于連接于第一電源供給電路150的電源線152，只要當(dāng)使電路塊110動作之時(shí)，從電源線152供給電源就可以，因此可以容易地構(gòu)筑包含LSI1100的系統(tǒng)。
本實(shí)施方式中，對將電路塊110與復(fù)原信號發(fā)生電路160集成在一個(gè)芯片的LSI1100的情況進(jìn)行說明，另外，也可以將第一以及第二電源供給電路150、170內(nèi)置到一個(gè)芯片的LSI1100中。由此，可以減少構(gòu)成系統(tǒng)的部件數(shù)。
另外，所述實(shí)施方式1～實(shí)施方式4中，說明了電路塊110具有兩個(gè)系統(tǒng)的電源線141、143的情況，當(dāng)然也可以是一個(gè)系統(tǒng)或者三個(gè)系統(tǒng)以上。而且，第一以及第二電源供給電路150、170分別作為電路塊110專用、復(fù)原信號發(fā)生電路160專用，當(dāng)然，也可以作為這兩個(gè)電路110、160公用一個(gè)電源供給電路。此時(shí)，在公用的一個(gè)電源供給電路上，也可以具有這樣的構(gòu)成，即經(jīng)過電源線152控制向電路塊110供給電源或者切斷其供給。
權(quán)利要求
1.一種半導(dǎo)體集成電路，其特征在于，具備持有至少一個(gè)系統(tǒng)的電源線，從該電源線向內(nèi)部具有的多個(gè)半導(dǎo)體元件供給電源的電路塊；在所述電源線的規(guī)定位置上連接所述電源線，并且當(dāng)該電源線的所述規(guī)定位置上的電位為設(shè)定電位時(shí)，輸出規(guī)定電位的電壓檢測信號的多個(gè)電壓檢測機(jī)構(gòu)。
2.如權(quán)利要求1所述的半導(dǎo)體集成電路，其特征在于所述多個(gè)電壓檢測機(jī)構(gòu)包含在距離所述電源線的電源供給始端最遠(yuǎn)的規(guī)定位置上連接所述電源線的電壓檢測機(jī)構(gòu)。
3.如權(quán)利要求1所述的半導(dǎo)體集成電路，其特征在于所述各電壓檢測機(jī)構(gòu)由P型MOS晶體管與N型MOS晶體管構(gòu)成，在所述P型MOS晶體管的漏極連接所述電源線，所述P型MOS晶體管的柵極與所述N型MOS晶體管的源極以及柵極接地，所述P型MOS晶體管的源極連接所述N型MOS晶體管的漏極，并將該連接點(diǎn)的電位作為電壓檢測信號輸出。
4.如權(quán)利要求1所述的半導(dǎo)體集成電路，其特征在于，具備依照從外部輸入的電源控制信號，向所述電路塊供給或者切斷電源的第一電源供給機(jī)構(gòu)；輸入所述多個(gè)電壓檢測機(jī)構(gòu)的電壓檢測信號，當(dāng)這些電壓檢測信號的全部不是所述規(guī)定電位時(shí)，向所述電路塊輸出復(fù)原信號，另一方面，當(dāng)所述電壓檢測信號的全部都成為所述規(guī)定電位后，解除向所述電路塊輸出的所述復(fù)原信號的復(fù)原信號發(fā)生機(jī)構(gòu)；向所述復(fù)原信號發(fā)生機(jī)構(gòu)供給電源的第二電源供給機(jī)構(gòu)。
5.如權(quán)利要求4所述的半導(dǎo)體集成電路，其特征在于，所述復(fù)原信號發(fā)生機(jī)構(gòu)，具備輸入所述各電壓檢測機(jī)構(gòu)的電壓檢測信號，并檢測所述電壓檢測信號的全部為所述規(guī)定電位的邏輯門；使所述邏輯門的輸出延遲規(guī)定時(shí)間的延遲元件，將所述延遲元件的輸出作為所述復(fù)原信號輸出到所述電路塊。
6.如權(quán)利要求4所述的半導(dǎo)體集成電路，其特征在于，所述復(fù)原信號發(fā)生機(jī)構(gòu)，具備輸入所述各電壓檢測機(jī)構(gòu)的電壓檢測信號，并檢測所述電壓檢測信號的全部為所述規(guī)定電位的邏輯門；由外部輸入的時(shí)鐘信號將所述邏輯門的輸出依次進(jìn)行延遲的多級觸發(fā)電路，將所述最終級的觸發(fā)電路的輸出作為所述復(fù)原信號輸出到所述電路塊。
7.如權(quán)利要求4所述的半導(dǎo)體集成電路，其特征在于，將所述第一電源供給機(jī)構(gòu)與第二電源供給機(jī)構(gòu)集成在同一半導(dǎo)體基板上。
8.如權(quán)利要求4所述的半導(dǎo)體集成電路，其特征在于，將所述電路塊與所述復(fù)原信號發(fā)生機(jī)構(gòu)集成在同一半導(dǎo)體基板上。
9.如權(quán)利要求4所述的半導(dǎo)體集成電路，其特征在于，將所述電路塊、所述復(fù)原信號發(fā)生機(jī)構(gòu)、所述第一電源供給機(jī)構(gòu)、以及所述第二電源供給機(jī)構(gòu)集成在同一半導(dǎo)體基板上。
10.一種半導(dǎo)體集成電路的復(fù)原方法，是持有至少一個(gè)系統(tǒng)電源線，并將具備從該電源線向內(nèi)部具有的多個(gè)半導(dǎo)體元件供給電源的電路塊的半導(dǎo)體集成電路的所述電路塊復(fù)原為初始狀態(tài)的半導(dǎo)體集成電路的復(fù)原方法，其特征在于，在所述電源線的多個(gè)位置檢測電源電位，檢出所述電源線的所述多個(gè)位置的電源電位是否全部成為設(shè)定電位，當(dāng)所述檢出的結(jié)果為真時(shí)，解除向所述電路塊輸出的復(fù)原信號。
11.如權(quán)利要求10所述的半導(dǎo)體集成電路的復(fù)原方法，其特征在于，具備由P型MOS晶體管和N型MOS晶體管構(gòu)成的反相器，采用將所述電源線連接于所述P型MOS晶體管的漏極的電位檢測電路來檢測所述電源線的電位。
全文摘要
在成為電源切斷對象的電路塊(110)中，在兩系統(tǒng)的電源線(141、143)上，在電源端子(140、142)的附近分別配置電壓檢測電路(130、134)，在距離所述電源端子(140、142)遠(yuǎn)的規(guī)定位置分別配置電壓檢測電路(132、136)。這些電壓檢測電路只由MOS晶體管構(gòu)成。當(dāng)從電源供給電路150再投入電源時(shí)，在所述全部各電壓檢測電路中，檢測到電源電壓達(dá)到設(shè)定電位后，復(fù)原信號發(fā)生電路(160)解除向電路塊(110)的復(fù)原信號的輸入。所以，當(dāng)電源電壓成為設(shè)定電壓后，就解除了復(fù)原狀態(tài)，因此可以正常地進(jìn)行半導(dǎo)體電路的初始化，由此，提供可以適當(dāng)?shù)匕l(fā)生通電復(fù)原信號的半導(dǎo)體集成電路。
文檔編號G06F1/24GK1565079SQ02819478
公開日2005年1月12日 申請日期2002年11月20日 優(yōu)先權(quán)日2002年2月28日
發(fā)明者岡本稔, 丸井信一, 岡林和宏 申請人:松下電器產(chǎn)業(yè)株式會社