專利名稱：用于從非易失性應(yīng)用程序和文件存儲設(shè)備啟動的系統(tǒng)和方法
技術(shù)領(lǐng)域：
本發(fā)明的領(lǐng)域是受微處理器控制的設(shè)備，具體來說，設(shè)備的初始化或引導(dǎo)過程。
背景技術(shù)：
一般的計(jì)算平臺由各種各樣的硬件和軟件組件構(gòu)成。包括中央處理器(CPU)(例如，微處理器)的主處理器連接到非易失性的代碼存儲設(shè)備(CSD)、非易失性的應(yīng)用程序和文件存儲設(shè)備(AFSD)、隨機(jī)存取存儲器(RAM)及其他外圍設(shè)備。初始化各種各樣的硬件組件所需要的依賴于硬件的軟件存儲在代碼存儲設(shè)備中。在個(gè)人計(jì)算機(jī)(PC)體系結(jié)構(gòu)中，這種軟件被稱為BIOS(基本輸入輸出系統(tǒng))。BIOS在操作系統(tǒng)和硬件之間提供了接口。CPU執(zhí)行初始化軟件的過程被稱為“啟動”過程。CPU可以直接從CSD啟動，或者為了達(dá)到較高的性能，可以從RAM中的CSD的內(nèi)容的副本啟動。
本發(fā)明的背景為了說明描述了PC的操作，但是本發(fā)明更一般地涉及任何智能設(shè)備的啟動操作，并不局限于PC體系結(jié)構(gòu)。
請參看圖1，在一般的計(jì)算環(huán)境中，使用了兩種非易失性存儲設(shè)備。這些非易失性存儲設(shè)備用于代碼存儲，并用于應(yīng)用程序和文件存儲。通常代碼存儲設(shè)備(CSD)45的容量比應(yīng)用程序和文件存儲設(shè)備(AFSD)40的容量小得多。此外，CSD通常在系統(tǒng)通電之后或者在系統(tǒng)復(fù)位之后被訪問，與經(jīng)常被應(yīng)用程序或操作系統(tǒng)的用戶更新的AFSD相比，它的內(nèi)容很少被計(jì)算機(jī)系統(tǒng)更新。
傳統(tǒng)上，CSD 45硬連線到系統(tǒng)總線，并被映射到特定的存儲器位置。在系統(tǒng)通電復(fù)位或系統(tǒng)復(fù)位完成之后，CPU 30將在CSD 45的此特定位置尋找它的初始化代碼。此初始化代碼依賴于系統(tǒng)體系結(jié)構(gòu)或硬件，在PC體系結(jié)構(gòu)中被稱為BIOS。在其他體系結(jié)構(gòu)中這種初始化代碼被稱為初始化固件、啟動固件等等。CSD的示例有EPROM、Flash ROM，以及OTP PROM。AFSD用于存儲操作系統(tǒng)、應(yīng)用程序或通用文件和用戶數(shù)據(jù)。AFSD是諸如固態(tài)存儲器或磁盤或光盤驅(qū)動器之類的非易失性存儲設(shè)備。
BIOS或啟動固件通常存儲在CSD 45中以便讓CPU執(zhí)行其指令。傳統(tǒng)上，如果啟動代碼存儲在AFSD 40中，構(gòu)成基本BIOS的小部分指令必須存儲在CSD 45中，以便將BIOS或啟動固件復(fù)制到系統(tǒng)RAM 50中。在本發(fā)明中，不必使用CSD來存儲和執(zhí)行這些初始化指令。

發(fā)明內(nèi)容
在本發(fā)明的系統(tǒng)中，不使用微處理器執(zhí)行一組指令或改變系統(tǒng)體系結(jié)構(gòu)，而是由智能邏輯接口電路對計(jì)算機(jī)系統(tǒng)進(jìn)行控制，以便應(yīng)用程序和文件存儲設(shè)備(AFSD)代替代碼存儲設(shè)備(CSD)的功能。電路將BIOS從AFSD加載到隨機(jī)存取存儲器(RAM)。AFSD是諸如固態(tài)存儲器或磁盤或光盤驅(qū)動器之類的非易失性存儲設(shè)備。在完成時(shí)，微處理器接管控制權(quán)并完成系統(tǒng)初始化過程。因此，根本不需要CSD來存儲BIOS。這種初始加載邏輯電路(LLC)控制啟動代碼的初始加載。LLC至少將足夠數(shù)量的編程指令從AFSD復(fù)制到RAM，以允許微處理器讀取指令，與硬件通信，并接管系統(tǒng)的操作。這些指令在用于說明本發(fā)明的操作的PC的特定實(shí)施例中被稱為BIOS，然而，在其他平臺中也許被稱為固件。LLC復(fù)制的BIOS的子集被稱為“BIOS加載器”。然而，LLC的應(yīng)用范圍比PC體系結(jié)構(gòu)和PC廣得多，其相關(guān)的術(shù)語只用于說明。LLC可以應(yīng)用于許多計(jì)算平臺，從諸如數(shù)碼相機(jī)、個(gè)人音頻播放器、個(gè)人數(shù)字助理之類的小型手持設(shè)備到諸如電信和網(wǎng)絡(luò)設(shè)備之類的復(fù)雜的嵌入式系統(tǒng)。
當(dāng)設(shè)備電源被打開或用戶按下復(fù)位按鈕時(shí)，系統(tǒng)的微處理器從系統(tǒng)內(nèi)存中的指定位置執(zhí)行BIOS或固件。如果微處理器收到HOLD或HALT，它就釋放對ADDRESS、DATA，及其他控制線的控制。在本發(fā)明中，HOLD是在緊隨RESET之后或者與RESET同時(shí)生成的。在微處理器被暫停之后，LLC選擇預(yù)置并存儲在LLC的寄存器中的多個(gè)BIOS存儲位置中的一個(gè)。BIOS存儲位置由LLC定義，并可以輕易地為可能需要不同BIOS存儲位置的各種各樣處理器重定位。此外，AFSD中可以存儲多個(gè)BIOS并由LLC訪問，從而用戶可以為不同的目的選擇不同的BIOS，系統(tǒng)可以在啟動時(shí)為不同的目的而進(jìn)行配置。一旦啟用了AFSD，BIOS加載器被從AFSD復(fù)制到RAM。此后，LLC釋放微處理器的HOLD/RESET，微處理器可以從RAM執(zhí)行BIOS加載器。此外，在完成啟動過程之后，加載邏輯電路激活其寫保護(hù)電路，以便保護(hù)AFSD的BIOS或啟動代碼部分。這將防止BIOS或啟動代碼部分被意外改寫或擦除。這種保護(hù)只能由被批準(zhǔn)的用戶取消。
如此，系統(tǒng)中就可以不必使用專用的ROM芯片，因?yàn)槲⑻幚砥鞑槐卦L問通常保存在那里的BIOS指令。
上述過程假定有HOLD或HALT類型的信號發(fā)送給微處理器，微處理器將使ADDRESS、DATA和控制線為三態(tài)形式。如果所需信號不能成為三態(tài)形式或者對于微處理器來說沒有HOLD或HALT功能，則可以使用三態(tài)緩沖區(qū)來將微處理器使用的系統(tǒng)總線與復(fù)制過程使用的總線隔離。


圖1是使用傳統(tǒng)的代碼存儲設(shè)備進(jìn)行BIOS存儲的現(xiàn)有技術(shù)PC系統(tǒng)。
圖2是該系統(tǒng)的各個(gè)組件的方框圖。
圖3是圖2的應(yīng)用程序和文件存儲設(shè)備的圖形。
圖4是該系統(tǒng)的操作的流程圖。
圖5是圖2的加載邏輯電路120的詳細(xì)方框圖。
圖6是圖5的寫保護(hù)發(fā)生器128的詳細(xì)方框圖。
具體實(shí)施例方式
請參看圖2-6，下面將講述本發(fā)明的系統(tǒng)的操作。該系統(tǒng)的操作是使用NAND閃存作為圖2的非易失性的應(yīng)用程序和文件存儲設(shè)備(AFSD)140來進(jìn)行說明的，然而，本發(fā)明包括各種類型的非易失性存儲器。此示范實(shí)施例說明了用PC體系結(jié)構(gòu)實(shí)現(xiàn)的系統(tǒng)，然而，本發(fā)明的系統(tǒng)包括任何智能設(shè)備的啟動。該系統(tǒng)可以應(yīng)用于各種類型的個(gè)人電子設(shè)備，如音樂播放器/錄音機(jī)、數(shù)碼相機(jī)、數(shù)字管理器、蜂窩電話，還可以應(yīng)用于諸如電信和網(wǎng)絡(luò)設(shè)備之類的各種其他復(fù)雜的嵌入式系統(tǒng)。
在圖2中顯示了該系統(tǒng)的各個(gè)組件。加載邏輯電路(LLC)120通過信號線122連接到復(fù)位按鈕105和系統(tǒng)電源復(fù)位電路110。LLC 120具有內(nèi)部計(jì)數(shù)器125。系統(tǒng)總線115連接到LLC 120、CPU 130、AFSD 140、易失性隨機(jī)存取存儲器(RAM)150、外圍設(shè)備160和人機(jī)接口設(shè)備170。外圍設(shè)備160可以是打印機(jī)或其他輸出裝置，以及其他驅(qū)動器和現(xiàn)有技術(shù)中已知的任何其他外圍設(shè)備。人機(jī)接口設(shè)備是諸如鍵盤、監(jiān)視器、鼠標(biāo)、麥克風(fēng)或揚(yáng)聲器之類的東西，以及現(xiàn)有技術(shù)中已知的其他東西?？刂菩盘柧€132將LLC 120與CPU 130連接，控制信號線142將LLC 120與AFSD 140連接。在此說明性的示例中，控制信號線142連接到NAND閃存的控制輸入。另一個(gè)控制信號線152連接LLC 120和RAM 150。RAM 150具有為存儲BIOS BIOS加載器200a(BIOS的一部分)而分配的內(nèi)存的一部分。RAM 150中的BIOS和BIOS加載器是AFSD 140中的BIOS和BIOS加載器的副本。
圖3比較詳細(xì)地顯示了AFSD 140。AFSD 140被用來存儲用戶文件，如文檔、圖片或圖形，音樂文件以及可執(zhí)行的系統(tǒng)文件。此應(yīng)用程序和文件存儲設(shè)備還用于存儲BIOS 200和BIOS 200的BIOS加載器200a。AFSD 140的其余部分包括文件存儲部分210。BIOS 200只利用AFSD 140的相對小的部分，該部分具有足夠大的容量來存儲大量的文件。例如，AFSD 140可以具有從4兆字節(jié)到若干個(gè)千兆字節(jié)間的任何數(shù)量的容量。
圖4顯示了圖2顯示的系統(tǒng)組件的操作。在步驟310中，系統(tǒng)復(fù)位是通過復(fù)位按鈕105或通過引入或中斷將會觸發(fā)系統(tǒng)電源復(fù)位電路110的系統(tǒng)電源而觸發(fā)的。按下復(fù)位按鈕或者打開電源將觸發(fā)加載邏輯電路(LLC)120。LLC 120還可以由其他例程來觸發(fā)以將設(shè)備復(fù)位。LLC 120包括一種有限狀態(tài)機(jī)，該機(jī)器通過插板級的組件上的邏輯電路或諸如現(xiàn)場可編程門陣列(FPGA)或可編程邏輯設(shè)備(PLD)之類的應(yīng)用程序特定的集成電路(ASIC)控制基本初始化過程的操作?；境跏蓟僮鞯目刂撇皇峭ㄟ^諸如CPU之類的微處理器進(jìn)行的。
在步驟320中，在LLC 120收到系統(tǒng)復(fù)位信號之后，它開始RESET/HOLD過程，并通過控制信號線132暫停CPU 130的操作。在步驟325中，在CPU 130的操作被暫停之后，LLC 120在AFSD 140中記錄BIOS 200的位置。然后，在步驟330中，LLC 120通過控制線142啟動和準(zhǔn)備AFSD 140以便通過系統(tǒng)總線115發(fā)送數(shù)據(jù)。LLC 120還在步驟330中準(zhǔn)備RAM 150以通過控制線152接收數(shù)據(jù)。在步驟330中計(jì)數(shù)器125被初始化到其預(yù)置的初始值。
接下來，在步驟340中LLC 120通過系統(tǒng)總線115將BIOS加載器200a從AFSD 140復(fù)制到易失性RAM 150。在步驟340中，計(jì)數(shù)器125在每次將數(shù)據(jù)從AFSD 140復(fù)制到RAM 150之后增加。BIOS加載器200a是BIOS 200的足以允許CPU開始啟動操作量。如此，它必須足以允許與AFSD 140和RAM 150進(jìn)行通信并通過它們進(jìn)行控制。當(dāng)談及PC體系結(jié)構(gòu)時(shí)，此數(shù)量可以從小于一頁到十頁間的任何數(shù)量，優(yōu)選情況下只有一頁，或512字節(jié)的BIOS200。然而，在嵌入式系統(tǒng)中此數(shù)量可以差不多有數(shù)萬字節(jié)。當(dāng)BIOS加載器200a多于512字節(jié)時(shí)，則可以使用糾錯(cuò)碼，而當(dāng)BIOS加載器200a由一頁(或更少)組成時(shí)，就不必使用糾錯(cuò)碼，因?yàn)榈谝豁摰耐暾酝ǔＳ捎谠谥圃旌蜏y試期間預(yù)選了存儲區(qū)而得到保證。在較大的存儲段的完整性可以得到保證的應(yīng)用場合，可以復(fù)制較大的數(shù)據(jù)，而不必進(jìn)行糾錯(cuò)。此外，糾錯(cuò)碼可以直接集成，因而在復(fù)制過程中可以確定完整性，從而可以復(fù)制更大的數(shù)據(jù)，而不會出現(xiàn)錯(cuò)誤。AFSD140可以是各種非易失性存儲設(shè)備，如固態(tài)存儲器、磁盤、光盤或磁帶驅(qū)動器。
在優(yōu)選實(shí)施例中，AFSD 140是NAND閃存(NFM)，下面將簡要討論一下NFM的控制信號。NFM具有8位數(shù)據(jù)總線和7個(gè)控制信號，即，CLE(允許命令鎖存)、ALE(允許地址鎖存)、CE(芯片啟用)、WE(允許寫入)、RE(允許讀出)、RB(ready_busy)和WP(寫保護(hù))。數(shù)據(jù)總線連接到系統(tǒng)總線115，控制信號通過控制線142進(jìn)行傳輸。
為訪問NFM，CE信號必須先處于活動狀態(tài)，然后任何其他信號才能處于活動狀態(tài)。然后，COMMAND被寫入NFM，如果需要ADDRESS的話，后面是ADDRESS。COMMAND代碼和ADDRESS通過數(shù)據(jù)總線(作為系統(tǒng)總線115的一部分顯示)來呈現(xiàn)。RB(ready_busy)信號表示在寫入一些命令或地址之后出現(xiàn)忙狀態(tài)。在KB指出就緒狀態(tài)之后執(zhí)行后面的操作。
如果CLE活動而ALE不活動，則數(shù)據(jù)總線的內(nèi)容包括命令。如果CLE和ALE都處于不活動狀態(tài)，則數(shù)據(jù)總線的內(nèi)容包含數(shù)據(jù)。如果CLE不活動而ALE處于活動狀態(tài)，則數(shù)據(jù)總線的內(nèi)容是地址。視NFM的大小，寫入地址的操作要求多個(gè)周期的WE信號。數(shù)據(jù)總線中的內(nèi)容存儲到NFM中，跟隨在WE信號的尾部。
要從NFM讀出數(shù)據(jù)，在RE設(shè)置被為活動狀態(tài)之前，CLE和ALE設(shè)置被設(shè)置為不活動狀態(tài)。當(dāng)RE活動時(shí)，NFM的內(nèi)容被呈現(xiàn)到數(shù)據(jù)總線。
如圖3所示，AFSD 140不僅用于存儲BIOS 200，而且還用于在文件存儲部分210存儲各種各樣的用戶文件。數(shù)據(jù)的復(fù)制是通過分別通過控制信號線142和152向AFSD 140發(fā)送允許讀出(RE)信號，向RAM 150發(fā)送寫入(WR)信號來實(shí)現(xiàn)的。同時(shí)，LLC 120內(nèi)的地址計(jì)數(shù)器被啟用。地址計(jì)數(shù)器從預(yù)置值開始計(jì)數(shù)并隨著每個(gè)時(shí)鐘持續(xù)增加。時(shí)鐘信號具有低部分和高部分。低部分用于AFSD 140的RE信號以便在AFSD 140和系統(tǒng)總線115之間進(jìn)行數(shù)據(jù)傳輸，同時(shí)還用于RAM 150的WR信號。在從時(shí)鐘的低部分向高部分過渡期間(時(shí)鐘的上升沿)，系統(tǒng)總線115上的數(shù)據(jù)被復(fù)制到RAM 150，地址計(jì)數(shù)器增加。這種數(shù)據(jù)復(fù)制過程一直延續(xù)，直到地址計(jì)數(shù)器到達(dá)01ffh，該數(shù)字在此示例中相當(dāng)于512字節(jié)的BIOS加載器。在BIOS加載器被復(fù)制完之后，AFSD 140和RAM 150被通過將AFSD 140的CE信號和RAM 150的CS信號設(shè)置到不活動狀態(tài)來禁用。
在將BIOS加載器完全復(fù)制到RAM 150之后，LLC 120在步驟350中釋放CPU的暫停。從而上述所有活動是在沒有CPU的參與下執(zhí)行的。
在CPU活動之后，重要的一點(diǎn)是，BIOS 200不能被CPU改寫。在步驟355中，LLC 120使寫保護(hù)發(fā)生器能保證這種情況不會發(fā)生，如下文參考圖5所述的。
最后，曾經(jīng)存儲在AFSD 140中的BIOS加載器現(xiàn)在位于RAM150中之后，在步驟360中，CPU執(zhí)行BIOS加載器，現(xiàn)在可以將BIOS 200的其余部分復(fù)制到RAM 150。
圖5是圖2的加載邏輯電路(LLC)120的詳細(xì)方框圖。LLC120包括復(fù)位電路(RC)121、AFSD代碼地址選擇器(ACAS)122a、RAM負(fù)載地址選擇器(RLAS)122b、BIOS 200存儲塊的地址寄存器(AR)123，序列發(fā)生器124，包括AFSD&RAM控制電路124a和RAM地址計(jì)數(shù)器124b，以及AFSD 140中的BIOS啟動塊的寫保護(hù)發(fā)生器(WPG)128。
復(fù)位電路121通過控制線122從復(fù)位按鈕105或系統(tǒng)電源復(fù)位電路110接收復(fù)位信號，如圖2所示。在通過控制線122接收復(fù)位信號之后，復(fù)位電路121生成信號或通過控制線132發(fā)送信號，具體情況取決于所使用的微處理器的類型。RC 121發(fā)送信號，這些信號將使微處理器130三態(tài)化其數(shù)據(jù)總線、地址總線和一些必要的控制信號。在RC 121釋放信號之后，CPU 130將在指定的地址開始執(zhí)行。如果微處理器130沒有能力三態(tài)化其總線，那么可以使用三態(tài)緩沖區(qū)以便在LLC 120控制初始化序列時(shí)暫停CPU的操作。
存儲在AFSD 140中的BIOS可以位于多個(gè)可使用ACAS寄存器122a進(jìn)行選擇的位置中的一個(gè)位置。BIOS的所選擇的存儲位置在RC 121生成的復(fù)位期間被鎖存到AR 123。此鎖存的值1231v被序列發(fā)生器124用來作為BIOS加載器200a的起始地址，并被WPG 128用來作為BIOS所在的塊值。RAM中的BIOS的位置是通過RAM負(fù)載地址選擇器(RLAS)122b來選擇硬件的。
序列發(fā)生器124是連續(xù)的狀態(tài)機(jī)，該狀態(tài)機(jī)啟動后開始將BIOS加載器200a從AFSD 140復(fù)制到RAM 150，從AR 123指定的地址開始。此序列發(fā)生器124包括AFSD&RAM控制124a和RAM地址計(jì)數(shù)器124b。在加載過程中，RAM地址計(jì)數(shù)器124b的輸出用作RAM 150的地址。在加載過程完成時(shí)，RAM地址計(jì)數(shù)器124b的輸出是三態(tài)的。在復(fù)制結(jié)束時(shí)，CPU 130被通過信號線132釋放。
圖6是圖5的寫保護(hù)發(fā)生器128的詳細(xì)方框圖。WPG 128包括命令/控制解碼器420、頁地址寄存器430、命令代碼寄存器440、寫選通脈沖發(fā)生器450，以及比較器邏輯470，包括啟動代碼塊地址比較器472和命令代碼比較器474。
WPG 128保護(hù)啟動代碼塊(即，BIOS 200在AFSD 140中的位置)中的數(shù)據(jù)，以便任何文件或應(yīng)用程序都不會寫入到BIOS 200所在的塊，如圖3所示。如果試圖寫入或擦除AFSD的啟動代碼塊，則此發(fā)生器將禁止“允許寫入”的選通脈沖到AFSD 140；它將使操作無效，從而寫入或擦除操作不會執(zhí)行。
命令/控制解碼器(CCD)420是生成通過系統(tǒng)總線115發(fā)往AFSD 140的所有必需的控制信號。CCD 420通過系統(tǒng)總線115從CPU 130接收控制信號，從CPU對信號進(jìn)行解碼，并通過控制線142將解碼信號發(fā)送到AFSD 140。
頁地址寄存器430保存AFSD 140的地址信息。當(dāng)圖1所示的CPU 130將指定地址發(fā)送到AFSD 140時(shí)，它被鎖存到此頁地址寄存器430中。當(dāng)CPU 130將命令發(fā)送到AFSD 140時(shí)，它被鎖存到命令代碼寄存器440中。
寫選通脈沖發(fā)生器450控制AFSD 140的存儲單元的寫入。當(dāng)CPU 130寫入到AFSD 140時(shí)，無論寫入是命令、地址還是數(shù)據(jù)，都以一個(gè)CPU寫入操作產(chǎn)生兩個(gè)寫入信號“wr_1”和“WR_2”。首先生成WR1，之后不久再生成WR_2。WR1將地址和命令代碼分別鎖存到頁寄存器和命令代碼寄存器，以便用于代碼塊比較。WR_2被用作發(fā)往AFSD 140的“允許寫入”信號。
啟動代碼塊地址比較器472將頁地址寄存器430和啟動代碼塊地址1231v進(jìn)行比較。如果結(jié)果相同，則啟用命令代碼比較器474。
命令代碼比較器474用命令“PROGRAM”、“ERASE”或其他將修改AFSD 140的內(nèi)容的命令檢查命令代碼寄存器的內(nèi)容。如果命令代碼寄存器的內(nèi)容是“PROGRAM”或“ERASE”，則WR_2將被禁用，從而可以防止程序或擦除操作。因此，可以防止對AFSD140中的BIOS 200進(jìn)行任何修改。
此系統(tǒng)在許多方面比以前的設(shè)計(jì)更優(yōu)越。BIOS存儲在用于進(jìn)行應(yīng)用程序或文件存儲的存儲設(shè)備上，更重要的是，BIOS的一部分從AFSD被復(fù)制到RAM而不必使用微處理器執(zhí)行位于特殊用途的ROM上的命令。從而，不需要使用在PC中通常用于存儲BIOS的諸如ROM之類的專用芯片，因而大大地節(jié)省成本，使主板變小，簡化接口結(jié)構(gòu)。另外，當(dāng)BIOS存儲在AFSD中時(shí)，還可以比較容易地進(jìn)行修改。
雖然顯示和描述了本發(fā)明的說明性示例，但是，顯然，那些精通本發(fā)明所屬的技術(shù)的人可以進(jìn)行許多其他修改、更改和變化。
因此可以設(shè)想，本發(fā)明不僅限于顯示和描述的實(shí)施例，集成了構(gòu)成本發(fā)明的基本特點(diǎn)的功能的任何這樣的修改和其他實(shí)施例都被視為等效并且不偏離本發(fā)明真正的精神和范圍。
權(quán)利要求
1.一種用于執(zhí)行智能設(shè)備的啟動操作的系統(tǒng)，包括應(yīng)用程序和文件存儲設(shè)備，被配置為讀取和寫入數(shù)據(jù)文件，數(shù)據(jù)文件中的一個(gè)或多個(gè)包括基本輸入/輸出系統(tǒng)BIOS接口；隨機(jī)存取存儲器RAM；加載邏輯電路，用于將BIOS的一部分從存儲設(shè)備復(fù)制到RAM。
2.根據(jù)權(quán)利要求1所述的系統(tǒng)，其特征在于，加載邏輯電路被配置為將BIOS的一部分從應(yīng)用程序和文件存儲設(shè)備復(fù)制到RAM，而不使用微處理器。
3.根據(jù)權(quán)利要求1所述的系統(tǒng)，其特征在于，應(yīng)用程序和文件存儲設(shè)備是閃存設(shè)備。
4.根據(jù)權(quán)利要求1所述的系統(tǒng)，其特征在于，應(yīng)用程序和文件存儲設(shè)備是磁盤或光盤驅(qū)動器。
5.根據(jù)權(quán)利要求1所述的系統(tǒng)，其特征在于，加載邏輯電路包含在現(xiàn)場可編程門陣列(FPGA)中。
6.根據(jù)權(quán)利要求1所述的系統(tǒng)，其特征在于，加載邏輯電路包含在可編程邏輯設(shè)備中。
7.根據(jù)權(quán)利要求1所述的系統(tǒng)，其特征在于，電路包括插件板級的組件。
8.根據(jù)權(quán)利要求1所述的系統(tǒng)，其特征在于，加載邏輯電路在存儲設(shè)備的任何位置存儲BIOS。
9.根據(jù)權(quán)利要求1所述的系統(tǒng)，其特征在于，加載邏輯電路將BIOS復(fù)制到RAM中的任何位置。
10.根據(jù)權(quán)利要求1所述的系統(tǒng)，其特征在于，加載邏輯電路包括寫保護(hù)機(jī)制，用于防止存儲設(shè)備的具有BIOS的位置被改寫。
11.根據(jù)權(quán)利要求10所述的系統(tǒng)，其特征在于，寫保護(hù)機(jī)制為微處理器的每個(gè)寫選通信號生成第一和第二寫選通信號。
12.根據(jù)權(quán)利要求11所述的系統(tǒng)，其特征在于，第一寫選通信號與第二寫選通信號相隔一段時(shí)間，并且其中，第一寫選通信號將BIOS在存儲設(shè)備中的位置和命令代碼記錄到存儲設(shè)備，第二寫選通信號允許存儲設(shè)備的寫入。
13.根據(jù)權(quán)利要求12所述的系統(tǒng)，其特征在于，當(dāng)微處理器試圖寫入到存儲設(shè)備中的BIOS的位置時(shí)，第二寫選通信號不會生成，從而BIOS不會被改寫。
14.一種啟動智能設(shè)備的方法，包括微處理器的復(fù)位操作；此后微處理器的暫停操作；此后將BIOS的一部分從應(yīng)用程序和文件存儲設(shè)備復(fù)制到RAM；此后微處理器的啟動操作。
15.根據(jù)權(quán)利要求14所述的方法，其特征在于，存儲設(shè)備包括多個(gè)BIOS，并且其中，用戶可以選擇要將哪個(gè)BIOS從應(yīng)用程序和文件存儲設(shè)備復(fù)制到RAM。
16.根據(jù)權(quán)利要求14所述的方法進(jìn)一步包括，在微處理器的啟動操作的步驟之后用中央處理單元從RAM讀取BIOS的該部分的步驟。
17.根據(jù)權(quán)利要求14所述的方法，其特征在于，將BIOS從存儲器存儲設(shè)備復(fù)制到RAM的步驟受狀態(tài)機(jī)的控制。
18.根據(jù)權(quán)利要求17所述的方法，其特征在于，狀態(tài)機(jī)是以ASIC實(shí)現(xiàn)的。
19.根據(jù)權(quán)利要求17所述的方法，其特征在于，狀態(tài)機(jī)是以FPGA實(shí)現(xiàn)的。
20.根據(jù)權(quán)利要求14所述的方法，其特征在于，應(yīng)用程序和文件存儲設(shè)備是閃存設(shè)備。
21.根據(jù)權(quán)利要求14所述的方法，其特征在于，應(yīng)用程序和文件存儲設(shè)備是磁盤或光盤驅(qū)動器。
22.一種在操作系統(tǒng)和硬件設(shè)備之間提供接口的方法，包括在應(yīng)用程序和文件存儲設(shè)備中存儲接口；此后將接口從應(yīng)用程序和文件存儲設(shè)備復(fù)制到RAM而不必使用微處理器。
23.根據(jù)權(quán)利要求22所述的方法，其特征在于，接口是基本輸入輸出系統(tǒng)BIOS例行程序。
24.根據(jù)權(quán)利要求22所述的方法，其特征在于，應(yīng)用程序和文件存儲設(shè)備是NAND閃存設(shè)備。
25.根據(jù)權(quán)利要求22所述的方法，其特征在于，應(yīng)用程序和文件存儲設(shè)備是磁盤或光盤驅(qū)動器。
26.根據(jù)權(quán)利要求22所述的方法，其特征在于，復(fù)制接口的步驟受邏輯加載電路的控制。
27.根據(jù)權(quán)利要求26所述的方法，其特征在于，電路是以插件板級的組件實(shí)現(xiàn)的。
28.根據(jù)權(quán)利要求22所述的方法，進(jìn)一步包括使用微處理器將其他接口設(shè)備命令從應(yīng)用程序和文件存儲設(shè)備復(fù)制到RAM。
29.根據(jù)權(quán)利要求22所述的方法，其特征在于，復(fù)制接口的步驟包括啟用應(yīng)用程序和文件存儲設(shè)備和RAM；此后允許地址計(jì)數(shù)器輸出值；此后將值與RAM地址關(guān)聯(lián)；此后通過數(shù)據(jù)總線將數(shù)據(jù)從應(yīng)用程序和文件存儲設(shè)備發(fā)送到RAM地址；此后增加地址計(jì)數(shù)器。
30.根據(jù)權(quán)利要求22所述的方法，其特征在于，復(fù)制接口的步驟進(jìn)一步包括使用糾錯(cuò)碼。
31.一種用于引導(dǎo)受微處理器控制的設(shè)備的系統(tǒng)，包括具有許多文件的應(yīng)用程序和文件存儲設(shè)備；隨機(jī)存取存儲器；微處理器；人機(jī)接口設(shè)備；以及用于在微處理器、應(yīng)用程序和文件存儲設(shè)備和人機(jī)接口設(shè)備之間進(jìn)行通信的接口，駐留在文件存儲設(shè)備的文件中的接口；用于不使用微處理器將接口的一部分復(fù)制到隨機(jī)存取存儲器的裝置。
32.根據(jù)權(quán)利要求31所述的系統(tǒng)，其特征在于，應(yīng)用程序和文件存儲設(shè)備包括非易失性的固態(tài)存儲設(shè)備。
33.根據(jù)權(quán)利要求31所述的系統(tǒng)，其特征在于，文件存儲設(shè)備包括光盤或磁盤驅(qū)動器。
34.根據(jù)權(quán)利要求31所述的系統(tǒng)，進(jìn)一步包括用于防止文件存儲設(shè)備上的文件被改寫的裝置。
35.根據(jù)權(quán)利要求1所述的系統(tǒng)，其特征在于，加載邏輯電路進(jìn)一步包括用于防止應(yīng)用程序和文件存儲設(shè)備上的基本輸入/輸出系統(tǒng)BIOS接口被改寫的裝置。
全文摘要
一種用于引導(dǎo)受微處理器控制的系統(tǒng)的系統(tǒng)，其特征在于，在處理器和外圍設(shè)備之間的基本接口被從應(yīng)用程序和文件存儲設(shè)備復(fù)制到隨機(jī)存取存儲器，而需要非易失性代碼存儲設(shè)備時(shí)不必使用微處理器。
文檔編號G06F9/445GK1543602SQ02802692
公開日2004年11月3日 申請日期2002年8月6日 優(yōu)先權(quán)日2001年8月6日
發(fā)明者羅伯特·C·張, 郭炯, 法西德·薩貝特-沙吉, 薩貝特-沙吉, 羅伯特 C 張 申請人:三因迪斯克公司