總線型運(yùn)動(dòng)控制器的制造方法
【技術(shù)領(lǐng)域】
[0001]本實(shí)用新型涉及自動(dòng)控制領(lǐng)域，特別是涉及一種總線型運(yùn)動(dòng)控制器。
【背景技術(shù)】
[0002]運(yùn)動(dòng)控制器從結(jié)構(gòu)上主要分為基于計(jì)算機(jī)標(biāo)準(zhǔn)總線的運(yùn)動(dòng)控制器、Soft型開放式運(yùn)動(dòng)控制器和嵌入式運(yùn)動(dòng)控制器。
[0003]其中，基于計(jì)算機(jī)標(biāo)準(zhǔn)總線的運(yùn)動(dòng)控制器具有開放體系結(jié)構(gòu)，獨(dú)立于計(jì)算機(jī)的運(yùn)動(dòng)控制器與計(jì)算機(jī)相結(jié)合構(gòu)成。
[0004]Soft型開放式運(yùn)動(dòng)控制器中的運(yùn)動(dòng)控制軟件全部安裝在計(jì)算機(jī)中，硬件部分則僅僅包括計(jì)算機(jī)與伺服驅(qū)動(dòng)器和外部I (Input，輸入)/0(0utput，輸出)之間的標(biāo)準(zhǔn)化通用接口。用戶可以在Windows平臺(tái)或其他操作系統(tǒng)平臺(tái)的支持下，開發(fā)各種類型的高性能的運(yùn)動(dòng)控制器，具有更高的靈活性。
[0005]嵌入式運(yùn)動(dòng)控制器，則把計(jì)算機(jī)嵌入到運(yùn)動(dòng)控制器中。其與計(jì)算機(jī)之間的通信依然通過計(jì)算機(jī)總線，實(shí)質(zhì)上是基于總線結(jié)構(gòu)的運(yùn)動(dòng)控制器的一種變形。
[0006]上述三類運(yùn)動(dòng)控制器大都采用脈沖式輸出，控制伺服電機(jī)等機(jī)械運(yùn)動(dòng)部件按照預(yù)期的軌跡和規(guī)定的運(yùn)動(dòng)參數(shù)運(yùn)動(dòng)。但是，采用脈沖式輸出控制機(jī)械運(yùn)動(dòng)部件運(yùn)動(dòng)時(shí)，存在易干擾、控制精度低的缺陷。
【實(shí)用新型內(nèi)容】
[0007]基于此，有必要針對(duì)現(xiàn)有的運(yùn)動(dòng)控制器采用脈沖式輸出控制機(jī)械運(yùn)動(dòng)部件運(yùn)動(dòng)時(shí)存在易干擾、控制精度低的問題，提供一種總線型運(yùn)動(dòng)控制器。
[0008]為實(shí)現(xiàn)本實(shí)用新型目的提供的一種總線型運(yùn)動(dòng)控制器，包括FPGA模塊、DSP模塊和以太網(wǎng)模塊；
[0009]所述FPGA模塊電連接在所述DSP模塊和所述以太網(wǎng)模塊之間，與所述DSP模塊進(jìn)行數(shù)據(jù)交互；
[0010]所述FPGA模塊通過所述以太網(wǎng)模塊，采用TCP/IP協(xié)議與上位機(jī)通信，接收并傳輸所述上位機(jī)發(fā)送的數(shù)據(jù)至所述DSP模塊；
[0011]所述DSP模塊根據(jù)所述數(shù)據(jù)和運(yùn)動(dòng)控制功能庫進(jìn)行分析計(jì)算，獲取并反饋控制命令至所述FPGA模塊；
[0012]所述FPGA模塊通過所述以太網(wǎng)模塊，采用POWERLINK協(xié)議與伺服驅(qū)動(dòng)器通信，傳輸所述控制命令至所述伺服驅(qū)動(dòng)器。
[0013]在其中一個(gè)實(shí)施例中，所述FPGA模塊的型號(hào)為EP4CE30 ;所述DSP模塊的型號(hào)為ADSP21489。
[0014]在其中一個(gè)實(shí)施例中，還包括第一存儲(chǔ)模塊和第一緩存模塊；
[0015]所述第一存儲(chǔ)模塊和所述第一緩存模塊均與所述FPGA模塊通信連接；
[0016]所述第一存儲(chǔ)模塊，用于存儲(chǔ)所述FPGA模塊執(zhí)行的應(yīng)用程序；
[0017]所述第一緩存模塊，用于緩存所述FPGA模塊接收到的所述數(shù)據(jù)。
[0018]在其中一個(gè)實(shí)施例中，還包括第二存儲(chǔ)模塊和第二緩存模塊；
[0019]所述第二存儲(chǔ)模塊和第二緩存模塊均與所述DSP模塊通信連接；
[0020]所述第二存儲(chǔ)模塊，用于存儲(chǔ)所述運(yùn)動(dòng)控制功能庫；
[0021]所述第二緩存模塊，用于存儲(chǔ)所述DSP模塊接收到的所述數(shù)據(jù)。
[0022]在其中一個(gè)實(shí)施例中，所述第一存儲(chǔ)模塊為第一 FLASH芯片；所述第一緩存模塊為DDR2芯片。
[0023]在其中一個(gè)實(shí)施例中，所述第二存儲(chǔ)模塊為第二 FLASH芯片；所述第二緩存模塊為SDRAM芯片。
[0024]在其中一個(gè)實(shí)施例中，所述以太網(wǎng)模塊包括第一以太網(wǎng)單元和第二以太網(wǎng)單元；
[0025]所述第一以太網(wǎng)單元電連接在所述FPGA模塊與所述上位機(jī)之間；
[0026]所述第二以太網(wǎng)單元電連接在所述FPGA模塊與所述伺服驅(qū)動(dòng)器之間。
[0027]在其中一個(gè)實(shí)施例中，所述FPGA模塊、所述第二存儲(chǔ)模塊和所述第二緩存模塊均通過所述DSP模塊外設(shè)的AMI接口與所述DSP模塊通訊連接。
[0028]在其中一個(gè)實(shí)施例中，所述DSP模塊外設(shè)有高速串口接口和串口接口 ；
[0029]所述DSP模塊與所述FPGA模塊通過所述高速串口接口和串口接口進(jìn)行數(shù)據(jù)交互。
[0030]在其中一個(gè)實(shí)施例中，所述DSP模塊還外設(shè)有定時(shí)器接口和狀態(tài)指示接口 ；
[0031 ] 所述定時(shí)器接口和所述狀態(tài)指示接口均與所述FPGA模塊電連接。
[0032]上述總線型運(yùn)動(dòng)控制器的有益效果:
[0033]其通過FPGA模塊與DSP模塊相配合，F(xiàn)PGA模塊采用TCP/IP協(xié)議完成與上位機(jī)的通信，并通過POWERLINK協(xié)議，與伺服驅(qū)動(dòng)器進(jìn)行通信，完成控制命令和反饋信息的交換，從而控制受控體，如:伺服電機(jī)按照預(yù)設(shè)的運(yùn)動(dòng)軌跡進(jìn)行運(yùn)動(dòng)。其通過采用POWERLINK協(xié)議將控制命令以數(shù)字的形式發(fā)送給伺服驅(qū)動(dòng)器，改變了傳統(tǒng)的運(yùn)動(dòng)控制器以脈沖式輸出發(fā)送控制命令的控制方式，從而提高了運(yùn)動(dòng)控制器的抗噪聲能力和抗干擾能力。同時(shí)，還提高了運(yùn)動(dòng)控制器的控制精度。
【附圖說明】
[0034]圖1為本實(shí)用新型的總線型運(yùn)動(dòng)控制器的結(jié)構(gòu)示意圖；
[0035]圖2為本實(shí)用新型的總線型運(yùn)動(dòng)控制器一具體實(shí)施例結(jié)構(gòu)示意圖；
[0036]圖3為采用本實(shí)用新型的總線型運(yùn)動(dòng)控制器控制伺服電機(jī)的系統(tǒng)結(jié)構(gòu)示意圖。
【具體實(shí)施方式】
[0037]為使本實(shí)用新型技術(shù)方案更加清楚，以下結(jié)合附圖及具體實(shí)施例對(duì)本實(shí)用新型做進(jìn)一步詳細(xì)說明。
[0038]參見圖1，作為本實(shí)用新型的總線型運(yùn)動(dòng)控制器，包括FPGA(Field-ProgrammableGate Array，現(xiàn)場可編程門陣列)模塊110、DSP(Digital Signal Process，數(shù)字信號(hào)處理)模塊120和以太網(wǎng)模塊130。
[0039]FPGA模塊110電連接在DSP模塊120和以太網(wǎng)模塊130之間，與DSP模塊120進(jìn)行數(shù)據(jù)交互。
[0040]FPGA模塊110通過以太網(wǎng)模塊130，采用TCP/IP協(xié)議與上位機(jī)(圖中未示出)通信，接收并傳輸上位機(jī)發(fā)送的數(shù)據(jù)至DSP模塊120。
[0041]DSP模塊120根據(jù)數(shù)據(jù)和運(yùn)動(dòng)控制功能庫進(jìn)行分析計(jì)算，獲取并反饋控制命令至FPGA 模塊 110。
[0042]FPGA模塊110通過以太網(wǎng)模塊130，采用POWERLINK協(xié)議與伺服驅(qū)動(dòng)器(圖中未示出)通信，傳輸控制命令至伺服驅(qū)動(dòng)器，從而控制受控體，如驅(qū)動(dòng)電機(jī)等機(jī)械運(yùn)動(dòng)部件按照預(yù)設(shè)的運(yùn)動(dòng)軌跡和規(guī)定的運(yùn)動(dòng)參數(shù)進(jìn)行運(yùn)動(dòng)。
[0043]其通過FPGA模塊110與DSP模塊120相配合，F(xiàn)PGA模塊110通過TCP/IP協(xié)議與上位機(jī)通信，接收上位機(jī)發(fā)送的數(shù)據(jù)后，將數(shù)據(jù)傳輸至DSP模塊120。DSP模塊120根據(jù)接收到的數(shù)據(jù)及運(yùn)動(dòng)控制功能庫進(jìn)行分析計(jì)算，獲取相應(yīng)的控制命令并發(fā)送給FPGA模塊110。FPGA模塊110接收到控制命令后，通過POWERLINK協(xié)議，與伺服驅(qū)動(dòng)器進(jìn)行通信，將控制命令發(fā)送至伺服驅(qū)動(dòng)器，進(jìn)而控制驅(qū)動(dòng)電機(jī)等機(jī)械運(yùn)動(dòng)部件完成各種運(yùn)動(dòng)。其通過采用POWERLINK協(xié)議將控制命令以數(shù)字的形式發(fā)送給伺服驅(qū)動(dòng)器，改變了傳統(tǒng)的運(yùn)動(dòng)控制器以脈沖式輸出將控制命令發(fā)送給伺服驅(qū)動(dòng)器的控制方式，從而提高了運(yùn)動(dòng)控制器的抗噪聲能力和抗干擾能力。同時(shí)，還提高了運(yùn)動(dòng)控制器的控制精度。
[0044]其中，Ethernet POWERLINK是一種用于基準(zhǔn)以太網(wǎng)的確定性實(shí)時(shí)協(xié)議，由Ethernet POWERLINK標(biāo)準(zhǔn)化組織(EPSG)統(tǒng)一進(jìn)行管理，由奧地利的B&R自動(dòng)化公司于2001年提出。Ethernet POWERLINK在設(shè)計(jì)時(shí)考慮到標(biāo)準(zhǔn)的兼容性，通過結(jié)合輪詢和分時(shí)機(jī)制對(duì)標(biāo)準(zhǔn)以太網(wǎng)進(jìn)行擴(kuò)展。其循環(huán)周期可小于200uS，時(shí)間抖動(dòng)小于luS。
[0045]需要說明的是，參見圖2，F(xiàn)PGA模塊110的型號(hào)優(yōu)選為EP4CE30。DSP模塊120的型號(hào)優(yōu)選為ADSP21489。
[0046]本實(shí)用新型的總線型運(yùn)動(dòng)控制器通過DSP和FPGA相配合，既可進(jìn)行開環(huán)控制，也可進(jìn)行閉環(huán)控制。其中，充分利用DSP模塊的計(jì)算能力，進(jìn)行復(fù)雜的運(yùn)動(dòng)規(guī)劃、高速實(shí)時(shí)多軸插補(bǔ)、誤差補(bǔ)償和更復(fù)雜的運(yùn)動(dòng)學(xué)、動(dòng)力學(xué)計(jì)算、伺服控制濾波等數(shù)據(jù)運(yùn)算和實(shí)時(shí)控制管理，從而生成多種運(yùn)動(dòng)控制的控制命令。并通過FPGA模塊可編程器件采用TCP/IP協(xié)議，完成與上位機(jī)的通信，通過POWERLINK協(xié)議，完成與伺服驅(qū)動(dòng)器(如:總線式伺服驅(qū)動(dòng)器)的通信，控制命令與反饋信息的交換，最終完成伺服電機(jī)的各種運(yùn)動(dòng)的控制。并且只需一片F(xiàn)PGA和一片DSP即可實(shí)現(xiàn)，降低了系統(tǒng)成本和復(fù)雜度。
[0047]也就是說，本實(shí)用新型的總線型運(yùn)動(dòng)控制器通過以太網(wǎng)模塊130來實(shí)現(xiàn)分別與上位機(jī)和伺服驅(qū)動(dòng)器的通信，從而完成多種運(yùn)動(dòng)的控制。其中，與上位機(jī)的通信采用TCP/IP協(xié)議，與伺服驅(qū)動(dòng)器的通信則采用POWERLINK協(xié)議，使得本實(shí)用新型的總線型運(yùn)動(dòng)控制器可以同時(shí)控制4軸。并且，通過簡單修改運(yùn)動(dòng)控制功能庫中的算法，還可以達(dá)到同時(shí)控制多達(dá)32軸的伺服電機(jī)等，方便用戶使用，解決了傳統(tǒng)的運(yùn)動(dòng)控制器采用老一代的DSP處理器導(dǎo)致的處理速度有限?？刂凭炔桓咔铱刂戚S數(shù)具有一定的限制的問題。并且，還解決了目前板卡結(jié)構(gòu)的運(yùn)動(dòng)控制器采用金手指連接，單邊固定，在多數(shù)環(huán)境較差的工業(yè)現(xiàn)場(振動(dòng)，粉塵，油污嚴(yán)重)，不適宜長期工作的問題。以及由于PC的捆綁方式銷售所導(dǎo)致的PC資源的閑置和浪費(fèi)的問題，有利于運(yùn)動(dòng)控制器的維護(hù)。
[0048]進(jìn)一步的，參見圖1，本實(shí)用新型的總線型運(yùn)動(dòng)控制器還包括第一存儲(chǔ)模塊140和第一緩存模塊150。其中，第一存儲(chǔ)模塊140和第一緩存模塊150均與FPGA模塊110通信連接。第一存儲(chǔ)模塊140，用于存儲(chǔ)FPGA模塊110執(zhí)行的應(yīng)用程序。第一緩存模塊150，用于緩存FPGA模塊110接收到的數(shù)據(jù)。
[0049]由于FPGA模塊110的讀寫速度遠(yuǎn)遠(yuǎn)大于DSP模塊120的讀寫速度，因此當(dāng)FPGA模塊110傳輸上位機(jī)發(fā)送的數(shù)據(jù)至DSP模塊120，而數(shù)據(jù)較大DSP模塊120不能及時(shí)全部接收時(shí)，則FPGA模塊110通過執(zhí)行固化在第一存儲(chǔ)模塊140中的應(yīng)用程序，先將部分?jǐn)?shù)據(jù)緩存至第一緩存模塊150中。待DSP模塊120能夠接收時(shí)，則FPGA模塊110再將緩存的數(shù)據(jù)傳輸給DSP模塊120，以保證數(shù)據(jù)的實(shí)時(shí)傳輸與準(zhǔn)確。
[0050]參見圖2，需要指出的是，作為本實(shí)用新型的總線型運(yùn)動(dòng)控制器的一具體實(shí)施例，第一存儲(chǔ)模塊140可選用第一 FLASH芯片。其中，第一 FLASH芯片通過SPI (串行外圍設(shè)備接口)與FPGA模塊110通信連接。S卩，第一 FLASH芯片為SPI FLASH