一種墨盒芯片的制作方法
【專利摘要】一種墨盒芯片，屬于打印成像耗材技術(shù)領(lǐng)域。本發(fā)明墨盒芯片包括電源處理模塊，所述電源處理模塊包括輸入端、帶隙基準(zhǔn)電路、線性穩(wěn)壓器、存儲(chǔ)器；所述輸入端分別連接所述帶隙基準(zhǔn)電路和所述線性穩(wěn)壓器，所述帶隙基準(zhǔn)電路輸出參考電壓至所述線性穩(wěn)壓器，所述線性穩(wěn)壓器輸出輸出電壓至所述存儲(chǔ)器，以為存儲(chǔ)器提供穩(wěn)定電壓供電源。本發(fā)明成本低、接線簡(jiǎn)單、且能提供穩(wěn)定電壓供電源。
【專利說(shuō)明】
_種墨盒芯片
技術(shù)領(lǐng)域
[0001] 本發(fā)明涉及打印成像耗材技術(shù)領(lǐng)域，尤其涉及一種墨盒芯片。
【背景技術(shù)】
[0002] 現(xiàn)有芯片一般以電路基板形式存在，芯片上設(shè)有電連接部分，如電源(VDD)觸點(diǎn)、 時(shí)鐘（CLK)觸點(diǎn)、數(shù)據(jù)(DATA)觸點(diǎn)、接地(GND )觸點(diǎn)等。芯片上還設(shè)有芯片電路模塊，芯片電 路模塊主要包括存儲(chǔ)單元、邏輯控制單元，所述存儲(chǔ)單元用于存儲(chǔ)墨水的種類、墨盒制造日 期數(shù)據(jù)、打印頁(yè)數(shù)、剩余墨量等信息，而所述邏輯控制單元用于芯片數(shù)據(jù)運(yùn)算。
[0003] 目前，市場(chǎng)采用佳能系列的原裝墨盒芯片或兼容芯片，其電連接部分采用五觸點(diǎn) 結(jié)構(gòu)，具體包括電源(VDD)觸點(diǎn)、主時(shí)鐘(CLK)觸點(diǎn)、數(shù)據(jù)(DATA)觸點(diǎn)、接地(GND )觸點(diǎn)、輔時(shí) 鐘(CLK0)觸點(diǎn)。該芯片工作時(shí)，輔時(shí)鐘觸點(diǎn)會(huì)產(chǎn)生頻率大約為161.62的低頻振蕩，每一次輔 時(shí)鐘觸點(diǎn)信號(hào)進(jìn)行跳變時(shí)都會(huì)給電源信號(hào)帶來(lái)串?dāng)_，這將會(huì)影響芯片電源信號(hào)的穩(wěn)定性， 進(jìn)一步干擾墨盒芯片存儲(chǔ)單元內(nèi)的讀寫(xiě)操作，無(wú)法有效存儲(chǔ)墨盒信息。
[0004] 為此，目前常見(jiàn)的改進(jìn)方式，如圖1，在芯片電路模塊的電源輸入端VDDH和VDD觸點(diǎn) 之間串入大約〇. 2V的正向二極管，并在電源輸入端VDDH和GND觸點(diǎn)之間各串入約100K電阻 和O.lyF電容，其中電源輸入端VDDH為外部電源給墨盒芯片供電的輸入端，一般由打印機(jī)提 供。此方式的確保證了芯片電源信號(hào)的穩(wěn)定性，但存在以下問(wèn)題:一，需要額外增加輔助電 氣元件和綁定線，大大增加了成本;二、在一個(gè)芯片上設(shè)置多個(gè)電氣元件，使得接線復(fù)雜，加 工維護(hù)難度增加;三、繁雜的接線方式影響信號(hào)有效傳輸。
[0005] 因此，在保證芯片能夠正常與打印機(jī)通信的條件下，穩(wěn)定通信時(shí)序、穩(wěn)定電源、縮 減芯片外圍成本以及縮減芯片成本，是目前的一大難題。

【發(fā)明內(nèi)容】

[0006] 為了解決上述技術(shù)問(wèn)題，本發(fā)明的目的是提供一種成本低、接線簡(jiǎn)單、電源信號(hào)穩(wěn) 定的墨盒芯片。
[0007] 本發(fā)明提供一種墨盒芯片，包括電源處理模塊，所述電源處理模塊包括輸入端、帶 隙基準(zhǔn)電路、線性穩(wěn)壓器、存儲(chǔ)器;所述輸入端分別連接所述帶隙基準(zhǔn)電路和所述線性穩(wěn)壓 器，所述帶隙基準(zhǔn)電路輸出參考電壓至所述線性穩(wěn)壓器，所述線性穩(wěn)壓器輸出輸出電壓至 所述存儲(chǔ)器，以為存儲(chǔ)器提供穩(wěn)定電壓供電源。
[0008] 作為優(yōu)選，所述帶隙基準(zhǔn)電路包括啟動(dòng)電路、穩(wěn)壓電路;所述輸入端分別連接所述 啟動(dòng)電路、所述穩(wěn)壓電路;所述啟動(dòng)電路連接所述穩(wěn)壓電路;所述穩(wěn)壓電路和所述啟動(dòng)電路 分別連接參考電壓輸出端，所述穩(wěn)壓電路和所述啟動(dòng)電路分別接地。
[0009 ] 作為優(yōu)選，所述啟動(dòng)電路包括第一 PM0S管、第二PM0S管、第三PM0S管、第一 NM0S管、 第二匪0S管、第三匪0S管；所述輸入端分別連接所述第一 PM0S管的源極、第二PM0S管的源 極、第三匪0S管的漏極、第三PM0S管的源極；第一PM0S管的柵極、第一匪0S管的源極、第二 匪0S管的源極、第三匪0S管的源極分別接地;所述第一 PM0S管的漏極分別連接第一匪0S管 的漏極、第二PMOS管的柵極、第二NMOS管的柵極、第三匪OS管的柵極;所述第二PMOS管的漏 極分別連接所述第二匪0S管的漏極、第三PM0S管的柵極;所述第一匪0S管的柵極連接參考 電壓輸出端;所述第三PM0S管的漏極連接所述穩(wěn)壓電路。
[0010] 作為優(yōu)選，所述穩(wěn)壓電路包括第四PM0S管、第五PM0S管、第六PM0S管、第一三極管、 第二三極管、第一電阻、第二電阻、第三電阻、第四電阻、第一運(yùn)算放大器;所述輸入端分別 連接所述第四PM0S管的源極、第五PM0S管的源極、第六PM0S管的源極;所述第四PM0S管的漏 極分別經(jīng)第一電阻接地、以及經(jīng)第二電阻和第一三極管接地;所述第四PM0S管的柵極分別 連接第一運(yùn)算放大器的輸出端、第五PM0S管的柵極、第六PM0S管的柵極;所述第五PM0S管的 漏極分別經(jīng)第二三極管和第三電阻接地，所述第五PM0S管的漏極連接所述啟動(dòng)電路;所述 第六PM0S管的漏極經(jīng)第四電阻接地，所述第六PM0S管的漏極連接參考電壓輸出端;所述第 一運(yùn)算放大器的正輸入端連接所述第四PM0S管的漏極，所述第一運(yùn)算放大器的負(fù)輸入端連 接所述第五PM0S管的漏極。
[0011] 作為優(yōu)選，所述帶隙基準(zhǔn)電路還包括第五電阻和第一電容;所述穩(wěn)壓電路經(jīng)所述 第五電阻連接參考電壓輸出端，所述第五電阻還經(jīng)所述第一電容接地。
[0012] 作為優(yōu)選，所述線性穩(wěn)壓器包括第二運(yùn)算放大器、第六電阻、第七電阻、第七PM0S 管;所述第二運(yùn)算放大器的輸出端連接所述第七PM0S管的柵極;所述第七PM0S管的源極連 接所述輸入端;所述第七PM0S管的漏極依次經(jīng)第六電阻、第七電阻接地，所述第七PM0S管的 漏極還連接輸出電壓輸出端;所述第六電阻與所述第七電阻的中間連線連接所述第二運(yùn)算 放大器的正輸入端，所述帶隙基準(zhǔn)電路的參考電壓輸出端連接所述第二運(yùn)算放大器的負(fù)輸 入端。
[0013] 作為優(yōu)選，所述線性穩(wěn)壓器還包括設(shè)置在所述第二運(yùn)算放大器輸出端和所述第七 PM0S管的漏極之間的補(bǔ)償電路。
[0014] 作為優(yōu)選，所述墨盒芯片的電路板上包括時(shí)鐘觸點(diǎn)、接地觸點(diǎn)、數(shù)據(jù)觸點(diǎn)、電源觸 點(diǎn)、芯片電路模塊;所述時(shí)鐘觸點(diǎn)、所述數(shù)據(jù)觸點(diǎn)、所述電源觸點(diǎn)分別連接所述芯片電路模 塊;所述芯片電路模塊內(nèi)設(shè)有所述電源處理模塊;所述接地觸點(diǎn)直接連接所述芯片電路模 塊。
[0015] 本發(fā)明具有以下有益效果： 本發(fā)明提供一種去除CLK0觸點(diǎn)通過(guò)其他四個(gè)信道后仍能穩(wěn)定工作，并能通過(guò)打印機(jī)認(rèn) 證的墨盒芯片，該墨盒芯片成本低廉、加工便捷，能提供穩(wěn)定電源信號(hào)。
【附圖說(shuō)明】
[0016] 圖1為現(xiàn)有技術(shù)中墨盒芯片的電接線結(jié)構(gòu)圖； 圖2為本發(fā)明墨盒芯片中電源處理模塊的電路框圖； 圖3為圖2中帶隙基準(zhǔn)電路的電路框圖； 圖4為圖2中線性穩(wěn)壓電路的電路框圖； 圖5為本發(fā)明墨盒芯片的電接線結(jié)構(gòu)圖； 圖6為圖1情況的打印機(jī)輸出時(shí)序圖； 圖7為圖5情況的打印機(jī)輸出時(shí)序圖。
【具體實(shí)施方式】
[0017] 以下結(jié)合附圖對(duì)本發(fā)明作進(jìn)一步詳細(xì)說(shuō)明。
[0018] 圖1所示為現(xiàn)有技術(shù)中墨盒芯片的電接線結(jié)構(gòu)圖，墨盒芯片上包括五觸點(diǎn)結(jié)構(gòu)的 電連接部分，1為CLK主時(shí)鐘觸點(diǎn)，2為GND接地觸點(diǎn)，3為DATA數(shù)據(jù)觸點(diǎn)，4為VDD電源觸點(diǎn)，5為 CLK0輔時(shí)鐘觸點(diǎn)。墨盒芯片上還包括芯片電路模塊，一般呈現(xiàn)晶圓狀態(tài)。在晶圓的外圍，可 見(jiàn)CLK觸點(diǎn)、DATA觸點(diǎn)、CLK0觸點(diǎn)分別連接芯片電路模塊，GND接地觸點(diǎn)分別經(jīng)電阻、電容連 接芯片電路模塊，VDD觸點(diǎn)經(jīng)發(fā)光二極管、電阻連接芯片電路模塊。在晶圓內(nèi)，VDD觸點(diǎn)與芯 片電路模塊真正使用的電源來(lái)源VDDH之間串入一個(gè)正向二極管。若未在GND觸點(diǎn)和芯片電 路模塊的VDDH之間串入電阻、電容，以及未在VDD觸點(diǎn)和VDDH之間串入二極管情況下，直接 連線處理，因設(shè)有兩個(gè)時(shí)鐘觸點(diǎn)，對(duì)于CLK0觸點(diǎn)通信時(shí)，高低電平占空比為32:1，頻率為 161.62HZ時(shí)，會(huì)產(chǎn)生低頻振蕩。此類振蕩將會(huì)影響墨盒芯片電源信號(hào)的穩(wěn)定性。當(dāng)CLK0觸點(diǎn) 信號(hào)每發(fā)生一次跳變，就會(huì)給電源信號(hào)帶來(lái)串?dāng)_。而做圖1設(shè)置，可確保芯片電源信號(hào)的穩(wěn) 定性，但同時(shí)可見(jiàn)：晶圓的外圍由于增加了外圍器件電阻、電容，而使得墨盒芯片的電路板 接線復(fù)雜；同時(shí)，盡管晶圓內(nèi)僅加入二極管來(lái)穩(wěn)壓，結(jié)構(gòu)簡(jiǎn)單，但二極管的穩(wěn)壓性能較差，容 易發(fā)生反向擊穿，無(wú)法有效實(shí)現(xiàn)電源穩(wěn)壓。
[0019]為此，本發(fā)明設(shè)計(jì)了一款墨盒芯片，在其晶圓內(nèi)設(shè)置穩(wěn)壓性能更優(yōu)的電源處理模 塊，并在其晶圓外進(jìn)行簡(jiǎn)化外圍器件的布置結(jié)構(gòu)。
[0020] 考慮到CLK0對(duì)電源信號(hào)穩(wěn)定干擾嚴(yán)重，并簡(jiǎn)化墨盒芯片上電路板結(jié)構(gòu)，為此針對(duì) 圖1結(jié)構(gòu)，去除CLK0觸點(diǎn)，此時(shí)圖5墨盒芯片具有CLK主時(shí)鐘觸點(diǎn)1、GND接地觸點(diǎn)2、DATA數(shù)據(jù) 觸點(diǎn)3、VDD電源觸點(diǎn)4。同時(shí)，因 CLK0觸點(diǎn)的去除，為了解決CLK0觸點(diǎn)產(chǎn)生的低頻振蕩而設(shè) 置的外圍器件100K電阻、O.lyF電容、750歐電阻也被去除。此時(shí)，該墨盒芯片的電路板上時(shí) 鐘觸點(diǎn)、數(shù)據(jù)觸點(diǎn)、電源觸點(diǎn)分別連接芯片電路模塊，所述接地觸點(diǎn)直接連接所述芯片電路 模塊。因外圍器件的減少，電路板上的綁定由原先的8綁定縮減為5綁定，簡(jiǎn)化了電路板電氣 連線，便于安裝維護(hù)。但墨盒芯片因時(shí)鐘振蕩而存在的電源不穩(wěn)定性仍存在，且電源不穩(wěn)定 性對(duì)存儲(chǔ)器讀寫(xiě)、打印機(jī)工作有一定干擾，則在晶圓內(nèi)，即芯片電路模塊內(nèi)需要設(shè)有電源處 理模塊。
[0021] 如圖2,所述電源處理模塊包括輸入端VDDH、帶隙基準(zhǔn)電路、線性穩(wěn)壓器、存儲(chǔ)器。 所述輸入端VDDH連接所述帶隙基準(zhǔn)電路和所述線性穩(wěn)壓器，所述帶隙基準(zhǔn)電路輸出參考電 壓VREF至所述線性穩(wěn)壓器，所述線性穩(wěn)壓器輸出輸出電壓VDD至所述穩(wěn)壓器，以為存儲(chǔ)器提 供穩(wěn)定電壓供電源。所述存儲(chǔ)器包括FLASH存儲(chǔ)器、SRAM存儲(chǔ)器、EPROM存儲(chǔ)器等，其中存儲(chǔ) 器為FLASH存儲(chǔ)器時(shí)，帶隙基準(zhǔn)電路輸出的參考電壓VREF可輸出至FLASH存儲(chǔ)器。該電源處 理模塊可為一個(gè)或多個(gè)存儲(chǔ)器提供穩(wěn)定電壓供電源，還可為芯片內(nèi)部其他單元供電，如邏 輯控制單元。
[0022]如圖3,所述帶隙基準(zhǔn)電路包括啟動(dòng)電路、穩(wěn)壓電路。所述輸入端VDDH分別連接所 述啟動(dòng)電路、所述穩(wěn)壓電路，所述啟動(dòng)電路連接所述穩(wěn)壓電路，所述穩(wěn)壓電路和所述啟動(dòng)電 路分別連接參考電壓輸出端VREF，所述穩(wěn)壓電路和所述啟動(dòng)電路分別接地GND。
[0023] 所述啟動(dòng)電路包括第一 PM0S管MP1、第二PM0S管MP2、第三PM0S管MP3、第一匪0S管 MN1、第二NM0S管MN2、第三NM0S管MN3，該啟動(dòng)電路確保電路在上電時(shí)脫離簡(jiǎn)并態(tài)。所述輸入 端VDDH分別連接所述第一 PMOS管MP1的源極、第二PMOS管MP2的源極、第三匪OS管MN3的漏 極、第三PM0S管MP3的源極。第一 PM0S管MP1的柵極、第一 NM0S管麗1的源極、第二匪0S管麗2 的源極、第三匪0S管MN3的源極分別接地。所述第一 PM0S管MP1的漏極分別連接第一匪0S管 麗1的漏極、第二PM0S管MP2的柵極、第二匪0S管麗2的柵極、第三匪0S管麗3的柵極。所述第 二PM0S管MP2的漏極分別連接所述第二NM0S管麗2的漏極、第三PM0S管MP3的柵極。所述第一 匪0S管MN1的柵極連接參考電壓輸出端VREF，所述第三PM0S管MP3的漏極連接所述穩(wěn)壓電 路。
[0024] 所述穩(wěn)壓電路包括第四PM0S管MP4、第五PM0S管MP5、第六PM0S管MP6、第一三極管 Q1、第二三極管Q2、第一電阻R1、第二電阻R2、第三電阻R3、第四電阻R4、第一運(yùn)算放大器A1。 所述輸入端VDDH分別連接所述第四PM0S管MP4的源極、第五PM0S管MP5的源極、第六PM0S管 MP6的源極。所述第四PM0S管MP4的漏極分別經(jīng)第一電阻R1接地、以及經(jīng)第二電阻R2和第一 三極管Q1接地。其中，所述第一三極管Q1的發(fā)射極與所述第二電阻連接R2,所述第一三極管 Q1的集電極和基極接地。所述第四PM0S管MP4的柵極分別連接第一運(yùn)算放大器A1的輸出 端、第五PM0S管MP5的柵極、第六PM0S管MP6的柵極。所述第五PM0S管MP5的漏極分別經(jīng)第 二三極管Q2和第三電阻R3接地，所述第五PM0S管MP5的漏極連接所述啟動(dòng)電路。其中，所 述第二三極管Q2的發(fā)射極連接所述第五PM0S管MP5的漏極，所述第二三極管Q2的集電極 和基極接地。所述第六PM0S管MP6的漏極經(jīng)第四電阻R4接地，所述第六PM0S管MP6的漏極 連接參考電壓輸出端VREF。所述第一運(yùn)算放大器A1的正輸入端連接所述第四PM0S管MP4 的漏極，所述第一運(yùn)算放大器A1的負(fù)輸入端連接所述第五PM0S管MP5的漏極。所述穩(wěn)壓電 路確保運(yùn)算放大器兩個(gè)輸入端電壓一致，以確保第五PM0S管MP5流過(guò)的電流為
[Vbe (Q2)-V% (Q1)] /R2+1 (Q2) /R3.，其中[VSE (Q2) --V3￡ (Q1) ]/R2 為正溫度系 數(shù)電流，獨(dú)￡箱?:/1^為負(fù)溫度系數(shù)電流，通過(guò)選擇R2、R3的阻值使得達(dá)到無(wú)溫度系 數(shù)的電流，則 V組二ri* U二n* [V3E (Q2) -1 (⑴）]/R2+1. (Q2) /R3 ,其中 n 是第五 PM0S管MP5和第六PM0S管MP6的尺寸比例，以確保產(chǎn)生無(wú)溫度系數(shù)的電壓。
[0025]所述帶隙基準(zhǔn)電路還包括濾波電路，其包括第五電阻R5和第一電容C1。所述穩(wěn)壓 電路經(jīng)所述第五電阻R5連接參考電壓輸出端VREF，所述第五電阻R5還經(jīng)所述第一電容C1接 地。
[0026] 如圖4,所述線性穩(wěn)壓器包括第二運(yùn)算放大器A2、第六電阻R6、第七電阻R7、第七 PM0S管MP7。所述第二運(yùn)算放大器A2的輸出端連接所述第七PM0S管MP7的柵極，所述第七 PM0S管MP7的源極連接所述輸入端VDDH。所述第七PM0S管MP7的漏極依次經(jīng)第六電阻R6、第 七電阻R7接地，所述第七PM0S管MP7的漏極還連接輸出電壓輸出端VDD，所述第六電阻R6與 所述第七電阻R7的中間連線連接所述第二運(yùn)算放大器A2的正輸入端，所述帶隙基準(zhǔn)電路的 參考電壓輸出端VREF連接所述第二運(yùn)算放大器A2的負(fù)輸入端。利用所述第二運(yùn)算放大器A2 確保第二運(yùn)算放大器A2兩輸入端的電壓一致，VjsFVrefX. (R6-R7) /R7。為了確保第 七PM0S管MP7、第六電阻R6、第七電阻R7、第二運(yùn)算放大器A2構(gòu)成的負(fù)反饋電路的穩(wěn)定性，不 發(fā)生振蕩，所述線性穩(wěn)壓器還包括設(shè)置在所述第二運(yùn)算放大器A2輸出端和所述第七PM0S管 MP7的漏極之間的補(bǔ)償電路，所述補(bǔ)償電路包括相互串聯(lián)的第八電阻R8和第二電容C2。
[0027] 圖7為本發(fā)明打印機(jī)輸出時(shí)序圖，圖6為現(xiàn)有技術(shù)(如圖1)的打印機(jī)時(shí)序圖，其中T1 為芯片自主初始化時(shí)間，T2為芯片內(nèi)部控制等待時(shí)間，命令A(yù)為打印機(jī)發(fā)送工作確認(rèn)命令， 命令B為打印機(jī)讀取命令，命令C為打印機(jī)讀取寫(xiě)操作命令。參照?qǐng)D6、7,可見(jiàn)本發(fā)明去除 CLK0觸點(diǎn)后，內(nèi)部采用電源處理模塊，使得本發(fā)明墨盒芯片能提供穩(wěn)定的電源信號(hào)。
[0028] 上面所述的實(shí)施例僅是對(duì)本發(fā)明的優(yōu)選實(shí)施方式進(jìn)行描述，并非對(duì)本發(fā)明的構(gòu)思 和范圍進(jìn)行限定。在不脫離本發(fā)明設(shè)計(jì)構(gòu)思的前提下，本領(lǐng)域普通人員對(duì)本發(fā)明的技術(shù)方 案做出的各種變型和改進(jìn)，均應(yīng)落入到本發(fā)明的保護(hù)范圍，本發(fā)明請(qǐng)求保護(hù)的技術(shù)內(nèi)容，已 經(jīng)全部記載在權(quán)利要求書(shū)中。
【主權(quán)項(xiàng)】
1. 一種墨盒芯片，包括電源處理模塊，其特征在于，所述電源處理模塊包括輸入端、帶 隙基準(zhǔn)電路、線性穩(wěn)壓器、存儲(chǔ)器;所述輸入端分別連接所述帶隙基準(zhǔn)電路和所述線性穩(wěn)壓 器，所述帶隙基準(zhǔn)電路輸出參考電壓至所述線性穩(wěn)壓器，所述線性穩(wěn)壓器輸出輸出電壓至 所述存儲(chǔ)器，以為存儲(chǔ)器提供穩(wěn)定電壓供電源。2. 根據(jù)權(quán)利要求1所述墨盒芯片，其特征在于，所述帶隙基準(zhǔn)電路包括啟動(dòng)電路、穩(wěn)壓 電路;所述輸入端分別連接所述啟動(dòng)電路、所述穩(wěn)壓電路;所述啟動(dòng)電路連接所述穩(wěn)壓電 路;所述穩(wěn)壓電路和所述啟動(dòng)電路分別連接參考電壓輸出端，所述穩(wěn)壓電路和所述啟動(dòng)電 路分別接地。3. 根據(jù)權(quán)利要求2所述墨盒芯片，其特征在于，所述啟動(dòng)電路包括第一PMOS管、第二 PMOS管、第三PMOS管、第一 NMOS管、第二NMOS管、第三NMOS管;所述輸入端分別連接所述第一 PMOS管的源極、第二PMOS管的源極、第三匪OS管的漏極、第三PMOS管的源極;第一PMOS管的 柵極、第一匪OS管的源極、第二匪OS管的源極、第三NMOS管的源極分別接地;所述第一 PMOS 管的漏極分別連接第一匪OS管的漏極、第二PMOS管的柵極、第二NMOS管的柵極、第三NMOS管 的柵極;所述第二PMOS管的漏極分別連接所述第二NMOS管的漏極、第三PMOS管的柵極;所述 第一 NMOS管的柵極連接參考電壓輸出端;所述第三PMOS管的漏極連接所述穩(wěn)壓電路。4. 根據(jù)權(quán)利要求2所述墨盒芯片，其特征在于，所述穩(wěn)壓電路包括第四PMOS管、第五 PMOS管、第六PMOS管、第一三極管、第二三極管、第一電阻、第二電阻、第三電阻、第四電阻、 第一運(yùn)算放大器;所述輸入端分別連接所述第四PMOS管的源極、第五PMOS管的源極、第六 PMOS管的源極;所述第四PMOS管的漏極分別經(jīng)第一電阻接地、以及經(jīng)第二電阻和第一三極 管接地;所述第四PMOS管的柵極分別連接第一運(yùn)算放大器的輸出端、第五PMOS管的柵極、第 六PMOS管的柵極；所述第五PMOS管的漏極分別經(jīng)第二三極管和第三電阻接地，所述第五 PMOS管的漏極連接所述啟動(dòng)電路;所述第六PMOS管的漏極經(jīng)第四電阻接地，所述第六PMOS 管的漏極連接參考電壓輸出端;所述第一運(yùn)算放大器的正輸入端連接所述第四PMOS管的漏 極，所述第一運(yùn)算放大器的負(fù)輸入端連接所述第五PMOS管的漏極。5. 根據(jù)權(quán)利要求2所述墨盒芯片，其特征在于，所述帶隙基準(zhǔn)電路還包括第五電阻和第 一電容;所述穩(wěn)壓電路經(jīng)所述第五電阻連接參考電壓輸出端，所述第五電阻還經(jīng)所述第一 電容接地。6. 根據(jù)權(quán)利要求1所述墨盒芯片，其特征在于，所述線性穩(wěn)壓器包括第二運(yùn)算放大器、 第六電阻、第七電阻、第七PMOS管;所述第二運(yùn)算放大器的輸出端連接所述第七PMOS管的柵 極;所述第七PMOS管的源極連接所述輸入端;所述第七PMOS管的漏極依次經(jīng)第六電阻、第七 電阻接地，所述第七PMOS管的漏極還連接輸出電壓輸出端;所述第六電阻與所述第七電阻 的中間連線連接所述第二運(yùn)算放大器的正輸入端，所述帶隙基準(zhǔn)電路的參考電壓輸出端連 接所述第二運(yùn)算放大器的負(fù)輸入端。7. 根據(jù)權(quán)利要求6所述墨盒芯片，其特征在于，所述線性穩(wěn)壓器還包括設(shè)置在所述第二 運(yùn)算放大器輸出端和所述第七PMOS管的漏極之間的補(bǔ)償電路。8. 根據(jù)權(quán)利要求1-7之一所述墨盒芯片，其特征在于，所述墨盒芯片的電路板上包括時(shí) 鐘觸點(diǎn)、接地觸點(diǎn)、數(shù)據(jù)觸點(diǎn)、電源觸點(diǎn)、芯片電路模塊;所述時(shí)鐘觸點(diǎn)、所述數(shù)據(jù)觸點(diǎn)、所述 電源觸點(diǎn)分別連接所述芯片電路模塊;所述芯片電路模塊內(nèi)設(shè)有所述電源處理模塊;所述 接地觸點(diǎn)直接連接所述芯片電路模塊。
【文檔編號(hào)】G05F1/56GK105912060SQ201610373979
【公開(kāi)日】2016年8月31日
【申請(qǐng)日】2016年5月31日
【發(fā)明人】商永藝, 胡容銘
【申請(qǐng)人】杭州旗捷科技有限公司