一種斬波擴(kuò)展控制器的制造方法
【專利摘要】本發(fā)明公開了一種斬波擴(kuò)展控制器，包括微控制單元、可編程邏輯控制單元、外部接口單元、數(shù)據(jù)采集單元、驅(qū)動單元和電源單元，數(shù)據(jù)采集單元和驅(qū)動單元均與可編程邏輯控制單元相連，外部接口單元與微控制單元相連，微控制單元通過內(nèi)部的通用并行總線接口與可編程邏輯控制單元相連；數(shù)據(jù)采集單元用于實(shí)時(shí)采集電壓電流信號并傳送至可編程邏輯控制單元，再通過通用并行總線接口將電壓電流信號傳送至微控制單元，控制單元用于接收電壓電流信號并經(jīng)運(yùn)算，產(chǎn)生PMM控制脈沖經(jīng)通用并行總線接口發(fā)送至可編程邏輯控制單元，再經(jīng)驅(qū)動單元輸出以實(shí)現(xiàn)斬波器的實(shí)時(shí)控制。本發(fā)明的控制器具有結(jié)構(gòu)簡單、實(shí)時(shí)性好、數(shù)據(jù)處理速度快以及控制精度高等優(yōu)點(diǎn)。
【專利說明】
一種斬波擴(kuò)展控制器
技術(shù)領(lǐng)域
[0001 ]本發(fā)明主要涉及信號處理技術(shù)領(lǐng)域，特指一種斬波擴(kuò)展控制器。
【背景技術(shù)】
[0002]隨著電力電子技術(shù)的發(fā)展，作為電力電子技術(shù)發(fā)展的產(chǎn)物一斬波器在國民經(jīng)濟(jì)的各個(gè)領(lǐng)域如冶金、石油、電力、船舶等行業(yè)得到廣泛的應(yīng)用，并作為節(jié)能先鋒發(fā)揮著越來越重要的作用。
[0003]斬波器的擴(kuò)展控制器是斬波器控制的最關(guān)鍵環(huán)節(jié)之一，直接關(guān)系到斬波器的控制品質(zhì)以及系統(tǒng)可靠性。它的主要作用是根據(jù)系統(tǒng)采集的電壓電流信號進(jìn)行一系列復(fù)雜的運(yùn)算，產(chǎn)生驅(qū)動功率單元的PWM脈沖，實(shí)現(xiàn)高性能、高精度、快速響應(yīng)的實(shí)時(shí)控制。同時(shí)根據(jù)從外部接收到的控制命令實(shí)現(xiàn)邏輯控制、控制參數(shù)傳遞以及實(shí)時(shí)通信等，如此大的數(shù)據(jù)量對數(shù)據(jù)傳遞的實(shí)時(shí)性要求極高。
[0004]目前，國內(nèi)外斬波器普遍采用的控制方案有兩種:一，CPLD控制架構(gòu)，此方案的缺點(diǎn)在于僅能簡單進(jìn)行斬波控制，無法進(jìn)行實(shí)時(shí)通信，擴(kuò)展性也不強(qiáng)，在外部設(shè)備較多的情況下影響數(shù)據(jù)的傳輸速率，最終影響系統(tǒng)的控制精度和控制可靠性，且很難實(shí)現(xiàn)大數(shù)據(jù)記錄和融入嵌入式操作系統(tǒng)并提升故障診斷和用戶體驗(yàn);二，F(xiàn)PGA控制架構(gòu)，此方案在數(shù)據(jù)記錄和融入嵌入式操作系統(tǒng)并提升故障診斷和用戶體驗(yàn)方面有較大提升，但是仍無法解決住控制器DSP芯片與FPGA芯片之間使用EMIF接口交換數(shù)據(jù)并影響數(shù)據(jù)數(shù)輸速率問題，也很難在同時(shí)實(shí)現(xiàn)多重整流和逆變控制；三，定制MCU控制架構(gòu)，此方面雖然可以解決外設(shè)接口和數(shù)據(jù)交互接口以及多重控制問題，但對于一般的中小企業(yè)而言，定制芯片必然帶來較大的成本投入，一般企業(yè)無法承受。以上三種方案均無法解決使用低成本的商用控制芯片的外設(shè)控制總線和數(shù)據(jù)交互總線獨(dú)立帶來的大數(shù)據(jù)吞吐速率低及多重控制問題。
[0005]如圖1所示，現(xiàn)有的控制方案多采用DSP+ARM+FPGA架構(gòu)，包括浮點(diǎn)DSP單元、ARM單元、可編程邏輯控制單元、數(shù)據(jù)緩沖單元，兩個(gè)浮點(diǎn)DSP通過數(shù)據(jù)交換單元與ARM單元進(jìn)行高速數(shù)據(jù)交換，F(xiàn)PGA單元分別與浮點(diǎn)DSP單元、ARM單元、數(shù)據(jù)緩沖單元相連，實(shí)現(xiàn)對系統(tǒng)總線和控制邏輯的管理，其內(nèi)部的雙口 RAM軟核用于實(shí)現(xiàn)ARM單元與浮點(diǎn)DSP2單元的數(shù)據(jù)交換。數(shù)據(jù)緩沖單元通過并行總線與外部進(jìn)行采樣信息和PWM脈沖等數(shù)據(jù)的交換。
[0006]由于現(xiàn)有的控制板設(shè)計(jì)一般采用單獨(dú)的電源板進(jìn)行供電，擴(kuò)展控制器一般僅需要對小電源系統(tǒng)進(jìn)行處理，這樣需要外部供多級電源，占用空間資源較多，接口較復(fù)雜，對EMC控制不便，成本也不易控制。而且現(xiàn)有技術(shù)DSP與外設(shè)以及ARM和FPGA之間均采用的是EMIF接口，并且需要增加雙口RAM器件來實(shí)現(xiàn)數(shù)據(jù)的快速交換，盡管如此，由于DSP芯片的程序是順序執(zhí)行，對外部存儲器和ARM，F(xiàn)PGA的數(shù)據(jù)交互必須在一個(gè)程序周期內(nèi)操作，因此數(shù)據(jù)交互的速率很大程度上取決與DSP的程序周期，并且FPGA需編寫大量的時(shí)序控制邏輯，一定程序上限制了擴(kuò)展控制器的實(shí)時(shí)性，從而影響控制對象的控制精度。另外最小系統(tǒng)至少需要一片ARM來實(shí)現(xiàn)邏輯控制，DSP可以實(shí)現(xiàn)整流和逆變控制，一片F(xiàn)PGA實(shí)現(xiàn)數(shù)據(jù)采集與系統(tǒng)的時(shí)序控制，雙口 RAM實(shí)現(xiàn)ARM和DSP之間的數(shù)據(jù)交互，F(xiàn)LASH存儲DSP的應(yīng)用程序和ARM的應(yīng)用程序和工廠數(shù)據(jù)，DRAM緩存ARM和DSP的實(shí)時(shí)數(shù)據(jù)，擴(kuò)展控制器的結(jié)構(gòu)較復(fù)雜且成本高，相互依賴性較強(qiáng)，無冗余設(shè)計(jì)。

【發(fā)明內(nèi)容】

[0007]本發(fā)明要解決的技術(shù)問題就在于:針對現(xiàn)有技術(shù)存在的技術(shù)問題，本發(fā)明提供一種結(jié)構(gòu)簡單、實(shí)時(shí)性好以及控制精度高的斬波擴(kuò)展控制器。
[0008]為解決上述技術(shù)問題，本發(fā)明提出的技術(shù)方案為:
一種斬波擴(kuò)展控制器，包括微控制單元、可編程邏輯控制單元、外部接口單元、數(shù)據(jù)采集單元、驅(qū)動單元和電源單元，所述電源單元與其它單元相連用于提供所需電源，所述數(shù)據(jù)采集單元和驅(qū)動單元均與所述可編程邏輯控制單元相連，所述外部接口單元與所述微控制單元相連，所述微控制單元通過內(nèi)部的通用并行總線接口與所述可編程邏輯控制單元相連;所述數(shù)據(jù)采集單元用于實(shí)時(shí)采集電壓電流信號并傳送至可編程邏輯控制單元，所述可編程邏輯控制單元用于通過通用并行總線接口將電壓電流信號傳送至微控制單元，所述控制單元用于接收電壓電流信號并經(jīng)運(yùn)算，產(chǎn)生PMM控制脈沖經(jīng)通用并行總線接口發(fā)送至可編程邏輯控制單元，再經(jīng)驅(qū)動單元輸出以實(shí)現(xiàn)斬波器的實(shí)時(shí)控制。
[0009]作為上述技術(shù)方案的進(jìn)一步改進(jìn):
所述微控制單元包括ARM處理器核和DSP處理器核，所述DSP處理器核用于通過通用并行總線接口接收來自可編程邏輯控制單元采集的電壓電流信號并通過算法運(yùn)算，產(chǎn)生PWM控制脈沖再通過通用并行總線接口送往可編程邏輯控制單元;所述ARM處理器核用于通過通用并行總線接口接收來自可編程邏輯控制單元的外部狀態(tài)信號完成斬波器的邏輯控制，同時(shí)ARM處理器核和DSP處理器核之間通過其內(nèi)部的共享RAM單元交換數(shù)據(jù)，完成整個(gè)斬波器邏輯的控制。
[0010]所述外部接口單元包括用戶現(xiàn)場總線接口、RS232接口、RS485接口、以太網(wǎng)接口和通用串行接口；所述ARM處理器核通過用戶現(xiàn)場總線接口與外部PLC控制網(wǎng)絡(luò)進(jìn)行實(shí)時(shí)通信以實(shí)現(xiàn)控制和數(shù)據(jù)傳輸;所述ARM處理器核通過RS485接口與人機(jī)界面通信以實(shí)現(xiàn)實(shí)時(shí)控制和參數(shù)傳遞;所述微處理單元通過以太網(wǎng)接口或通用串行接口與上位機(jī)相連以進(jìn)行運(yùn)行監(jiān)控、故障記錄和程序下載。
[0011]所述數(shù)據(jù)采集單元包括模擬量數(shù)據(jù)采集模塊和數(shù)字量數(shù)據(jù)采集模塊，所述模擬量數(shù)據(jù)采集模塊用于采集電壓電流信號并轉(zhuǎn)換為微控制單元可識別的數(shù)字量以供DSP處理器核的算法控制，以及對采集的模擬量進(jìn)行過壓或過流識別以產(chǎn)生保護(hù)信號對系統(tǒng)進(jìn)行保護(hù);所述數(shù)字量數(shù)據(jù)采集模塊用于采集數(shù)字量信號并隔離以及轉(zhuǎn)化為微控制單元可識別的數(shù)字量以供ARM處理器核的邏輯控制。
[0012]所述驅(qū)動單元包括數(shù)字量輸出驅(qū)動模塊和PWM驅(qū)動模塊，所述數(shù)字量輸出驅(qū)動模塊用于將微控制單元的外部開關(guān)信號隔離并輸出以驅(qū)動外部開關(guān);所述PWM驅(qū)動模塊用于將微控制單元的PWM脈沖信號轉(zhuǎn)化為電平信號送至功率模塊以實(shí)現(xiàn)整流或逆變控制。
[0013]所述微控制單元通過EMIF接口連接有FLASH存儲器，用于存儲微控制單元的操作系統(tǒng)文件、應(yīng)用程序和故障記錄數(shù)據(jù)。
[0014]所述微控制單元連接有緩存單元，用于運(yùn)行操作系統(tǒng)、應(yīng)用程序以及緩存微處理單元的實(shí)時(shí)數(shù)據(jù)。
[0015]所述緩存單元為DDR2存儲器，通過DDR接口與微控制單元相連。
[0016]所述電源單元包括多路DC/DC轉(zhuǎn)換器，用于提供不同的輸出電壓。
[0017]所述可編程邏輯控制單元為FPGA。
[0018]與現(xiàn)有技術(shù)相比，本發(fā)明的優(yōu)點(diǎn)在于:
本發(fā)明的斬波擴(kuò)展控制器，采用微控制單元與可編程邏輯控制單元的控制架構(gòu)，結(jié)構(gòu)簡單;微控制單元與可編程邏輯控制單元之間采用通用并行總線接口進(jìn)行通訊，不僅大幅度提升了數(shù)據(jù)的吞吐量，而且釋放了 EMIF接口，解決了單一控制芯片的數(shù)據(jù)總線外設(shè)過多影響數(shù)據(jù)交互的實(shí)時(shí)性，極大的減少了芯片的外圍配置，可同時(shí)實(shí)現(xiàn)一片微控制單元實(shí)現(xiàn)邏輯控制、多重整流和逆變控制，降低了設(shè)計(jì)成本且系統(tǒng)實(shí)現(xiàn)方式簡單且控制精度高。
【附圖說明】
[0019]圖1為現(xiàn)有技術(shù)中斬波擴(kuò)展控制器的方框結(jié)構(gòu)圖。
[0020]圖2為本發(fā)明斬波擴(kuò)展控制器的方框結(jié)構(gòu)圖。
[0021]圖中標(biāo)號表示:1、微控制單元;2、可編程邏輯控制單元;3、數(shù)據(jù)采集單元;4、驅(qū)動單元;5、外部接口單元;6、電源單元;7、上位機(jī);8、時(shí)鐘發(fā)生單元。
【具體實(shí)施方式】
[0022]以下結(jié)合說明書附圖和具體實(shí)施例對本發(fā)明作進(jìn)一步描述。
[0023]如圖2所示，本實(shí)施例的斬波擴(kuò)展控制器，包括微控制單元1(簡稱M⑶單元)、可編程邏輯控制單元2、外部接口單元5、數(shù)據(jù)采集單元3和驅(qū)動單元4，數(shù)據(jù)采集單元3和驅(qū)動單元4均與可編程邏輯控制單元2相連，外部接口單元5與微控制單元I相連，微控制單元I通過內(nèi)部的通用并行總線接口 UPP接口)與可編程邏輯控制單元2相連;數(shù)據(jù)采集單元3用于實(shí)時(shí)采集電壓電流信號并傳送至可編程邏輯控制單元2，可編程邏輯控制單元2用于通過通用并行總線接口將電壓電流信號傳送至微控制單元I，控制單元用于接收電壓電流信號并經(jīng)運(yùn)算，產(chǎn)生PMM控制脈沖經(jīng)通用并行總線接口發(fā)送至可編程邏輯控制單元2，再經(jīng)驅(qū)動單元4輸出以實(shí)現(xiàn)斬波器的實(shí)時(shí)控制。本發(fā)明的斬波擴(kuò)展控制器，采用微控制單元I與可編程邏輯控制單元2的控制架構(gòu)，結(jié)構(gòu)簡單;微控制單元I與可編程邏輯控制單元2之間采用通用并行總線接口進(jìn)行通訊，不僅大幅度提升了數(shù)據(jù)的吞吐量，而且釋放了 EMIF接口，解決了單一控制芯片的數(shù)據(jù)總線外設(shè)過多影響數(shù)據(jù)交互的實(shí)時(shí)性，極大的減少了芯片的外圍配置，可同時(shí)實(shí)現(xiàn)一片微控制單元I實(shí)現(xiàn)邏輯控制、多重整流和逆變控制，降低了設(shè)計(jì)成本且系統(tǒng)實(shí)現(xiàn)方式簡單且控制精度高。
[0024]本實(shí)施例中，可編程邏輯控制單元2為FPGA，微控制單元I包括ARM處理器核和浮點(diǎn)DSP處理器核，DSP處理器核用于通過通用并行總線接口接收來自可編程邏輯控制單元2采集的電壓電流信號并通過一系列復(fù)雜算法運(yùn)算，產(chǎn)生PWM控制脈沖再通過通用并行總線接口送往可編程邏輯控制單元2作后續(xù)處理;ARM處理器核用于通過通用并行總線接口接收來自可編程邏輯控制單元2的外部狀態(tài)信號完成斬波器的邏輯控制，同時(shí)ARM處理器核和DSP處理器核之間通過其內(nèi)部的共享RAM單元交換數(shù)據(jù)，完成整個(gè)斬波器邏輯的控制，S卩ARM處理器核完成系統(tǒng)的邏輯控制，DSP處理器核完成算法控制。
[0025]本實(shí)施例中，外部接口單元5包括用戶現(xiàn)場總線接口、RS232接口、RS485接口、以太網(wǎng)接口和通用串行接口，滿足用戶多樣化需求;ARM處理器核通過用戶現(xiàn)場總線接口與外部PLC控制網(wǎng)絡(luò)進(jìn)行實(shí)時(shí)通信以實(shí)現(xiàn)控制和數(shù)據(jù)傳輸，其中用戶現(xiàn)場總線接口設(shè)計(jì)為擴(kuò)展卡的型式，用戶可根據(jù)實(shí)際使用情況選擇不同功能的現(xiàn)場總線接口卡(PROFIBUS、CAN、FLEXRAY等)，標(biāo)準(zhǔn)配置為PROFIBUS-DP總線接口 ； ARM處理器核通過RS485接口并利用MODBUS標(biāo)準(zhǔn)協(xié)議與人機(jī)界面通信以實(shí)現(xiàn)實(shí)時(shí)控制和參數(shù)傳遞;微處理單元通過以太網(wǎng)接口或通用串行接口與上位機(jī)7相連以進(jìn)行運(yùn)行監(jiān)控、故障記錄和程序下載;另外還設(shè)有JTAG接口用于底層程序的下載和調(diào)試。
[0026]本實(shí)施例中，數(shù)據(jù)采集單元3包括模擬量數(shù)據(jù)采集模塊和數(shù)字量數(shù)據(jù)采集模塊，模擬量數(shù)據(jù)采集模塊用于采集電壓電流等模擬量信號并轉(zhuǎn)換為微控制單元I可識別的數(shù)字量以供DSP處理器核的算法控制，以及對采集的模擬量進(jìn)行過壓或過流識別以產(chǎn)生保護(hù)信號至可編程邏輯控制單元2和微控制單元I進(jìn)行系統(tǒng)保護(hù);數(shù)字量數(shù)據(jù)采集模塊用于采集數(shù)字量信號并使用光耦器件隔離以及轉(zhuǎn)化為微控制單元I可識別的數(shù)字量以供ARM處理器核的邏輯控制。
[0027]本實(shí)施例中，驅(qū)動單元4包括數(shù)字量輸出驅(qū)動模塊和PWM驅(qū)動模塊，數(shù)字量輸出驅(qū)動模塊用于將微控制單元I的外部開關(guān)信號隔離并輸出以驅(qū)動外部開關(guān);PWM驅(qū)動模塊用于將微控制單元I的PWM脈沖信號轉(zhuǎn)化為電平信號送至功率模塊以實(shí)現(xiàn)整流或逆變控制。
[0028]本實(shí)施例中，微控制單元I通過EMIF接口連接有NAND FLASH存儲器，用于存儲微控制單元I的操作系統(tǒng)文件、應(yīng)用程序和故障記錄數(shù)據(jù);微控制單元I連接有緩存單元，用于運(yùn)行操作系統(tǒng)、應(yīng)用程序以及緩存微處理單元的實(shí)時(shí)數(shù)據(jù)，具體通過DDR接口連接有DDR2存儲器;另外微。
[0029]本實(shí)施例中，時(shí)鐘發(fā)生單元8的兩個(gè)有源晶體電路分別為MCU單元和FPGA單元提供時(shí)鐘信號，滿足處理器運(yùn)行需要。電源單元6為擴(kuò)展控制器提供電源，輸入為5V，5V電源經(jīng)過濾波電路處理后為系統(tǒng)的數(shù)字5V供電，同時(shí)5V電源經(jīng)過三個(gè)輸出電壓固定為1.2V、3.3V、1.8V的DC/DC轉(zhuǎn)換器為MCU、FPGA和一些外圍芯片供電，其中，MCU需要3.3V為其外圍電路供電，1.8V和1.2V為其內(nèi)核供電，F(xiàn)PGA需要3.3V為其外圍電路供電，1.2V為其內(nèi)核供電。
[0030]本實(shí)施例中，復(fù)位單元為擴(kuò)展控制器提供復(fù)位，保證系統(tǒng)上電期間為擴(kuò)展控制器提供500ms的持續(xù)復(fù)位，使系統(tǒng)正常、穩(wěn)定的進(jìn)入工作狀態(tài)。同時(shí)復(fù)位單元實(shí)時(shí)監(jiān)控5V、
3.3V、1.8V、1.2V電源，在系統(tǒng)電源瞬間掉電的情況下，對系統(tǒng)進(jìn)行保護(hù)。另外，F(xiàn)PGA需要為復(fù)位單元提供喂狗信號，如果復(fù)位單元看門狗1.6s收不到喂狗信號，就認(rèn)為擴(kuò)展控制器死機(jī)，對系統(tǒng)進(jìn)行保護(hù)性封鎖，保證系統(tǒng)可靠運(yùn)行。
[0031]工作原理:在系統(tǒng)上電后，電源變換單元的若干個(gè)DC/DC變換器根據(jù)預(yù)先設(shè)定好的順序，先后啟動提供擴(kuò)展控制器需要的各種電源。時(shí)鐘發(fā)生單元8分別為擴(kuò)展控制器內(nèi)的MCU和FPGA提供時(shí)鐘信號。FPGA啟動后立即激活看門狗、模擬轉(zhuǎn)換器等器件，同時(shí)初始化內(nèi)部邏輯單元、uPP驅(qū)動單元4和其他外圍設(shè)備。MCU啟動后完成一系列的內(nèi)部邏輯電路及外圍設(shè)備(NAND FLASH、DDR2存儲器、以太網(wǎng)物理層、USB物理層、RS485、RS232、現(xiàn)場總線接口物理層)自檢工作，建立與FPGA的數(shù)據(jù)通信，并通過RS485、以太網(wǎng)或現(xiàn)場總線接口與上位機(jī)或人機(jī)界面建立通信，獲取控制命令和參數(shù)，并實(shí)時(shí)上傳斬波器各種運(yùn)行信息，同時(shí)ARM處理器核開始整個(gè)斬波器系統(tǒng)的自檢工作，自檢不通過將故障點(diǎn)通過顯示器打印出故障信息，自檢通過后進(jìn)入待機(jī)狀態(tài)等待啟動指令，DSP處理器核通過uPP接口從FPGA讀取電壓電流等模擬量，從ARM核獲取控制命令和參數(shù)然后經(jīng)過算法運(yùn)算，產(chǎn)生PffM控制脈沖通過uPP接口送往FPGA，再由FPGA通過驅(qū)動單元4送出，實(shí)現(xiàn)斬波器的實(shí)時(shí)控制。
[0032]以上僅是本發(fā)明的優(yōu)選實(shí)施方式，本發(fā)明的保護(hù)范圍并不僅局限于上述實(shí)施例，凡屬于本發(fā)明思路下的技術(shù)方案均屬于本發(fā)明的保護(hù)范圍。應(yīng)當(dāng)指出，對于本技術(shù)領(lǐng)域的普通技術(shù)人員來說，在不脫離本發(fā)明原理前提下的若干改進(jìn)和潤飾，應(yīng)視為本發(fā)明的保護(hù)范圍。
【主權(quán)項(xiàng)】
1.一種斬波擴(kuò)展控制器，其特征在于，包括微控制單元(I)、可編程邏輯控制單元(2)、外部接口單元(5)、數(shù)據(jù)采集單元(3)、驅(qū)動單元(4)和電源單元(6)，所述電源單元(6)與其它單元相連用于提供所需電源，所述數(shù)據(jù)采集單元(3)和驅(qū)動單元(4)均與所述可編程邏輯控制單元(2)相連，所述外部接口單元(5)與所述微控制單元(I)相連，所述微控制單元(I)通過內(nèi)部的通用并行總線接口與所述可編程邏輯控制單元(2)相連;所述數(shù)據(jù)采集單元(3)用于實(shí)時(shí)采集電壓電流信號并傳送至可編程邏輯控制單元(2)，所述可編程邏輯控制單元(2)用于通過通用并行總線接口將電壓電流信號傳送至微控制單元(1)，所述控制單元用于接收電壓電流信號并經(jīng)運(yùn)算，產(chǎn)生PMM控制脈沖經(jīng)通用并行總線接口發(fā)送至可編程邏輯控制單元(2)，再經(jīng)驅(qū)動單元(4)輸出以實(shí)現(xiàn)斬波器的實(shí)時(shí)控制。2.根據(jù)權(quán)利要求1所述的斬波擴(kuò)展控制器，其特征在于，所述微控制單元(I)包括ARM處理器核和DSP處理器核，所述DSP處理器核用于通過通用并行總線接口接收來自可編程邏輯控制單元(2)采集的電壓電流信號并通過算法運(yùn)算，產(chǎn)生PffM控制脈沖再通過通用并行總線接口送往可編程邏輯控制單元(2);所述ARM處理器核用于通過通用并行總線接口接收來自可編程邏輯控制單元(2)的外部狀態(tài)信號完成斬波器的邏輯控制，同時(shí)ARM處理器核和DSP處理器核之間通過其內(nèi)部的共享RAM單元交換數(shù)據(jù)，完成整個(gè)斬波器邏輯的控制。3.根據(jù)權(quán)利要求2所述的斬波擴(kuò)展控制器，其特征在于，所述外部接口單元(5)包括用戶現(xiàn)場總線接口、RS232接口、RS485接口、以太網(wǎng)接口和通用串行接口 ；所述ARM處理器核通過用戶現(xiàn)場總線接口與外部PLC控制網(wǎng)絡(luò)進(jìn)行實(shí)時(shí)通信以實(shí)現(xiàn)控制和數(shù)據(jù)傳輸;所述ARM處理器核通過RS485接口與人機(jī)界面通信以實(shí)現(xiàn)實(shí)時(shí)控制和參數(shù)傳遞;所述微處理單元通過以太網(wǎng)接口或通用串行接口與上位機(jī)相連以進(jìn)行運(yùn)行監(jiān)控、故障記錄和程序下載。4.根據(jù)權(quán)利要求2所述的斬波擴(kuò)展控制器，其特征在于，所述數(shù)據(jù)采集單元(3)包括模擬量數(shù)據(jù)采集模塊和數(shù)字量數(shù)據(jù)采集模塊，所述模擬量數(shù)據(jù)采集模塊用于采集電壓電流信號并轉(zhuǎn)換為微控制單元(I)可識別的數(shù)字量以供DSP處理器核的算法控制，以及對采集的模擬量進(jìn)行過壓或過流識別以產(chǎn)生保護(hù)信號對系統(tǒng)進(jìn)行保護(hù);所述數(shù)字量數(shù)據(jù)采集模塊用于采集數(shù)字量信號并隔離以及轉(zhuǎn)化為微控制單元(I)可識別的數(shù)字量以供ARM處理器核的邏輯控制。5.根據(jù)權(quán)利要求1至4中任意一項(xiàng)所述的斬波擴(kuò)展控制器，其特征在于，所述驅(qū)動單元(4)包括數(shù)字量輸出驅(qū)動模塊和PWM驅(qū)動模塊，所述數(shù)字量輸出驅(qū)動模塊用于將微控制單元(I)的外部開關(guān)信號隔離并輸出以驅(qū)動外部開關(guān);所述PWM驅(qū)動模塊用于將微控制單元(I)的PffM脈沖信號轉(zhuǎn)化為電平信號送至功率模塊以實(shí)現(xiàn)整流或逆變控制。6.根據(jù)權(quán)利要求1至4中任意一項(xiàng)所述的斬波擴(kuò)展控制器，其特征在于，所述微控制單元(I)通過EMIF接口連接有FLASH存儲器，用于存儲微控制單元(I)的操作系統(tǒng)文件、應(yīng)用程序和故障記錄數(shù)據(jù)。7.根據(jù)權(quán)利要求1至4中任意一項(xiàng)所述的斬波擴(kuò)展控制器，其特征在于，所述微控制單元(I)連接有緩存單元，用于運(yùn)行操作系統(tǒng)、應(yīng)用程序以及緩存微處理單元的實(shí)時(shí)數(shù)據(jù)。8.根據(jù)權(quán)利要求7所述的斬波擴(kuò)展控制器，其特征在于，所述緩存單元為DDR2存儲器，通過DDR接口與微控制單元(I)相連。9.根據(jù)權(quán)利要求1至4中任意一項(xiàng)所述的斬波擴(kuò)展控制器，其特征在于，所述電源單元(6)包括多路DC/DC轉(zhuǎn)換器，用于提供不同的輸出電壓。10.根據(jù)權(quán)利要求1至4中任意一項(xiàng)所述的斬波擴(kuò)展控制器，其特征在于，所述可編程邏輯控制單元(2)為FPGA。
【文檔編號】G05B19/042GK105867241SQ201610274219
【公開日】2016年8月17日
【申請日】2016年4月28日
【發(fā)明人】邢云龍, 梅文慶, 呂陽, 羅云飛, 周志宇, 武彬, 李雪江
【申請人】中車株洲電力機(jī)車研究所有限公司