溫度和工藝補(bǔ)償?shù)碾娏骰鶞?zhǔn)電路的制作方法
【技術(shù)領(lǐng)域】
[0001] 本發(fā)明總體上涉及電子電路，并且更具體地涉及用于生成基準(zhǔn)電流的電路。
【背景技術(shù)】
[0002] 參考圖1，其圖示常規(guī)電流基準(zhǔn)生成器電路10。電路10包括具有非反相（正）輸 入端14和反相（負(fù)）輸入端16的運(yùn)算放大器12。非反相輸入端14被配置為接收基準(zhǔn)電 壓。在一個(gè)示例性實(shí)施方式中，基準(zhǔn)電壓是帶隙電壓生成器電路（本領(lǐng)域技術(shù)人員已知） 生成的帶隙基準(zhǔn)電壓（VBG)。放大器12從正電壓供應(yīng)節(jié)點(diǎn)和負(fù)電壓供應(yīng)節(jié)點(diǎn)進(jìn)行供電，在 這種情況下，正電壓供應(yīng)節(jié)點(diǎn)和負(fù)電壓供應(yīng)節(jié)點(diǎn)如電壓Vana3V3 (例如3V的模擬電路供應(yīng) 電壓）和接地所指示。放大器包括耦合到晶體管20的柵極的輸出節(jié)點(diǎn)18。晶體管20是 n-溝道MOSFET器件。晶體管20的源極-漏極路徑耦合在正電壓供應(yīng)節(jié)點(diǎn)和負(fù)電壓供應(yīng)節(jié) 點(diǎn)之間。晶體管22具有與晶體管20串聯(lián)耦合的源極-漏極路徑。晶體管22是被配置為 將它的柵極端子連接到它的漏極端子的二極管接法器件（如本領(lǐng)域所已知的，這樣的器件 通過鏡像電路支持電流復(fù)制和縮放）的P-溝道MOSFET器件。晶體管22的源極端子耦合 到正電壓供應(yīng)節(jié)點(diǎn)。晶體管20的源極端子通過反饋路徑24耦合到放大器12的反相輸入 端16。電阻器26耦合在晶體管20的源極端子（放大器12的反相輸入端16)和負(fù)電壓供 應(yīng)節(jié)點(diǎn)之間。運(yùn)算放大器12通過負(fù)反饋路徑24運(yùn)行以驅(qū)動(dòng)晶體管20的操作，使得晶體管 20的源極端子處的電壓等于帶隙基準(zhǔn)電壓（VBG)。相應(yīng)地，通過電阻器26在晶體管20的 源極-漏極路徑中生成基準(zhǔn)電流Iref( =VBG/R1)。
[0003] 帶隙基準(zhǔn)電壓（VBG)的變動(dòng)幅度（spread)典型地非常小。然而，電阻器Rl的電 阻取決于工藝角，并且隨工藝變化的電阻值的變動(dòng)幅度可能高于±30%。這可能在基準(zhǔn)電 流生成中導(dǎo)致顯著的誤差。需要具有更佳的溫度和工藝補(bǔ)償?shù)母倪M(jìn)的電流基準(zhǔn)電路。

【發(fā)明內(nèi)容】

[0004] 在一個(gè)實(shí)施例中，基準(zhǔn)電流路徑運(yùn)載基準(zhǔn)電流，其中并聯(lián)耦合的第一和第二晶體 管與基準(zhǔn)電流路徑串聯(lián)耦合。第一和第二晶體管由不同的電壓偏置，其中這些偏置電壓具 有不同和相反（opposite)的溫度系數(shù)。例如，第一電壓是帶隙電壓（加閾值）并且第二電 壓是PTAT電壓（加閾值）。結(jié)果，在第一和第二晶體管中流動(dòng)的電流的溫度系數(shù)相反并且 基準(zhǔn)電流因此具有低的溫度系數(shù)。
[0005] 在一個(gè)實(shí)施例中，一種電路，包括：被配置為運(yùn)載基準(zhǔn)電流的基準(zhǔn)電流路徑；第一 晶體管，耦合到所述基準(zhǔn)電流路徑并且被配置為運(yùn)載所述基準(zhǔn)電流的第一部分，所述第一 晶體管具有被配置為由第一電壓偏置的控制端子；以及第二晶體管，耦合到所述基準(zhǔn)電流 路徑并且被配置為運(yùn)載所述基準(zhǔn)電流的第二部分，所述第二晶體管具有被配置為由第二電 壓偏置的控制端子；其中所述第一晶體管和所述第二晶體管彼此并聯(lián)耦合；并且其中在所 述第一晶體管中流動(dòng)的電流的溫度系數(shù)與在所述第二晶體管中流動(dòng)的電流的溫度系數(shù)相 反。
[0006] 在一個(gè)實(shí)施例中，一種電路，包括：輸出晶體管，被配置為運(yùn)載基準(zhǔn)電流；第一晶 體管，與所述輸出晶體管串聯(lián)耦合以運(yùn)載所述基準(zhǔn)電流的第一部分；第二晶體管，與所述輸 出晶體管串聯(lián)耦合以運(yùn)載所述基準(zhǔn)電流的第二部分；其中所述第一晶體管和所述第二晶體 管彼此并聯(lián)耦合；帶隙基準(zhǔn)電壓生成器電路，被配置為生成帶隙基準(zhǔn)電壓；第一偏置電路， 被配置為生成用于向所述第一晶體管的控制端子施加的第一偏置電壓，所述第一偏置電壓 從所述帶隙基準(zhǔn)電壓得出；第二偏置電路，被配置為生成用于向所述第二晶體管的控制端 子施加的第二偏置電壓，所述第二偏置電壓根據(jù)從在所述帶隙基準(zhǔn)電壓生成器電路中流動(dòng) 的電流鏡像反射的、與絕對溫度成比例的（PTAT)電流生成；其中在所述第一晶體管中流動(dòng) 的電流的溫度系數(shù)與在所述第二晶體管中流動(dòng)的電流的溫度系數(shù)相反。
[0007] 在一個(gè)實(shí)施例中，一種電路，包括：被配置為運(yùn)載基準(zhǔn)電流的基準(zhǔn)電流路徑；第一 晶體管，與所述基準(zhǔn)電流路徑串聯(lián)耦合以運(yùn)載所述基準(zhǔn)電流；第二晶體管，與所述第一晶體 管串聯(lián)耦合以運(yùn)載所述基準(zhǔn)電流；帶隙基準(zhǔn)電壓生成器電路，被配置為生成帶隙基準(zhǔn)電壓； 第一偏置電路，被配置為生成用于向所述第一晶體管的控制端子施加的第一偏置電壓，所 述第一偏置電壓從所述帶隙基準(zhǔn)電壓得出；第二偏置電路，被配置為生成用于向所述第二 晶體管的控制端子施加的第二偏置電壓，所述第二偏置電壓根據(jù)從在所述帶隙基準(zhǔn)電壓生 成器電路中流動(dòng)的電流鏡像反射的、與絕對溫度成比例的（PTAT)電流生成。
[0008] 前文已經(jīng)相當(dāng)寬泛地概括了本公開的特征。下文將描述本公開的附加特征，這些 特征形成本發(fā)明的權(quán)利要求的主題。本領(lǐng)域技術(shù)人員應(yīng)當(dāng)理解，可以容易利用所公開的概 念和具體實(shí)施例作為用于修改或者設(shè)計(jì)其它結(jié)構(gòu)或者工藝的基礎(chǔ)，這些結(jié)構(gòu)或者工藝用于 實(shí)現(xiàn)本發(fā)明的相同目的。本領(lǐng)域技術(shù)人員也應(yīng)當(dāng)認(rèn)識(shí)到這樣的等效構(gòu)造未脫離如在所附權(quán) 利要求中闡述的本發(fā)明的精神和范圍。
【附圖說明】
[0009] 為了更全面理解本公開內(nèi)容及其優(yōu)勢，現(xiàn)在參照結(jié)合附圖進(jìn)行的下文描述，在附 圖中：
[0010] 圖1是現(xiàn)有技術(shù)基準(zhǔn)電流生成器電路的電路圖；
[0011] 圖2是溫度和工藝補(bǔ)償?shù)幕鶞?zhǔn)電流生成器電路的實(shí)施例的電路圖；
[0012] 圖3是圖2的溫度和工藝補(bǔ)償?shù)幕鶞?zhǔn)電流生成器電路的電路圖；
[0013] 圖4和圖5是圖示圖3的電路的用以生成作為溫度和工藝角的函數(shù)的基準(zhǔn)電流的 操作的圖形；
[0014] 圖6是溫度和工藝補(bǔ)償?shù)幕鶞?zhǔn)電流生成器電路的實(shí)施例的電路圖；
[0015] 圖7和圖8是圖示圖6的電路的用以生成作為溫度和工藝角的函數(shù)的基準(zhǔn)電流的 操作的圖形。
[0016] 除非另外指出，否則不同圖中的對應(yīng)標(biāo)號(hào)和符號(hào)通常指代對應(yīng)部分。繪制圖以清 楚地圖示本公開的實(shí)施例的相關(guān)方面并且未必按比例進(jìn)行繪制。為了更清楚地圖示某些實(shí) 施例，附圖標(biāo)號(hào)后可能跟著指示相同結(jié)構(gòu)、材料或工藝步驟的變化的字母。
【具體實(shí)施方式】
[0017] 現(xiàn)在參考圖2,其圖示了溫度和工藝補(bǔ)償?shù)幕鶞?zhǔn)電流生成器電路110的實(shí)施例的 電路圖。電路110包括具有非反相（正）輸入端114和反相（負(fù)）輸入端116的運(yùn)算放 大器112。非反相輸入端114被配置為接收第一基準(zhǔn)電壓Vl=aVT。在這種情況下，Vt = kT/q是本領(lǐng)域技術(shù)人員已知的并且a是電路設(shè)計(jì)者對于基準(zhǔn)電壓生成器設(shè)定的縮放常數(shù)。 放大器112從正電壓供應(yīng)節(jié)點(diǎn)和負(fù)電壓供應(yīng)節(jié)點(diǎn)進(jìn)行供電，在這種情況下，正電壓供應(yīng)節(jié) 點(diǎn)和負(fù)電壓供應(yīng)節(jié)點(diǎn)如電壓Vana3V3 (例如3V的模擬電路供應(yīng)電壓）和接地所指示。放大 器包括耦合到晶體管120的柵極的輸出節(jié)點(diǎn)118。晶體管120是n-溝道MOSFET器件。晶 體管120的源極-漏極路徑耦合在正電壓供應(yīng)節(jié)點(diǎn)和負(fù)電壓供應(yīng)節(jié)點(diǎn)之間。晶體管122具 有與晶體管120串聯(lián)耦合的它的源極-漏極路徑。晶體管122是被配置為將它的柵極端子 連接到它的漏極端子的二極管接法器件（如本領(lǐng)域所已知的，這樣的器件通過鏡像電路支 持電流復(fù)制和縮放）的P-溝道MOSFET器件。晶體管122的源極端子耦合到正電壓供應(yīng)節(jié) 點(diǎn)。晶體管120的源極端子通過反饋路徑124耦合到放大器112的反相輸入端116。電阻 電路126耦合在晶體管120的源極端子（放大器112的反相輸入端116)和負(fù)電壓供應(yīng)節(jié) 點(diǎn)之間。
[0018] 電阻電路126包括彼此并聯(lián)耦合并且還耦合在晶體管120的源極端子（放大器 112的反相輸入端116)和負(fù)電壓供應(yīng)節(jié)點(diǎn)之間的晶體管128和晶體管130。晶體管128和 130是n-溝道MOSFET器件，其漏極端子連接在一起并且其源極端子連接在一起。晶體管 128的柵極端子被配置為接收第二基準(zhǔn)電壓V2 =bVT+Vth。再次，Vt =kT/q是本領(lǐng)域技術(shù) 人員所已知的，b是電路設(shè)計(jì)者對于基準(zhǔn)電壓生成器設(shè)定的縮放常數(shù)，并且Vth是MOSFET器 件的閾值電壓。晶體管130的柵極端子被配置為接收第三基準(zhǔn)電