一種快速響應(yīng)的低壓差線性穩(wěn)壓器的制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種快速響應(yīng)的低壓差線性穩(wěn)壓器LDO。
【背景技術(shù)】
[0002]一般LDO由帶隙基準(zhǔn)、運算放大器、反饋電阻串和調(diào)整功率管14管組成。帶隙基準(zhǔn)產(chǎn)生用于比較的基準(zhǔn)電壓Vref ;反饋電阻串決定反饋系數(shù)；運算放大器調(diào)整功率管14管的柵極電壓，
[0003]使反饋電壓Vfb = Vref = Vout*R2/ (R1+R2)。
[0004]所以LDO的輸出電壓Vout = Vref*(Rl+R2)/R2o通過增大運算放大器的靜態(tài)電流Iq來提高LDO的響應(yīng)速度，從而減小LDO輸出的壓降和過沖，并加快LDO輸出電壓的恢復(fù)速度。雖然這種做法能夠避免LDO的輸出有大的壓降和大的過沖；以及加快LDO對其輸出壓降和大的過沖的響應(yīng)速度；但是卻增大了 LDO的功耗。

【發(fā)明內(nèi)容】

[0005]為了解決現(xiàn)有的低壓差線性穩(wěn)壓器LDO功耗高的技術(shù)問題，本發(fā)明提供一種快速響應(yīng)的低壓差線性穩(wěn)壓器LD0。
[0006]本發(fā)明的技術(shù)解決方案:
[0007]一種快速響應(yīng)的低壓差線性穩(wěn)壓器，包括帶隙基準(zhǔn)16、運算放大器13、反饋電阻串15和功率管14，所述帶隙基準(zhǔn)用于產(chǎn)生基準(zhǔn)電壓Vref并輸入給運算放大器13的負(fù)向輸入端，所述反饋電阻串15連接至運算放大器的正向輸入端，所述反饋電阻串15的一端接功率管14的漏端，所述反饋電阻串15的另一端接地，所述功率管14的源端接Vdd電源，所述功率管14的柵端接運算放大器的輸出端，其特征在于:還包括參考電壓生成電路10、NMOS管Ml和PMOS管M2，所述參考電壓生成電路10的輸入端接帶隙基準(zhǔn)，所述參考電壓生成電路10生成參考電壓vbn和參考電壓vbp，參考電壓vbn連接至NMOS管Ml的柵端，參考電壓vbp連接至PMOS管M2的柵端，所述NMOS管Ml的漏端接Vdd電源，所述NMOS管Ml的源端與PMOS管M2的源端連接，所述PMOS管M2的漏端接地。
[0008]vbn = Vout+Vthn+ Δ V, vbp = Vout-Vthp- Δ V, Vthn 為 NMOS 管 Ml 的閾值電壓，Vthp為PMOS管M2的閾值電壓；
[0009]其中Λ V要滿足的條件為:
[0010]當(dāng)Vout-Vout2> Λ V 時，則 NMOS 管 Ml 開啟；
[0011]當(dāng)Vout3-Vout> Λ V 時，則 PMOS 管 M2 開啟，
[0012]Vout2為輸出電壓Vout的壓降值，Vout3為輸出電壓Vout的過沖值。
[0013]上述參考電壓生成電路10包括vbn生成電路和vbp生成電路，所述vbn生成電路包括第一運算放大器22、PM0S管M3和第一分壓電阻串21，所述第一運算放大器22的負(fù)向輸入端接帶隙基準(zhǔn)，所述第一運算放大器22的正向輸入端接分壓電阻串21輸出的反饋電壓Vfb2，所述第一運算放大器22的輸出端接PMOS管M3的柵端，所述PMOS管M3的源端接Vdd電源，所述PMOS管M3的漏端接第一分壓電阻串21的一端，所述第一分壓電阻串21另一端接地，所述PMOS管M3的漏端輸出參考電壓vbn，
[0014]所述vbp生成電路結(jié)構(gòu)和vbn生成電路結(jié)構(gòu)相同，vbp生成電路包括第二運算放大器32、PMOS管M4和第二分壓電阻串31。
[0015]上述vbn生成電路中的分壓電阻串21包括依次串聯(lián)的電阻R4和可變電阻R3，所述可變電阻R3的阻值滿足:Vref = vbn*R4/(R3+R4)；
[0016]與vbn生成電路相同，vbp生成電路中的第二分壓電阻串31包括依次串聯(lián)的電阻R5和可變電阻R6，所述可變電阻R6的阻值滿足:Vref = vbp*R5/(R6+R5)。
[0017]本發(fā)明所具有的優(yōu)點:
[0018]1、本發(fā)明通過增加部分輔助電路(參考電壓生成電路10、NMOS管Ml和PMOS管M2)，避免了過大的壓降和過沖。
[0019]2、本發(fā)明沒有增加運算放大器的功耗。在運算放大器較低Iq的情況下，獲得了較快的響應(yīng)速度。
【附圖說明】
[0020]圖1為現(xiàn)有低壓差線性穩(wěn)壓器的電路結(jié)構(gòu)圖；
[0021]圖2為本發(fā)明低壓差線性穩(wěn)壓器的電路結(jié)構(gòu)圖；
[0022]圖3為參考電壓生成電路的vbn生成電路結(jié)構(gòu)圖；
[0023]圖4為參考電壓生成電路的vbp生成電路結(jié)構(gòu)圖。
【具體實施方式】
[0024]本發(fā)明在原來的基礎(chǔ)上面增加了參考電壓生成電路，一個NMOS管Ml，和一個PMOS管，M2。NMOS管Ml的閾值電壓為Vthn，PMOS管M2的閾值電壓為Vthp。參考電壓生成電路10 產(chǎn)生參考電壓 vbn 和 vbp。其中 vbn = Vout+Vthn+ Δ V，vbp = Vout-Vthp- Δ V ；Δ V是可以trim的值，可以根據(jù)應(yīng)用需要調(diào)整。
[0025]正常工作時，運算放大器通過調(diào)整功率管14的柵極電壓，保證Vref = Vfb =vout*R2/(Rl+R2)，從而保證Vout = Vref* (R1+R2)/R2 ;通過運算放大器13、分壓電阻串15和功率管14組成的環(huán)路來調(diào)整Vout的值穩(wěn)定。
[0026]如果LDO的輸出電壓Vout有一個壓降變?yōu)閂out2，當(dāng)壓降值Vout_Vout2> Λ V時，NMOS管Ml就會開啟，Vdd會通過NMOS管Ml給Vout充電，加快Vout的恢復(fù)速度并減少Vout的壓降值。
[0027]如果LDO的輸出電壓Vout有一個過沖變?yōu)閂out3，當(dāng)過沖值Vout3_Vout> Λ V時，PMOS管M2就會開啟，Vout會通過PMOS管12放電到地gnd，加快Vout的恢復(fù)速度并減少Vout的過沖值。
[0028]圖3、圖4是參考電壓生成電路的一種實現(xiàn)形式。運放通過調(diào)整PMOS管M3的柵極電壓來保證反饋電壓Vfb2 = Vref = vbn*R4/ (R3+R4);通過第一運算放大器22、PMOS管M3和第一分壓電阻串21組成的環(huán)路，最終是輸出vbn = Vref*(R3+R4)/R4。反饋電阻串中的R3是可以trim調(diào)整的電阻，通過trim R3可以得到合適的vbn電壓值。Vbp可以用和生成vbn 一樣的電路，通過設(shè)置不同的R5和R6的值來得到合適的vbp電壓值。
[0029]與vbn生成電路相同，vbp生成電路中的第二分壓電阻串31包括依次串聯(lián)的電阻R5和可變電阻R6，第二運算放大器32調(diào)整PMOS管M4的柵極電壓來保證反饋電壓Vfb3 =Vref = vbp*R5/ (R6+R5);通過第二運算放大器22、PM0S管M4和第二分壓電阻串21組成的環(huán)路，最終是輸出vbp = Vref*(R6+R5)/R5。
【主權(quán)項】
1.一種快速響應(yīng)的低壓差線性穩(wěn)壓器，包括帶隙基準(zhǔn)(16)、運算放大器(13)、反饋電阻串(15)和功率管(14)，所述帶隙基準(zhǔn)用于產(chǎn)生基準(zhǔn)電壓Vref并輸入給運算放大器(13)的負(fù)向輸入端，所述反饋電阻串(15)連接至運算放大器的正向輸入端，所述反饋電阻串(15)的一端接功率管(14)的漏端，所述反饋電阻串(15)的另一端接地，所述功率管(14)的源端接Vdd電源，所述功率管(14)的柵端接運算放大器的輸出端，其特征在于:還包括參考電壓生成電路(10)、NMOS管Ml和PMOS管M2，所述參考電壓生成電路(10)的輸入端接帶隙基準(zhǔn)，所述參考電壓生成電路(10)生成參考電壓vbn和參考電壓vbp，參考電壓vbn連接至NMOS管Ml的柵端，參考電壓vbp連接至PMOS管M2的柵端，所述NMOS管Ml的漏端接Vdd電源，所述NMOS管Ml的源端與PMOS管M2的源端連接，所述PMOS管M2的漏端接地。
2.根據(jù)權(quán)利要求1所述的快速響應(yīng)的低壓差線性穩(wěn)壓器，其特征在于:vbn = Vout+Vthn+ Δ V, vbp = Vout-Vthp- Δ V, Vthn 為 NMOS 管 Ml 的閾值電壓，Vthp為PMOS管M2的閾值電壓； 其中ΛV要滿足的條件為: 當(dāng) Vout-Vout2> Λ V 時，則 NMOS 管 Ml 開啟； 當(dāng) Vout3-Vout> Λ V 時，則 PMOS 管 M2 開啟， Vout2為輸出電壓Vout的壓降值，Vout3為輸出電壓Vout的過沖值。
3.根據(jù)權(quán)利要求1或2所述的快速響應(yīng)的低壓差線性穩(wěn)壓器，其特征在于:所述參考電壓生成電路(10)包括Vbn生成電路和vbp生成電路，所述vbn生成電路包括第一運算放大器(22)、PM0S管M3和第一分壓電阻串(21)，所述第一運算放大器(22)的負(fù)向輸入端接帶隙基準(zhǔn)，所述第一運算放大器(22)的正向輸入端接第一分壓電阻串(21)輸出的反饋電壓Vfb2，所述第一運算放大器(22)的輸出端接PMOS管M3的柵端，所述PMOS管M3的源端接Vdd電源，所述PMOS管M3的漏端接第一分壓電阻串(21)的一端，所述第一分壓電阻串(21)另一端接地，所述PMOS管M3的漏端輸出參考電壓vbn， 所述vbp生成電路結(jié)構(gòu)和vbn生成電路結(jié)構(gòu)相同，vbp生成電路包括第二運算放大器(32)、PMOS管M4和第二分壓電阻串(31)。
4.根據(jù)權(quán)利要求3所述的快速響應(yīng)的低壓差線性穩(wěn)壓器，其特征在于:所述vbn生成電路中的第一分壓電阻串(21)包括依次串聯(lián)的電阻R4和可變電阻R3，所述可變電阻R3的阻值滿足:Vref = vbn*R4/(R3+R4)； 與vbn生成電路相同，vbp生成電路中的第二分壓電阻串(31)包括依次串聯(lián)的電阻R5和可變電阻R6，所述可變電阻R6的阻值滿足:Vref = vbp*R5/(R6+R5)。
【專利摘要】本發(fā)明涉及一種快速響應(yīng)的低壓差線性穩(wěn)壓器，包括帶隙基準(zhǔn)、運算放大器、反饋電阻串和功率管，帶隙基準(zhǔn)用于產(chǎn)生基準(zhǔn)電壓Vref并輸入給運算放大器的負(fù)向輸入端，反饋電阻串連接至運算放大器的正向輸入端，反饋電阻串的一端接功率管的漏端，反饋電阻串的另一端接地，功率管的源端接VDD電源，功率管的柵端接運算放大器的輸出端，還包括參考電壓生成電路、NMOS管M1和PMOS管M2，參考電壓生成電路的輸入端接帶隙基準(zhǔn)，參考電壓生成電路生成參考電壓vbn和參考電壓vbp。本發(fā)明解決了現(xiàn)有的低壓差線性穩(wěn)壓器LDO功耗高的技術(shù)問題，本發(fā)明通過增加部分輔助電路，避免了過大的壓降和過沖。
【IPC分類】G05F1-56
【公開號】CN104699162
【申請?zhí)枴緾N201510142142
【發(fā)明人】成俊
【申請人】西安華芯半導(dǎo)體有限公司
【公開日】2015年6月10日
【申請日】2015年3月27日