本發(fā)明屬于英語學習技術領域，尤其涉及一種智能英語學習機控制系統(tǒng)及控制方法。

背景技術：

英語學習機采用現(xiàn)代的科學應用技術，結合英語語言的學習特點，可以實現(xiàn)自助式的英語語言學習。英語學習機具有豐富的功能，可以從語法、語言、聽力、讀寫等多方面對學習者進行訓練。還具有字典、翻譯、資料查詢等功能，可以作為語言學習的輔助工具。右腦王英語學習機是一款能讓使用者在最短時間內迅速調整英語學習狀態(tài)至最佳狀態(tài)、提升英語應用水平的尖端高科技生物物理學英語學習電子產品，通過視覺光導以及聲波共振的作用，對使用者的腦電波進行控制、迅速激活右腦潛能，讓使用者打開右腦語言學習區(qū)；調整使用者的英語學習狀態(tài)。結合倍速播放的英語學習課程，進行右腦記憶，充分利用被激活的大腦語言學習機能；通過右腦英語學習方法進行潛意識的右腦英語學習，從而令使用者可以完成英語學習目標，提升英語學習應用水平。

但是，現(xiàn)有的學習機無法實現(xiàn)遠程操作，學習內容固定，不能適應新的教學內容。

技術實現(xiàn)要素：

本發(fā)明的目的在于提供一種智能英語學習機控制系統(tǒng)及控制方法，旨在解決現(xiàn)有的學習機無法實現(xiàn)遠程操作，學習內容固定，不能適應新的教學內容的問題。

本發(fā)明是這樣實現(xiàn)的，一種智能英語學習機控制系統(tǒng)，所述智能英語學習機控制系統(tǒng)包括：

處理器，與服務器、智能終端、大數(shù)據(jù)模塊、電源模塊無線連接，用于對服務器、智能終端、大數(shù)據(jù)模塊的輸入信號進行預處理，并將信號反饋給智能終端，數(shù)據(jù)在大數(shù)據(jù)模塊中存儲；處理器的能量消耗消耗模型，具體表達形式為：

E_rx(k)＝E_re-elec(k)＝kE_elec；

其中，E_elec表示智能終端能耗，ε_{free-space-amp}和ε_two-way-amp分別表示自由空間模型和多路消耗模型的放大器能耗，d₀是常數(shù)，d是通信節(jié)點相隔距離，k為要發(fā)送或接收的數(shù)據(jù)位數(shù)，E_tx(k,d)和E_rx(k)分別表示處理器發(fā)送和接收數(shù)據(jù)時的能耗；通過LEACH能耗模型即可得到所述處理器節(jié)點的剩余能量；

服務器，用于根據(jù)當前教學內容，通過互聯(lián)網隨時更新學習機的學習內容；

智能終端，用于了解學習內容；智能終端的聚類集成方法包括：選用隨機子空間法并行構造k個分類器來保證；設n個XML文檔集合D＝(d₁,d₂,…,d_n)，其中d_i＝(x_i1,x_i2,...,x_in)為文檔集的第i個文檔，稱d_i為n維數(shù)據(jù)空間的第i個數(shù)據(jù)點，它有n維特征向量，x_i1為它的相似度值；獲得K個基分類器的分類結果，設有K個處理機，每個處理機同時掃描樣本集，把具有同一關鍵詞對應的樣本按照相似度大小進行重排，對重排后的結果隨機地抽取k個子集構造一個新樣本集每個處理機就得到一個新的樣本集，k個處理機得到新樣本集組成k個基分類器；然后并行地在每個基分類器采用K-鄰近算法求得其分類結果；

大數(shù)據(jù)模塊，用于將大學生常錯、容易混淆的知識點進行存儲；大數(shù)據(jù)模塊的數(shù)據(jù)壓縮方法包括：在編碼時，首先根據(jù)E1_n+1＝E1_n+d_n+1式計算出E1值，再根據(jù)和式計算出擬合殘差，計算這兩步時，均需要對結果進行越限判斷，判斷E1是否越限是為了避免其超過傳感器數(shù)據(jù)總線上限而造成溢出；判斷殘差是否越限是為了實現(xiàn)分段擬合，以提高擬合精度；當一段輸入數(shù)據(jù)的擬合殘差全部計算完后，構造出所示的數(shù)據(jù)包，通過S-Huffman編碼方法對其進行熵編碼，然后發(fā)送出去，接收端解碼時，先將接收到的一組數(shù)據(jù)解碼，還原出{d_n,E1_n,DFR₃,DFR₄,…DFR_n}式所示的數(shù)據(jù)包，然后根據(jù)式計算并還原出所有原始數(shù)據(jù)；

電源模塊，用于為處理器提供穩(wěn)定的電源。

進一步，所述處理器與智能終端之間設置有數(shù)字匹配濾波器，所述數(shù)字匹配濾波器包括：

對所采集的每個采樣值進行采樣量化的A/D轉換模塊；

與所述A/D轉換模塊相連接，用于把采集數(shù)據(jù)同一個碼片所進行的前后n次采樣分開，獲得I路和Q路的奇次和偶次序列數(shù)據(jù)，對獲得的I路和Q路的奇次和偶次序列數(shù)據(jù)進行輸出的串/并轉換模塊；

與所述串/并轉換模塊相連接，用于接收所述串/并轉換模塊輸出的I路和Q路的奇次和偶次序列數(shù)據(jù)，通過Golay序列相關器對所接收的I路和Q路的奇次和偶次序列數(shù)據(jù)進行數(shù)據(jù)匹配的匹配濾波模塊；

與所述匹配濾波模塊相連接，用于將所述匹配濾波模塊輸出的I路和Q路奇次和偶次序列數(shù)據(jù)恢復成原始I路和Q路數(shù)據(jù)序列，并對原始I路和Q路數(shù)據(jù)序列進行輸出的并/串轉換模塊；

與所述并/串轉換模塊相連接，用于接收所述并/串轉換模塊輸出的原始I路和Q路數(shù)據(jù)序列，對原始I路和Q路數(shù)據(jù)序列進行求平方和，并對原始I路和Q路數(shù)據(jù)序列求平方和的結果進行輸出的求平方和模塊；

與所述求平方和模塊相連接，用于對所述求平方和模塊輸出的原始I路和Q路數(shù)據(jù)序列求平方和的結果進行峰值檢測，實現(xiàn)主同步序列同步的相關檢測模塊；

所述匹配濾波模塊中設置有多個子匹配濾波器，若進行n次數(shù)據(jù)采樣，則需要將I路和Q路的每個碼片采樣值分別進入并聯(lián)的2n個子匹配濾波器；

所述求平方和模塊采用查表方法對原始I路和Q路數(shù)據(jù)序列求平方，采用例化四進制珠算加法器求和，運用超前進位鏈實現(xiàn)；

所述求平方和模塊中的四進制珠算加法器為異步串行珠算加法器，采用兩個權值為5的高珠和5個權值為1的低珠結構，一個單元可表示十進制數(shù)范圍為0-15，正好為一個四進制的數(shù)的表示范圍，同時由于平方結果為24bit，采用例化語句復制6個四進制的全加器的加法單元，六個四進制加法單元采用超前進位鏈的方法進行級聯(lián)；

當所述串/并轉換模塊把同一個碼片所進行的前后2次采樣分開、對每個采樣值進行4bit量化時，即把4bitI路和4bit Q路轉換成并行的4bit I路奇數(shù)序列、4bit I路偶數(shù)序列、4bit Q路奇數(shù)序列及4bit Q路偶數(shù)序列，對四路序列分別進入匹配濾波模塊進行相關運算，并將結果經并/串轉換模塊轉換成12bit的I路序列和12bit的Q路序列。

進一步，所述子匹配濾波器的傳遞函數(shù)為：C_i是由分層序列u，v調制而成的，u是分層Golay序列u＝{1,1,1,1,，1,1,-1}，v＝{1,1,1,-1,-1,1,-1,-1,1,1,1,-1,1,-1,1,1}，-C_16m+n＝u_nv_m；

根據(jù)分層的Golay序列對傳遞函數(shù)進行改進，則有：

H(z_u)＝[1+z^-8+z^-1(1-z^-8)][1+z^-4+z^-2(1-z^-4)]；

H(z_v)＝(1+z^-1)[1-z^-6+z^-8+z^-14]+(1-z^-1)[z^-2-z^-4+z^-10+z^-12]；

所述相關檢測模塊采用冒泡比較法，即相鄰時刻的相關值進行比較把較大值存入寄存器A，較大值的位置存入寄存器B，不斷更新，直到出現(xiàn)相同值，檢測位置是否相差碼長周期，如果是，就再進行一次檢測，連續(xù)兩側檢測到就視為捕獲成功；

所述匹配濾波模塊主要由延時單元和乘加單元構成，延時單元采用D觸發(fā)器實現(xiàn)，乘加單元采用普通乘加模塊；所述匹配濾波模塊實現(xiàn)對Golay序列捕獲，序列通過輸入進入匹配濾波器，進行移位乘加，并將結果輸出，當有Golay序列通過匹配濾波器時，匹配濾波器輸出最大值256。

本發(fā)明提供的智能英語學習機控制系統(tǒng)及控制方法，通過互聯(lián)網與智能終端和服務器連接，服務器根據(jù)當前教學內容，隨時更新學習機的學習內容，使得英語教學機可以更好的使用學習要求；通過大數(shù)據(jù)模塊，可以將大學生常錯、容易混淆的知識點進行存儲，便于多次學習，進一步的完善學習過程。

附圖說明

圖1是本發(fā)明實施例提供的智能英語學習機控制系統(tǒng)結構示意圖；

圖中：1、處理器；2、服務器；3、智能終端；4、大數(shù)據(jù)模塊；5、電源模塊。

具體實施方式

為了使本發(fā)明的目的、技術方案及優(yōu)點更加清楚明白，以下結合實施例，對本發(fā)明進行進一步詳細說明。應當理解，此處所描述的具體實施例僅僅用以解釋本發(fā)明，并不用于限定本發(fā)明。

下面結合附圖對本發(fā)明的應用原理作詳細的描述。

如圖1所示，本發(fā)明實施例提供的智能英語學習機控制系統(tǒng)包括：處理器1、服務器2、智能終端3、大數(shù)據(jù)模塊4、電源模塊5。

處理器1，與服務器2、智能終端3、大數(shù)據(jù)模塊4、電源模塊5無線連接，用于對服務器2、智能終端3、大數(shù)據(jù)模塊4的輸入信號進行預處理，并將信號反饋給智能終端3，數(shù)據(jù)在大數(shù)據(jù)模塊4中存儲。處理器1的能量消耗消耗模型，具體表達形式為：

E_rx(k)＝E_re-elec(k)＝kE_elec；

其中，E_elec表示智能終端能耗，ε_{free-space-amp}和ε_two-way-amp分別表示自由空間模型和多路消耗模型的放大器能耗，d₀是常數(shù)，d是通信節(jié)點相隔距離，k為要發(fā)送或接收的數(shù)據(jù)位數(shù)，E_tx(k,d)和E_rx(k)分別表示處理器發(fā)送和接收數(shù)據(jù)時的能耗；通過LEACH能耗模型即可得到所述處理器節(jié)點的剩余能量；

服務器2，用于根據(jù)當前教學內容，通過互聯(lián)網隨時更新學習機的學習內容。

智能終端3，用于了解學習內容；智能終端的聚類集成方法包括：選用隨機子空間法并行構造k個分類器來保證；設n個XML文檔集合D＝(d₁,d₂,…,d_n)，其中d_i＝(x_i1,x_i2,...,x_in)為文檔集的第i個文檔，稱d_i為n維數(shù)據(jù)空間的第i個數(shù)據(jù)點，它有n維特征向量，x_i1為它的相似度值；獲得K個基分類器的分類結果，設有K個處理機，每個處理機同時掃描樣本集，把具有同一關鍵詞對應的樣本按照相似度大小進行重排，對重排后的結果隨機地抽取k個子集構造一個新樣本集每個處理機就得到一個新的樣本集，k個處理機得到新樣本集組成k個基分類器；然后并行地在每個基分類器采用K-鄰近算法求得其分類結果。

大數(shù)據(jù)模塊4，用于將大學生常錯、容易混淆的知識點進行存儲；大數(shù)據(jù)模塊4的數(shù)據(jù)壓縮方法包括：在編碼時，首先根據(jù)E1_n+1＝E1_n+d_n+1式計算出E1值，再根據(jù)和式計算出擬合殘差，計算這兩步時，均需要對結果進行越限判斷，判斷E1是否越限是為了避免其超過傳感器數(shù)據(jù)總線上限而造成溢出；判斷殘差是否越限是為了實現(xiàn)分段擬合，以提高擬合精度；當一段輸入數(shù)據(jù)的擬合殘差全部計算完后，構造出{d_n,E1_n,DFR₃,DFR₄,…DFR_n}所示的數(shù)據(jù)包，通過S-Huffman編碼方法對其進行熵編碼，然后發(fā)送出去，接收端解碼時，先將接收到的一組數(shù)據(jù)解碼，還原出{d_n,E1_n,DFR₃,DFR₄,…DFR_n}式所示的數(shù)據(jù)包，然后根據(jù)式計算并還原出所有原始數(shù)據(jù)；

電源模塊5，用于為處理器1提供穩(wěn)定的電源。

進一步，所述處理器與智能終端之間設置有數(shù)字匹配濾波器，所述數(shù)字匹配濾波器包括：

對所采集的每個采樣值進行采樣量化的A/D轉換模塊；

與所述A/D轉換模塊相連接，用于把采集數(shù)據(jù)同一個碼片所進行的前后n次采樣分開，獲得I路和Q路的奇次和偶次序列數(shù)據(jù)，對獲得的I路和Q路的奇次和偶次序列數(shù)據(jù)進行輸出的串/并轉換模塊；

與所述串/并轉換模塊相連接，用于接收所述串/并轉換模塊輸出的I路和Q路的奇次和偶次序列數(shù)據(jù)，通過Golay序列相關器對所接收的I路和Q路的奇次和偶次序列數(shù)據(jù)進行數(shù)據(jù)匹配的匹配濾波模塊；

與所述匹配濾波模塊相連接，用于將所述匹配濾波模塊輸出的I路和Q路奇次和偶次序列數(shù)據(jù)恢復成原始I路和Q路數(shù)據(jù)序列，并對原始I路和Q路數(shù)據(jù)序列進行輸出的并/串轉換模塊；

與所述并/串轉換模塊相連接，用于接收所述并/串轉換模塊輸出的原始I路和Q路數(shù)據(jù)序列，對原始I路和Q路數(shù)據(jù)序列進行求平方和，并對原始I路和Q路數(shù)據(jù)序列求平方和的結果進行輸出的求平方和模塊；

與所述求平方和模塊相連接，用于對所述求平方和模塊輸出的原始I路和Q路數(shù)據(jù)序列求平方和的結果進行峰值檢測，實現(xiàn)主同步序列同步的相關檢測模塊；

所述匹配濾波模塊中設置有多個子匹配濾波器，若進行n次數(shù)據(jù)采樣，則需要將I路和Q路的每個碼片采樣值分別進入并聯(lián)的2n個子匹配濾波器；

所述求平方和模塊采用查表方法對原始I路和Q路數(shù)據(jù)序列求平方，采用例化四進制珠算加法器求和，運用超前進位鏈實現(xiàn)；

所述求平方和模塊中的四進制珠算加法器為異步串行珠算加法器，采用兩個權值為5的高珠和5個權值為1的低珠結構，一個單元可表示十進制數(shù)范圍為0-15，正好為一個四進制的數(shù)的表示范圍，同時由于平方結果為24bit，采用例化語句復制6個四進制的全加器的加法單元，六個四進制加法單元采用超前進位鏈的方法進行級聯(lián)；

當所述串/并轉換模塊把同一個碼片所進行的前后2次采樣分開、對每個采樣值進行4bit量化時，即把4bitI路和4bit Q路轉換成并行的4bit I路奇數(shù)序列、4bit I路偶數(shù)序列、4bit Q路奇數(shù)序列及4bit Q路偶數(shù)序列，對四路序列分別進入匹配濾波模塊進行相關運算，并將結果經并/串轉換模塊轉換成12bit的I路序列和12bit的Q路序列。

進一步，所述子匹配濾波器的傳遞函數(shù)為：C_i是由分層序列u，v調制而成的，u是分層Golay序列u＝{1,1,1,1,，1,1,-1}，v＝{1,1,1,-1,-1,1,-1,-1,1,1,1,-1,1,-1,1,1}，C_16m+n＝u_nv_m；

根據(jù)分層的Golay序列對傳遞函數(shù)進行改進，則有：

H(z_u)＝[1+z^-8+z^-1(1-z^-8)][1+z^-4+z^-2(1-z^-4)]；

H(z_v)＝(1+z^-1)[1-z^-6+z^-8+z^-14]+(1-z^-1)[z^-2-z^-4+z^-10+z^-12]；

所述相關檢測模塊采用冒泡比較法，即相鄰時刻的相關值進行比較把較大值存入寄存器A，較大值的位置存入寄存器B，不斷更新，直到出現(xiàn)相同值，檢測位置是否相差碼長周期，如果是，就再進行一次檢測，連續(xù)兩側檢測到就視為捕獲成功；

所述匹配濾波模塊主要由延時單元和乘加單元構成，延時單元采用D觸發(fā)器實現(xiàn)，乘加單元采用普通乘加模塊；所述匹配濾波模塊實現(xiàn)對Golay序列捕獲，序列通過輸入進入匹配濾波器，進行移位乘加，并將結果輸出，當有Golay序列通過匹配濾波器時，匹配濾波器輸出最大值256。

以上所述僅為本發(fā)明的較佳實施例而已，并不用以限制本發(fā)明，凡在本發(fā)明的精神和原則之內所作的任何修改、等同替換和改進等，均應包含在本發(fā)明的保護范圍之內。