本發(fā)明涉及集成電路設(shè)計領(lǐng)域，尤其涉及一種電源供給電路及其控制方法。

背景技術(shù)：

在集成電路設(shè)計領(lǐng)域，隨著制造工藝向深亞微米工藝的邁進，低功耗已經(jīng)成為設(shè)計中的關(guān)鍵，降低功耗成為設(shè)計中的關(guān)鍵考量之一。

在現(xiàn)有的集成電路設(shè)計中，主要是在芯片設(shè)計的時候，通過功耗的優(yōu)化，從整體設(shè)計上降低芯片的功耗，在設(shè)計中需要花費更多的時間，而且能夠降低的功耗也是有局限的，難以更大程度地降低芯片整體功耗。

技術(shù)實現(xiàn)要素：

本發(fā)明提供了一種電源供給電路及其控制方法，不同功耗模式下由不同的穩(wěn)壓電路來提供電源，降低功耗，提高設(shè)計效率。

本發(fā)明提供了一種電源供給電路的控制方法，電源供給電路包括第一穩(wěn)壓電路和第二穩(wěn)壓電路，第一穩(wěn)壓電路的負載電流大于第二穩(wěn)壓電路的負載電流，所述方法包括：

在負載處于正常工作模式時，由第一穩(wěn)壓電路為負載提供電源電壓；

在負載處于低功耗工作模式時，由第二穩(wěn)壓電路為負載提供電源電壓。

可選地，電源供給電路中還包括與第二穩(wěn)壓電路的輸出端連接的開關(guān)模塊，用于控制第二穩(wěn)壓電路的輸出電壓的輸出，其中，第二穩(wěn)壓電路一直處于工作狀態(tài)，則，還包括：在接收到負載進入低功耗工作模式的指令后，先將負載的動態(tài)功耗關(guān)閉，而后將第一穩(wěn)壓電路處于關(guān)閉狀態(tài)，最后控制開關(guān)模塊處于導通狀態(tài)，以使得第二穩(wěn)壓電路向負載提供電源電壓；在接收到負載處于正常工作模式的指令后，先將負載的動態(tài)功耗開啟，而后將第一穩(wěn)壓電路處于工作狀態(tài)，最后將控制開關(guān)模塊處于開路狀態(tài)，以使得第一穩(wěn)壓電路向負載提供電源電壓。

此外，本發(fā)明還提供了一種電源供給電路，包括：

第一穩(wěn)壓電路，用于在負載處于正常工作模式時為負載提供電源電壓；

第二穩(wěn)壓電路，用于在負載處于低功耗工作模式時為負載提供電源電壓，第一穩(wěn)壓電路的負載電流大于第二穩(wěn)壓電路的負載電流。

可選地，所述第一穩(wěn)壓電路包括第一支路、第二支路、恒流源以及第一電容；其中，

第一支路包括依次串聯(lián)連接的功率晶體管、參考電壓晶體管、使能晶體管和第一下拉晶體管，第一支路的功率晶體管一端連接電源電壓、第一下拉晶體管一端接地，參考電壓晶體管的柵端連接參考電壓，使能晶體管的柵端連接使能信號；

第二支路包括依次串聯(lián)連接的驅(qū)動晶體管和第二下拉晶體管，第二支路的驅(qū)動晶體管一端連接電源電壓、第二下拉晶體管一端接地；

恒流源分別為驅(qū)動晶體管和第一下拉晶體管、第二下拉晶體管提供偏置電流，驅(qū)動晶體管的電流輸出端連接至功率晶體管的柵端；

功率晶體管與參考電壓晶體管的公共端為電壓輸出端，以輸出第一電壓。

可選地，恒流源包括：

為鏡像二極管的連接形式的第一晶體管，第一晶體管連接輸入電流，并分別為第三晶體管和第四晶體管提供鏡像的偏置電流；

與第三晶體管連接的第七晶體管，由第三晶體管向第七晶體管提供偏置電流；

與第四晶體管連接的第八晶體管，由第四晶體管向第八晶體管提供偏置電流；

為鏡像二極管的連接形式的第五晶體管，第五晶體管連接第九晶體管，第九晶體管由為鏡像二極管的連接形式的第七晶體管提供偏置電流，由第五晶體管向驅(qū)動晶體管提供鏡像的偏置電流；

第八晶體管為鏡像二極管的連接形式，為第一下拉晶體管和第二下拉晶體管提供鏡像的偏置電流。

可選地，恒流源還包括：

由第一晶體管提供鏡像的偏置電流的第二晶體管；

串接的第十晶體管和第六晶體管，由第二晶體管向串接的第十晶體管和第六晶體管提供偏置電流；

與第七晶體管串接的第十一晶體管，由第三晶體管向串接的第七晶體管和第十一晶體管提供偏置電流，串接的第七晶體管和第十一晶體管為鏡像二極管的連接形式；

與第八晶體管串接的第十二晶體管，由第四晶體管向串接的第八晶體管和第十二晶體管提供偏置電流，串接的第八晶體管和第十二晶體管為鏡像二極管的連接形式；

與第九晶體管串接的第十三晶體管，第五晶體管連接依次串接的第十三晶體管和第九晶體管；

與第二下拉晶體管串接的第十四晶體管，由驅(qū)動晶體管向串接的第二下拉晶體管和第十四晶體管提供偏置電流；

串接的第十晶體管和第六晶體管的柵端分別連接到第二晶體管的電流輸出端，分別向第十一晶體管、第十二晶體管、第十三晶體管和第十四晶體管的柵端提供偏置電壓。

可選地，在驅(qū)動晶體管與第十四晶體管的公共端與電壓輸出端之間還連接有串接的第一電阻和第二電容。

可選地，在電壓輸出端與第九晶體管的柵端之間連接的第三電容。

可選地，第二穩(wěn)壓電路包括：

差分放大電路，其第一輸入晶體管的柵端接參考電壓，第二輸入晶體管的柵端接反饋電壓，第一輸入晶體管和第二輸入晶體管的負載為電流鏡負載，且第一輸入晶體管一端的負載為鏡像二極管的連接形式；

反饋支路，包括第二功率晶體管，用于向差分放大電路的第二輸入晶體管提供反饋電壓；

輸出支路，包括第三功率晶體管，用于輸出第二電壓；

其中，差分放大電路的第二輸入晶體管與其負載的公共端分別接第四電容、第二功率晶體管、第三功率晶體管的柵端。

可選地，還包括與第二穩(wěn)壓電路的輸出端連接的開關(guān)模塊和控制單元，第二穩(wěn)壓電路一直處于工作狀態(tài)；

開關(guān)模塊，用于控制第二穩(wěn)壓電路的輸出電壓的輸出；

控制單元，用于在接收到負載進入低功耗工作模式的指令后，先將負載的動態(tài)功耗關(guān)閉，而后將第一穩(wěn)壓電路處于關(guān)閉狀態(tài)，最后控制開關(guān)模塊處于導通狀態(tài)，以使得第二穩(wěn)壓電路向負載提供電源電壓；在接收到負載處于正常工作模式的指令后，先將負載的動態(tài)功耗開啟，而后將第一穩(wěn)壓電路處于工作狀態(tài)，最后將控制開關(guān)模塊處于開路狀態(tài)，以使得第一穩(wěn)壓電路向負載提供電源電壓。

本發(fā)明實施例提供的電源供給電路及其控制方法，在負載處于正常工作模式時，由負載電流更大的第一穩(wěn)壓電路提供電源電壓，在負載處于低功耗模式時，由較小負載電流的第二穩(wěn)壓電路提供電源電壓，這樣，不同功耗模式下由不同的穩(wěn)壓電路來提供電源，確保負載工作在較優(yōu)的功耗模式下，進而降低功耗，同時，分模塊進行設(shè)計和功耗的考量，可以提高設(shè)計效率。

附圖說明

為了更清楚地說明本申請實施例中的技術(shù)方案，下面將對實施例描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本申請的一些實施例，對于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動性的前提下，還可以根據(jù)這些附圖獲得其他的附圖。

圖1為根據(jù)本發(fā)明實施例的電源供給電路的結(jié)構(gòu)示意圖；

圖2為根據(jù)本發(fā)明實施例的電源供給電路中的第一穩(wěn)壓電路的電路結(jié)構(gòu)示意圖；

圖3為在不同溫度條件下、不同工藝角條件、不同的電源電壓時第一穩(wěn)壓器電路的電壓輸出端的輸出電壓波形示意圖；

圖4為在不同溫度條件下、不同工藝角條件、不同的電源電壓時、負載電流變化時第一穩(wěn)壓器電路的電壓輸出端的輸出電壓波形示意圖；

圖5為根據(jù)本發(fā)明實施例的電源供給電路中的第二穩(wěn)壓電路的電路結(jié)構(gòu)示意圖；

圖6為在不同溫度條件下、不同工藝角條件、不同的電源電壓時第二穩(wěn)壓器電路的電壓輸出端的輸出電壓波形示意圖；

圖7為根據(jù)本發(fā)明實施例的開關(guān)模塊的電路結(jié)構(gòu)示意圖。

具體實施方式

下面將結(jié)合本申請實施例中的附圖，對本申請實施例中的技術(shù)方案進行清楚、完整地描述，顯然，所描述的實施例僅僅是本申請一部分實施例，而不是全部的實施例?；诒旧暾堉械膶嵤├绢I(lǐng)域普通技術(shù)人員在沒有做出創(chuàng)造性勞動前提下所獲得的所有其他實施例，都屬于本申請保護的范圍。

在本發(fā)明中，提供了一種電源供給電路的控制方法，電源供給電路包括第一穩(wěn)壓電路和第二穩(wěn)壓電路，第一穩(wěn)壓電路的負載電流大于第二穩(wěn)壓電路的負載電流，所述方法包括：在負載處于正常工作模式時，由第一穩(wěn)壓電路為負載提供電源電壓；在負載處于低功耗工作模式時，由第二穩(wěn)壓電路為負載提供電源電壓。

在該方法中，負載通常是集成有電路模塊的芯片，例如集成有CPU模塊、加密模塊、外設(shè)模塊、內(nèi)存管理模塊、內(nèi)存操作模塊等模塊，電源供給電路主要為該這些模塊提供電源，在正常工作模式，電路模塊都處于正常工作狀態(tài)，芯片的電源能夠使得各電路模塊處于動態(tài)功耗的工作狀態(tài)，需要的負載電流較大；而在低功耗工作模式時，電路模塊處于靜態(tài)功耗的休眠狀態(tài)，芯片的電源主要起到保持芯片中的各邏輯狀態(tài)的作用，需要的負載電流小。

基于此，在本發(fā)明實施例中，在負載處于正常工作模式時，由負載電流更大的第一穩(wěn)壓電路提供電源電壓，在負載處于低功耗模式時，由較小負載電流的第二穩(wěn)壓電路提供電源電壓，這樣，不同功耗模式下由不同的穩(wěn)壓電路來提供電源，確保負載工作在較優(yōu)的功耗模式下，進而降低功耗，同時，分模塊進行設(shè)計和功耗的考量，可以提高設(shè)計效率。

在具體的實施例中，第二穩(wěn)壓電路可以一直處于工作狀態(tài)，即輸出電源電壓，通過開關(guān)模塊來實現(xiàn)兩種工作模式的切換，開關(guān)模塊例如可以為晶體管器件，該開關(guān)模塊與第二穩(wěn)壓電路的輸出端連接，用于控制第二穩(wěn)壓電路的輸出電壓的輸出，開關(guān)模塊例如可以為晶體管開關(guān)，將輸?shù)诙€(wěn)壓電路的電壓輸出端連接在晶體管開關(guān)的源漏一端，這樣，具體的控制方法中，包括：在接收到負載進入低功耗工作模式的指令后，先將負載的動態(tài)功耗關(guān)閉，而后將第一穩(wěn)壓電路處于關(guān)閉狀態(tài)，最后控制開關(guān)模塊處于導通狀態(tài)，以使得第二穩(wěn)壓電路向負載提供電源電壓；在接收到負載處于正常工作模式的指令后，先將負載的動態(tài)功耗開啟，而后將第一穩(wěn)壓電路處于工作狀態(tài)，最后將控制開關(guān)模塊處于開路狀態(tài)，以使得第一穩(wěn)壓電路向負載提供電源電壓。在具體的應(yīng)用中，可以通過時鐘信號來控制負載的動態(tài)功耗的開啟與關(guān)閉，進而通過控制信號來實現(xiàn)控制開關(guān)模塊及第一穩(wěn)壓器電路的工作狀態(tài)，這樣，實現(xiàn)兩路電源電壓的切換，電路結(jié)構(gòu)簡單且易于實現(xiàn)。

以上對本發(fā)明的電源供給電路的控制方法進行了詳細的描述，此外，本發(fā)明還提供了上述方法中的電源供給電路，參考圖1所示，包括：第一穩(wěn)壓電路，用于在負載處于正常工作模式時為負載提供電源電壓；

第二穩(wěn)壓電路，用于在負載處于低功耗工作模式時為負載提供電源電壓，第一穩(wěn)壓電路的負載電流大于第二穩(wěn)壓電路的負載電流。

在具體的實施例中，可以根據(jù)不同負載在不同工作模式的需求，選擇不同結(jié)構(gòu)的第一穩(wěn)壓電路和第二穩(wěn)壓電路來提供電源。

在本發(fā)明的實施例中，在正常工作模式，各個模塊都處于正常工作狀態(tài)，芯片的電源能夠使得各電路模塊處于動態(tài)功耗的工作狀態(tài)，需要的負載電流較大，且對電源的穩(wěn)定性和瞬態(tài)響應(yīng)速度的性能有高的要求；而在低功耗工作模式時，很多電路模塊處于靜態(tài)功耗的休眠狀態(tài)，芯片的電源主要起到保持芯片中的各邏輯狀態(tài)的作用，需要的負載電流小，對電源的穩(wěn)定性和瞬態(tài)響應(yīng)速度的性能要求低。

基于以上負載電流大、對電源穩(wěn)定性和瞬態(tài)響應(yīng)速度要求高考慮，本發(fā)明優(yōu)選的實施例中，參考圖2所示，為第一穩(wěn)壓器電路，包括第一支路100、第二支路110、恒流源120以及第一電容C2；其中，

第一支路100包括依次串聯(lián)連接的功率晶體管Mp、參考電壓晶體管Mp7、使能晶體管Mn12和第一下拉晶體管Mn11，第一支路100的功率晶體管Mp一端連接電源電壓Avdd、第一下拉晶體管Mn11一端接地Agnd，參考電壓晶體管Mp7的柵端連接參考電壓Vref，使能晶體管Mn12的柵端連接使能信號pdb；

第二支路110包括依次串聯(lián)連接的驅(qū)動晶體管Mp6和第二下拉晶體管Mn10，第二支路110的驅(qū)動晶體管Mp6一端連接電源電壓Avdd、第二下拉晶體管一端接地Agnd；

恒流源120為驅(qū)動晶體管Mp6和第一下拉晶體管Mn11、第二下拉晶體管Mn10提供偏置電流，驅(qū)動晶體管Mp6的電流輸出端連接至功率晶體管Mp的柵端；

功率晶體管Mp與參考電壓晶體管Mp7的公共端為電壓輸出端E。

在本發(fā)明中，電壓輸出端的電壓與參考電壓晶體管的柵源電壓相關(guān)，而通過恒流源控制經(jīng)過參考電壓晶體管的電流保持不變，從而實現(xiàn)參考電壓晶體管的柵源電壓的穩(wěn)定。此外，在輸出端，采用參考電壓與源級跟隨器來決定輸出電壓值，達到降低輸出阻抗的目的，無需增加額外的電路，降低了整個電路設(shè)計的復雜度。

在該實施例的具體應(yīng)用中，如圖2所示，功率晶體管Mp、參考電壓晶體管Mp7都為PMOS晶體管，參考電壓晶體管Mp7、使能晶體管Mn12、第一下拉晶體管Mn11和第二下拉晶體管Mn10都為NMOS晶體管。

對于第一支路，功率晶體管Mp的源端連接電源電壓Avdd、漏端連接參考電壓晶體管Mp7的源端，參考電壓晶體管Mp7的源端為電壓輸出端E，輸出穩(wěn)壓器電路的電壓Vout1，參考電壓晶體管Mp7的源端連接到使能晶體管M12的漏端，使能晶體管Mn12的源端連接到第一下拉晶體管Mn11的漏端，第一下拉晶體管Mn11的源端接地。對于第二支路，驅(qū)動晶體管Mp6的源端連接電源電壓Avdd、漏端連接第二下拉晶體管Mn10的漏端，第二下拉晶體管Mn10的源端接地。

其中，參考電壓晶體管Mp7的柵端連接參考電壓Vref，使能晶體管Mn12的柵端連接使能信號pdb，驅(qū)動晶體管Mp6的漏端驅(qū)動功率晶體管Mp的柵端，驅(qū)動晶體管Mp6由恒流源提供偏置電流，第一下拉晶體管Mn11和第二下拉晶體管Mn10也由恒流源提供偏置電流，恒流源提供的偏置電流的電流值基本是固定的。使能信號pdb可以為來自控制模塊的信號，在需要穩(wěn)壓器電路輸出時，使得使能信號pdb有效，一般其值可以為Avdd，使得使能晶體管Mn12處于導通狀態(tài)，參考電壓Vref基本保持不變，通常是由帶隙基準模塊產(chǎn)生。

這樣，在使能信號pdb有效時，由于驅(qū)動晶體管Mp6、第一下拉晶體管Mn11和第二下拉晶體管Mn10的導通電流值固定，而第一下拉晶體管Mn11、第二下拉晶體管Mn10的導通電流值與驅(qū)動晶體管Mp6、參考電壓晶體管Mp7的導通電流值相等，因此流過參考電壓晶體管Mp7的電流值也是基本固定不變的，從而保證了參考電壓晶體管Mp7的柵源電壓Vgs保持固定不變，而電壓輸出端E的輸出電壓Vout1等于參考電壓Vref與Vgs之和，保證了電壓輸出端的輸出電壓Vout1的穩(wěn)定性。

第一電容C2對環(huán)路的相位裕度起到了補償作用，提高環(huán)路的穩(wěn)定性，同時也能提高電路的瞬態(tài)響應(yīng)速度。

在本實施例中，可以采用合適的恒流源分別為驅(qū)動晶體管和第一下拉晶體管、第二下拉晶體管提供偏置電流。在更優(yōu)的實施例中，恒流源為多級的鏡像電流電路提供，參考圖2所示，恒流源包括：

為鏡像二極管的連接形式的第一晶體管Mp1，第一晶體管Mp1連接輸入電流Ibp，并分別為第三晶體管Mp3和第四晶體管Mp4提供鏡像的偏置電流；

與第三晶體管Mp3連接的第七晶體管Mn4，由第三晶體管Mp3向第七晶體管Mn4提供偏置電流；

與第四晶體管Mp4連接的第八晶體管Mn6，由第四晶體管Mp4向第八晶體管提供偏置電流Mn6；

為鏡像二極管的連接形式的第五晶體管Mp5，第五晶體管Mp5連接第九晶體管Mn8，第九晶體管Mn8由為鏡像二極管的連接形式的第七晶體管Mn4提供偏置電流，由第五晶體管Mp5向驅(qū)動晶體管Mp6提供鏡像的偏置電流；

第八晶體管Mn6為鏡像二極管的連接形式，為第一下拉晶體管Mn10和第二下拉晶體管Mn11提供鏡像的偏置電流。

在本發(fā)明的實施例中，如圖2所示，更優(yōu)地，恒流源還包括：

由第一晶體管Mp1提供鏡像的偏置電流的第二晶體管Mp2；

串接的第十晶體管Mn1和第六晶體管Mn2，由第二晶體管Mp2向串接的第十晶體管Mn1和第六晶體管Mn2提供偏置電流；

與第七晶體管Mn4串接的第十一晶體管Mn3，由第三晶體管Mp3向串接的第七晶體管Mn4和第十一晶體管Mn3提供偏置電流，串接的第七晶體管Mn4和第十一晶體管Mn3為鏡像二極管的連接形式；

與第八晶體管Mn6串接的第十二晶體管Mn5，由第四晶體管Mp4向串接的第八晶體管Mn6和第十二晶體管Mn5提供偏置電流，串接的第八晶體管Mn6和第十二晶體管Mn5為鏡像二極管的連接形式；

與第九晶體管Mn8串接的第十三晶體管Mn7，第五晶體管Mp5連接依次串接的第十三晶體管Mn7和第九晶體管Mn8；

與第二下拉晶體管Mn10串接的第十四晶體管Mn9，由驅(qū)動晶體管Mp6向串接的第二下拉晶體管Mn10和第十四晶體管Mn9提供偏置電流；

串接的第十晶體管Mn1和第六晶體管Mn2分別向第十一晶體管Mn3、第十二晶體管Mn5、第十三晶體管Mn7和第十四晶體管Mn9的柵端提供偏置電壓。

在該優(yōu)選的實施例中，第一晶體管Mp1、第二晶體管Mp2、第三晶體管Mp3、第四晶體管Mp4和第五晶體管Mp5為PMOS晶體管，第六晶體管Mn2、第七晶體管Mn4、第八晶體管Mn6、第九晶體管Mn8、第十晶體管Mn1、第十一晶體管Mn3、第十二晶體管Mn5、第十三晶體管Mn7和第十四晶體管Mn9為NMOS晶體管。

第一晶體管Mp1為鏡像二極管的連接形式，第一晶體管Mp1為PMOS晶體管時，即將第一晶體管Mp1的柵端連接到漏端，并且漏端連接輸入電流，源端連接電源電壓，第一晶體管Mp1的柵端分別連接到第二晶體管Mp2、第三晶體管Mp3、第四晶體管Mp4的柵端，第二晶體管Mp2、第三晶體管Mp3、第四晶體管Mp4的源端連接電源電壓，這樣，第一晶體管Mp1分別與第二晶體管Mp2、第三晶體管Mp3、第四晶體管Mp4為鏡像電流源的電路連接，由第一晶體管Mp1分別向第二晶體管Mp2、第三晶體管Mp3、第四晶體管Mp4提供鏡像的偏置電流，從而第二晶體管Mp2、第三晶體管Mp3、第四晶體管Mp4分別輸出基本相等的電流。而第二晶體管Mp2的漏端連接串接的第十晶體管Mn1和第六晶體管Mn2，本實施例中，串接的第十晶體管Mn1和第六晶體管Mn2為NMOS晶體管對，第十晶體管Mn1的源端連接第六晶體管Mn2的漏端，第六晶體管Mn2的源端接地，這樣，在第二晶體管Mp2連接串接的第十晶體管Mn1和第六晶體管Mn2的支路中，第二晶體管Mp2輸出的電流向串接的第十晶體管Mn1和第六晶體管Mn2提供偏置電流；同第二晶體管Mp2連接串接的第十晶體管Mn1和第六晶體管Mn2的支路，第三晶體管Mp3連接串接的第十一晶體管Mn3和第七晶體管Mn4，第四晶體管Mp4連接串接的第十二晶體管Mn5和第八晶體管Mn6。

第五晶體管Mp5也為鏡像二極管的連接形式，第五晶體管Mp5為PMOS晶體管時，即將第五晶體管Mp5的柵端連接到漏端，并且漏端連接輸入電流，源端連接電源電壓，第五晶體管Mp5的柵端連接到驅(qū)動晶體管Mp6的柵端，與驅(qū)動晶體管形成鏡像電流源的電路連接，為驅(qū)動晶體管Mp6提供鏡像的偏置電流，同第二晶體管Mp2連接串接的第十晶體管Mn1和第六晶體管Mn2的支路，第五晶體管Mp5的漏端連接串接的第十三晶體管Mn7和第九晶體管Mn8。驅(qū)動晶體管Mp6輸出的電流基本與第五晶體管所在支路的偏置電流相同。同第二晶體管Mp2連接串接的第十晶體管Mn1和第六晶體管Mn2的支路，驅(qū)動晶體管Mp6的漏端連接串接的第十四晶體管Mn9和第一下拉晶體管Mn10。

此外，串接的第十晶體管Mn1和第六晶體管Mn2的柵端分別連接到第二晶體管Mp2的電流輸出端，分別向第十一晶體管Mn3、第十二晶體管Mn5、第十三晶體管Mn7和第十四晶體管Mn9的柵端提供偏置電壓，本實施例中，第二晶體管Mp2的電流輸出端為漏端；串接的第十一晶體管Mn3和第七晶體管Mn4為鏡像二極管的連接形式，并由第七晶體管Mn4為第九晶體管Mn8提供鏡像的偏置電流，在本實施例的具體連接中，即將第七晶體管Mn4的柵端連接到第三晶體管Mp3的電流輸出端，也即第十一晶體管Mn3的漏端，這樣，為第九晶體管Mn8提供鏡像的偏置電流與第四晶體管Mp4輸出的電流基本相同；同樣地，串接的第十二晶體管Mn5和第八晶體管Mn6也為鏡像二極管的連接形式，并由第八晶體管Mn6為第一下拉晶體管Mn11和第二下拉晶體管Mn10提供鏡像的偏置電流，這樣，為第一下拉晶體管Mn11和第二下拉晶體管Mn10提供鏡像的偏置電流與第三晶體管Mp3輸出的電流基本相同，而驅(qū)動晶體管Mp6的偏置電流與第五晶體管Mp5的偏置電流為鏡像電流，而輸入電流Ibp為相對穩(wěn)定的偏置電流，使得驅(qū)動晶體管Mp6、第一下拉晶體管Mn11和第二下拉晶體管Mn10導通的電流值固定，而且第一下拉晶體管Mn11和第二下拉晶體管Mn10與驅(qū)動晶體管Mp6、參考晶體管Mp7導通電流值基本相等，那么，經(jīng)過參考晶體管Mp7電流值也基本是固定不變的，從而保證了參考晶體管Mp7的柵源電壓Vgs保持穩(wěn)定，進而保證整個第一穩(wěn)壓器電路的輸出電壓Vout1的穩(wěn)定性。

在該優(yōu)選的實施例中，上述這些串接的晶體管有助于進一步提高鏡像電流準確性，進而保證向第一下拉晶體管Mn11、第二下拉晶體管Mn10及驅(qū)動晶體管Mp6提供基本相同的偏置電流。

此外，在驅(qū)動晶體管Mp6與第十四晶體管Mn9的公共端與電壓輸出端E之間還連接有串接的第一電阻R和第二電容C1，以及進一步地，在電壓輸出端E與第九晶體管Mn8的柵端之間連接的第三電容C3。第二電容C1對環(huán)路的相位裕度起到了補償作用，提高環(huán)路的穩(wěn)定性，同時也能提高電路的瞬態(tài)響應(yīng)速度。

第三電容C3主要是為了進一步提高第一穩(wěn)壓器電路的瞬態(tài)響應(yīng)速度，其工作原理為，在輸出負載增大時，功率晶體管Mp柵端電壓不能突變，使得輸出電壓Vout1降低，由于第三電容C3的交流耦合作用，使得第九晶體管Mn8的柵端電壓降低，進而驅(qū)動晶體管Mp6的導通電流隨之降低，同時，由于輸出電壓Vout1降低，而參考電壓Vref保持不變，參考晶體管Mp7的導通電流會隨之降低，而第一下拉晶體管Mn11和第二下拉晶體管Mn10電流保持不變，因此，參考晶體管Mp7的柵源電壓會由于電流的不平衡而降低，對輸出電壓Vout1的降低起到一定的補償作用。同樣的道理，在輸出負載減小時，會對輸出電壓Vout1的上升起到緩解作用，由此來提高輸出電壓由于負載變化時整個瞬態(tài)響應(yīng)的速度。

參考圖3所示，為不同參數(shù)變化時第一穩(wěn)壓電路電壓輸出端的輸出電壓的仿真波形示意圖，變化的參數(shù)包括不同溫度、不同工藝角和不同電源電壓，其中，溫度分別為-40℃、25℃、85℃，電源電壓分別為1.8V、3.3V和5V情況下的輸出電壓的仿真波形示意圖，從圖示中可以看到，輸出電壓控制在1.49V到1.64V之間，輸出電壓在1.5V±10％的范圍內(nèi)，符合設(shè)計指標中輸出電壓的變化范圍的要求。

參考圖4所示，為不同參數(shù)變化時隨負載電流變化的輸出電壓的仿真波形示意圖，變化的參數(shù)包括不同溫度、不同工藝角和不同電源電壓，其中，溫度分別為-40℃、25℃、85℃，電源電壓分別為1.8V、3.3V和5V，負載電流在50uA到15mA范圍內(nèi)變化，上升和下降時間為10ns，負載電容為100pF。從仿真示意圖中可以看到，在負載突變的最壞情況下，輸出電壓也可以在2us的時間內(nèi)達到穩(wěn)定值，能夠符合設(shè)計指標及工程應(yīng)用的要求。

基于以上負載電流小、對電源穩(wěn)定性和瞬態(tài)響應(yīng)速度要求低考慮，參考圖5所示，為本發(fā)明優(yōu)選實施例的第二穩(wěn)壓器電路，包括：

差分放大電路200，其第一輸入晶體管MN25的柵端接參考電壓，第二輸入晶體管MN26的柵端接反饋電壓Vfb，第一輸入晶體管MN25和第二輸入晶體管MN26的負載MP21、MP22為電流鏡負載，且第一輸入晶體管MN25一端的負載MP21為鏡像二極管的連接形式；

反饋支路210，包括第二功率晶體管MNZ1，用于向差分放大電路的第二輸入晶體管MN26提供反饋電壓Vfb；

輸出支路220，包括第三功率晶體管MNZ2，用于輸出第二電壓Vout_sty；

其中，差分放大電路200的第二輸入晶體管NM26的輸出端分別接第四電容MN27、第二功率晶體管MNZ1、第三功率晶體管MNZ2的柵端。

在具體的應(yīng)用中，如圖5所示，差分放大電路200的尾電流由輸入電流Ibn通過鏡像電流來提供，具體的，在差分放大電路200的尾部連接串接的一NMOS晶體管對MN23、MN24，另一串接并形成鏡像二極管連接的另一NMOS管對MN21、MN22，連接輸入電流Ibn，向晶體管MN23、MN24提供鏡像的偏置電流，該鏡像的偏置電流為差分放大電路200的尾電流。差分放大電路200的差分輸入對為第一輸入晶體管MN25和第二輸入晶體管MN26，都為NMOS晶體管；PMOS晶體管MP21、MP22的漏端連接電源電壓AVDD、源端分別連接第一輸入晶體管MN25和第二輸入晶體管MN26，并形成電流鏡連接，作為差分輸入對的運放電流鏡負載，第一輸入晶體管MN25一端的負載為PMOS晶體管MP21，為鏡像二極管的連接形式，即PMOS晶體管MP21的源端與柵端連接且其柵端連接到PMOS晶體管MP22的柵端，這樣，由第一輸入晶體管這一支路向第二晶體管這一支路提供偏置電流。

反饋支路210為第二輸入晶體管MN26提供柵端電壓，具體的應(yīng)用中，該反饋支路包括從電源電壓AVDD一端依次連接的第三電阻R21、第二功率晶體管MNZ1、第四電阻R22和第五電阻R23，第五電阻R23另一端接地AVSS，第四電阻R22、第五電阻R23構(gòu)成該反饋支路210的分壓電路，通過調(diào)節(jié)第四電阻R22、第五電阻R23的比例關(guān)系，可以使得反饋電壓Vfb最終與Vref電壓相等。

輸出支路220用于輸出第二電壓Vout_sty，提供第二穩(wěn)壓電路的輸出電源電壓，具體的應(yīng)用中，該輸出支路220包括從電源電壓一端依次連接的第六電阻R24和第三功率晶體管MNZ2，第三功率晶體管MNZ2的源端為第二穩(wěn)壓電路的輸出端，在該具體的應(yīng)用中，第三功率晶體管MNZ2和第二功率晶體管MNZ1都為native NMOS晶體管作為驅(qū)動管，其閾值電壓較小，接近于0。

差分放大電路200的第二輸入晶體管NM26的輸出端，也就是負載MP22與第二輸入晶體管MN26的公共端，分別連接第四電容MN27、第二功率晶體管MNZ1、第三功率晶體管MNZ2的柵端，第四電容NM27為NMOS晶體管，起到充電的作用，為第二功率晶體管MNZ1、第三功率晶體管MNZ2提供柵端電壓。

為了更好地理解該第二穩(wěn)壓電路的技術(shù)方案，現(xiàn)結(jié)合該具體的實施例，對其工作原理進行詳細的說明。在一個具體的應(yīng)用中，輸入電流Ibn和參考電壓Vref都由基準模塊提供，電源電壓AVDD上電之后，Ibn和參考電壓Vref都正常工作，在剛上電狀態(tài)時，差分放大電路200的第一輸入晶體管MN25是導通的，而反饋電壓Vfb為0，差分放大電路200的尾電流全部都從第一輸入晶體管MN25流通，而由于電流鏡負載的作用，使得連接第二輸入晶體管與其負載的公共端的電容電壓VG不斷增加，從而依靠反饋支路210的第二功率晶體管MNZ1的源極跟隨作用，反饋支路210中的反饋電壓Vfb不斷增加，通過反饋回路，使得反饋電壓Vfb與參考電壓Vref最終相同，從而使得整個環(huán)路穩(wěn)定下來，在相同反饋電壓Vfb與參考電壓Vref時，使得第二功率晶體管MNZ1的源端電壓Vout2基本等于電壓Vout_sty，輸出支路220輸出穩(wěn)定的電壓Vout_sty，即輸出穩(wěn)定的第二電壓。對于第二穩(wěn)壓電路，在低功耗工作模式時電源電壓，該電源電壓的目的主要是起到保持邏輯狀態(tài)的作用，該實施例的設(shè)計電路使得輸出第二電壓的第三功率晶體管處于反饋回路之外，不會存在穩(wěn)定性的問題，無需額外的穩(wěn)定性補償設(shè)計以及瞬態(tài)響應(yīng)性能的考慮，設(shè)計的復雜度低且電路功耗低。

參考圖6所示，為不同參數(shù)變化時第二穩(wěn)壓電路電壓輸出端的輸出電壓的仿真波形示意圖，變化的參數(shù)包括不同溫度、不同工藝角和不同電源電壓，其中，溫度分別為-40℃、25℃、85℃，電源電壓分別為1.8V、3.3V和5V情況下的輸出電壓的仿真波形示意圖，從圖示中可以看到，輸出電壓控制在1.37V到1.6V之間，輸出電壓在1.5V±10％的范圍內(nèi)，符合設(shè)計指標中輸出電壓的變化范圍的要求。

對于以上的電源供給電路，可以通過開關(guān)模塊和控制單元，來進一步實現(xiàn)第一穩(wěn)壓電路和第二穩(wěn)壓電路輸出電源的切換，具體的，還包括：第二穩(wěn)壓電路的輸出端連接的開關(guān)模塊和控制單元，第二穩(wěn)壓電路一直處于工作狀態(tài)；開關(guān)模塊，用于控制第二穩(wěn)壓電路的輸出電壓的輸出；控制單元，用于在接收到負載進入低功耗工作模式的指令后，先將負載的動態(tài)功耗關(guān)閉，而后將第一穩(wěn)壓電路處于關(guān)閉狀態(tài)，最后控制開關(guān)模塊處于導通狀態(tài)，以使得第二穩(wěn)壓電路向負載提供電源電壓；在接收到負載處于正常工作模式的指令后，先將負載的動態(tài)功耗開啟，而后將第一穩(wěn)壓電路處于工作狀態(tài)，最后將控制開關(guān)模塊處于開路狀態(tài)，以使得第一穩(wěn)壓電路向負載提供電源電壓。

在一個具體的應(yīng)用中，參考圖7所示，該開關(guān)模塊為晶體管器件，晶體管器件的柵端連接控制信號PD，晶體管器件的源漏一端連接第二穩(wěn)壓器電路的電壓輸出端Vout_sty，另一端為整個電源供給電路的電壓輸出端Vout，這樣，在低功耗模式時，使能控制信號PD，以使得晶體管器件導通，這樣，晶體管器件工作，電壓輸出端Vout輸出第二穩(wěn)壓器電路的輸出電壓Vout_sty；在正常工作模式時，控制信號PD無效，使得晶體管器件關(guān)閉，電壓輸出端Vout連接第一穩(wěn)壓器電路的輸出電壓Vout1，從而輸出第一穩(wěn)壓器電路的輸出電壓。

以上對本發(fā)明實施例的電源供給電路及其控制方法進行了描述，尤其適合于在RFID芯片中的應(yīng)用，降低芯片功耗，提高設(shè)計效率。

需要說明的是，在本文中，諸如第一和第二等之類的關(guān)系術(shù)語僅僅用來將一個實體或者操作與另一個實體或操作區(qū)分開來，而不一定要求或者暗示這些實體或操作之間存在任何這種實際的關(guān)系或者順序。而且，術(shù)語“包括”、“包含”或者其任何其他變體意在涵蓋非排他性的包含，從而使得包括一系列要素的過程、方法、物品或者設(shè)備不僅包括那些要素，而且還包括沒有明確列出的其他要素，或者是還包括為這種過程、方法、物品或者設(shè)備所固有的要素。在沒有更多限制的情況下，由語句“包括一個……”限定的要素，并不排除在包括所述要素的過程、方法、物品或者設(shè)備中還存在另外的相同要素。