本發(fā)明涉及一種開發(fā)板，具體涉及一種基于計(jì)算機(jī)控制的現(xiàn)場總線SOC開發(fā)板，屬于計(jì)算機(jī)智能控制技術(shù)領(lǐng)域。

背景技術(shù)：

現(xiàn)場總線技術(shù)是上世紀(jì)80年代末發(fā)展起來的一種新的工業(yè)控制底層網(wǎng)絡(luò)，已經(jīng)成為控制網(wǎng)絡(luò)的典型實(shí)現(xiàn)模式，基金會現(xiàn)場總線(FF)是IEC61158現(xiàn)場總線標(biāo)準(zhǔn)中的一員，主要用于儀表行業(yè)，現(xiàn)場總線協(xié)議復(fù)雜，因此現(xiàn)場總線產(chǎn)品的開發(fā)過程周期長，費(fèi)用高，開發(fā)難度大，工作量大；系統(tǒng)設(shè)計(jì)平臺化已經(jīng)成為一種需要，目前，現(xiàn)場總線核心技術(shù)多掌握在國外一些大公司的手中，我國現(xiàn)場總線研究還處于起步階段，實(shí)用的通用開發(fā)平臺幾乎沒有，各個(gè)廠家均是按自己的需要，開發(fā)各自不同的產(chǎn)品，針對不同的儀表設(shè)計(jì)專用的硬件，重復(fù)性強(qiáng)，造成了不必要的浪費(fèi)。因此，為了解決以上問題，設(shè)計(jì)一種基于計(jì)算機(jī)控制的現(xiàn)場總線SOC開發(fā)板。

技術(shù)實(shí)現(xiàn)要素：

（一）要解決的技術(shù)問題

為解決上述問題，本發(fā)明提出了一種基于計(jì)算機(jī)控制的現(xiàn)場總線SOC開發(fā)板，高度智能化，具有開放性、互操作性、具有活的網(wǎng)絡(luò)拓?fù)浣Y(jié)構(gòu)，且系統(tǒng)結(jié)構(gòu)高度分散，對環(huán)境的適應(yīng)性強(qiáng)。

（二）技術(shù)方案

本發(fā)明的基于計(jì)算機(jī)控制的現(xiàn)場總線SOC開發(fā)板，包括計(jì)算機(jī)，及與計(jì)算機(jī)電連接的開發(fā)板，及與開發(fā)板電連接的現(xiàn)場總線；所述開發(fā)板由微處理、液晶顯示屏、JTAG端口、USB接口、總線控制器、集線器及可編程邏輯組件組成；所述微處理器與計(jì)算機(jī)通過JTAG端口及USB接口電連接；所述可編程邏輯組件通過JTAG端口與計(jì)算機(jī)電連接；所述微處理器與液晶顯示屏、總線控制器和可編程邏輯組件電連接；所述總線控制器和可編程邏輯組件與集線器電連接。

進(jìn)一步地，所述現(xiàn)場總線通過集線器與開發(fā)板電連接。

進(jìn)一步地，所述微處理器為告訴ARM微處理器。

進(jìn)一步地，所述可編程邏輯組件為CPLD或FPGA中的一種。

進(jìn)一步地，所述開發(fā)板為SOC開發(fā)板。

進(jìn)一步地，所述可編程邏輯組件和微處理器組成被測系統(tǒng)。

（三）有益效果

與現(xiàn)有技術(shù)相比，本發(fā)明的基于計(jì)算機(jī)控制的現(xiàn)場總線SOC開發(fā)板，通過USB接口從計(jì)算機(jī)上接收數(shù)據(jù)并通過現(xiàn)場總線控制器將測試數(shù)據(jù)發(fā)送給被測系統(tǒng)，也可以從現(xiàn)場總線上接收數(shù)據(jù)，通過USB接口傳送給計(jì)算機(jī)；由一個(gè)大規(guī)模的CPLD或FPGA和一個(gè)微處理器組成被測系統(tǒng)。其中，CPLD或FPGA用于實(shí)現(xiàn)現(xiàn)場總線的專用SOC的功能，微處理器系統(tǒng)有兩個(gè)作用，一是通過I/O口監(jiān)視CPLD或FPGA內(nèi)部狀態(tài)，二是在SOC的設(shè)計(jì)沒有完全完成之前，代替SOC中的部分功能，使測試能夠連續(xù)進(jìn)行。

附圖說明

圖1是本發(fā)明的整體系統(tǒng)結(jié)構(gòu)示意圖。

具體實(shí)施方式

如圖1所示的一種基于計(jì)算機(jī)控制的現(xiàn)場總線SOC開發(fā)板，包括計(jì)算機(jī)1，及與計(jì)算機(jī)1電連接的開發(fā)板2，及與開發(fā)板2電連接的現(xiàn)場總線3；所述開發(fā)板2由微處理、液晶顯示屏、JTAG端口、USB接口、總線控制器、集線器及可編程邏輯組件組成；所述微處理器與計(jì)算機(jī)1通過JTAG端口及USB接口電連接；所述可編程邏輯組件通過JTAG端口與計(jì)算機(jī)1電連接；所述微處理器與液晶顯示屏、總線控制器和可編程邏輯組件電連接；所述總線控制器和可編程邏輯組件與集線器電連接。

所述現(xiàn)場總線3通過集線器與開發(fā)板2電連接。

所述微處理器為告訴ARM微處理器。

所述可編程邏輯組件為CPLD或FPGA中的一種。

所述開發(fā)板2為SOC開發(fā)板。

所述可編程邏輯組件和微處理器組成被測系統(tǒng)。

本發(fā)明的基于計(jì)算機(jī)控制的現(xiàn)場總線SOC開發(fā)板的工作原理：通過USB接口從計(jì)算機(jī)上接收數(shù)據(jù)并通過現(xiàn)場總線控制器將測試數(shù)據(jù)發(fā)送給被測系統(tǒng)，也可以從現(xiàn)場總線上接收數(shù)據(jù)，通過USB接口傳送給計(jì)算機(jī)；由一個(gè)大規(guī)模的CPLD或FPGA和一個(gè)微處理器組成被測系統(tǒng)。其中，CPLD或FPGA用于實(shí)現(xiàn)現(xiàn)場總線的專用SOC的功能，微處理器系統(tǒng)有兩個(gè)作用，一是通過I/O口監(jiān)視CPLD或FPGA內(nèi)部狀態(tài)，二是在SOC的設(shè)計(jì)沒有完全完成之前，代替SOC中的部分功能，使測試能夠連續(xù)進(jìn)行。

上面所述的實(shí)施例僅僅是對本發(fā)明的優(yōu)選實(shí)施方式進(jìn)行描述，并非對本發(fā)明的構(gòu)思和范圍進(jìn)行限定。在不脫離本發(fā)明設(shè)計(jì)構(gòu)思的前提下，本領(lǐng)域普通人員對本發(fā)明的技術(shù)方案做出的各種變型和改進(jìn)，均應(yīng)落入到本發(fā)明的保護(hù)范圍，本發(fā)明請求保護(hù)的技術(shù)內(nèi)容，已經(jīng)全部記載在權(quán)利要求書中。