一種低功耗低噪聲高電源電壓抑制比的電壓基準(zhǔn)源電路的制作方法
【專利摘要】本實(shí)用新型公開了一種低功耗低噪聲高電源電壓抑制比的電壓基準(zhǔn)源電路，包括第一電阻、第二電阻、第一耗盡型晶體管、第二耗盡型晶體管、第三耗盡型晶體管、增強(qiáng)型晶體管和電容，第一電阻、第二電阻、第一耗盡型晶體管、第二耗盡型晶體管、第三耗盡型晶體管和增強(qiáng)型晶體管依次串聯(lián)，第二電阻和電容組成RC濾波器并聯(lián)在增強(qiáng)型晶體管漏極和源極之間。本實(shí)用新型所述電壓基準(zhǔn)源電路利用耗盡型晶體管和增強(qiáng)型晶體管特有的零閾值電流源和負(fù)溫度系數(shù)閾值電壓特性，以及RC濾波器結(jié)構(gòu)實(shí)現(xiàn)電壓參考源，特別適合應(yīng)用于高性能電源管理芯片的電壓參考源，結(jié)構(gòu)簡(jiǎn)單，性能突出，更適合于RF領(lǐng)域應(yīng)用的電源管理芯片的要求。
【專利說明】一種低功耗低噪聲高電源電壓抑制比的電壓基準(zhǔn)源電路

【技術(shù)領(lǐng)域】
[0001] 本實(shí)用新型涉及一種開關(guān)電源芯片內(nèi)部的電壓基準(zhǔn)源電路，尤其涉及一種低功耗 低噪聲高電源電壓抑制比的電壓基準(zhǔn)源電路。

【背景技術(shù)】
[0002] 對(duì)于一個(gè)開關(guān)電源芯片而言，內(nèi)部基準(zhǔn)電壓源的性能決定了輸出電壓的精度，噪 聲特性，功耗大小和電源電壓抑制比等特性。當(dāng)今先進(jìn)半導(dǎo)體工藝制程可以提供較多高精 度高性能的半導(dǎo)體器件，在設(shè)計(jì)電壓基準(zhǔn)源結(jié)構(gòu)時(shí)，可以得到廣泛的利用，以大幅度提高電 壓基準(zhǔn)源的電學(xué)性能。同時(shí)也可以減少修調(diào)電路結(jié)構(gòu)而產(chǎn)生的成本。
[0003] 傳統(tǒng)電壓基準(zhǔn)源電路的電學(xué)性能不夠理想，比如：如圖1所示，傳統(tǒng)的帶隙電壓 基準(zhǔn)源電路包括第一 MOS管Ml'、第二MOS管M2'、第一電阻R1'、第二電阻R2'、第三電阻 R3'、第一二極管D1、第二二極管D2和比較器A，比較器A的輸出端為電壓基準(zhǔn)源電路的正 極輸出端Vref，該電路存在功耗較高、電源電壓抑制比和噪聲抑制特性較差的問題。傳統(tǒng) 的CMOS型電壓基準(zhǔn)源也需要消耗一定的靜態(tài)電流，一般靜態(tài)電流消耗都大于5微安，其功 耗較高。 實(shí)用新型內(nèi)容
[0004] 本實(shí)用新型的目的就在于為了解決上述問題而提供一種低功耗低噪聲高電源電 壓抑制比的電壓基準(zhǔn)源電路。
[0005] 本實(shí)用新型通過以下技術(shù)方案來實(shí)現(xiàn)上述目的：
[0006] 一種低功耗低噪聲高電源電壓抑制比的電壓基準(zhǔn)源電路，包括第一電阻、第二電 阻、第一耗盡型晶體管、第二耗盡型晶體管、第三耗盡型晶體管、增強(qiáng)型晶體管和電容，所述 第一電阻的第一端為所述電壓基準(zhǔn)源電路的正極輸入端，所述第一電阻的第二端與所述 第一耗盡型晶體管的漏極連接，所述第一耗盡型晶體管的柵極和源極均與所述第二耗盡型 晶體管的漏極連接，所述第二耗盡型晶體管的柵極和源極均與所述第三耗盡型晶體管的漏 極連接，所述第三耗盡型晶體管的柵極和源極均與所述增強(qiáng)型晶體管的漏極、所述增強(qiáng)型 晶體管的柵極和所述第二電阻的第一端連接，所述第二電阻的第二端與所述電容的第一端 連接并作為所述電壓基準(zhǔn)源電路的正極輸出端，所述增強(qiáng)型晶體管的源極與所述電容的第 二端連接并同時(shí)作為所述電壓基準(zhǔn)源電路的負(fù)極輸入端和負(fù)極輸出端。
[0007] 上述結(jié)構(gòu)中，晶體管均為NMOS管，具有較好的Ι/f噪聲特性和較低的噪聲電流， 通過增加由第二電阻和電容組成的RC濾波器，使其結(jié)構(gòu)產(chǎn)生的噪聲為低頻噪聲，在IOOuV/ sqrt (Hz)左右。
[0008] 本實(shí)用新型的有益效果在于：
[0009] 本實(shí)用新型所述電壓基準(zhǔn)源電路利用耗盡型晶體管和增強(qiáng)型晶體管特有的零閾 值電流源和負(fù)溫度系數(shù)閾值電壓特性，以及RC濾波器結(jié)構(gòu)實(shí)現(xiàn)電壓參考源，特別適合應(yīng)用 于高性能電源管理芯片的電壓參考源，結(jié)構(gòu)簡(jiǎn)單，性能突出，尤其在高頻區(qū)域IOMHz處還能 夠滿足30dB的電源電壓抑制，更適合于RF領(lǐng)域應(yīng)用的電源管理芯片的要求。

【專利附圖】

【附圖說明】
[0010] 圖1是傳統(tǒng)帶隙基準(zhǔn)源電路結(jié)構(gòu)圖；
[0011] 圖2是本實(shí)用新型所述電壓基準(zhǔn)源電路的電路圖；
[0012] 圖3是耗盡型NMOS與增強(qiáng)型NMOS閾值電壓溫度系數(shù)圖；
[0013] 圖4是本實(shí)用新型所述電壓基準(zhǔn)源的溫度特性曲線；
[0014] 圖5是本實(shí)用新型所述電壓基準(zhǔn)源的電源電壓抑制比特性曲線；
[0015] 圖6是本實(shí)用新型所述電壓基準(zhǔn)源的噪聲特性曲線。

【具體實(shí)施方式】
[0016] 下面結(jié)合附圖對(duì)本實(shí)用新型作進(jìn)一步說明：
[0017] 如圖2所示，本實(shí)用新型所述低功耗低噪聲高電源電壓抑制比的電壓基準(zhǔn)源電路 包括第一電阻RU第二電阻R2、第一耗盡型晶體管Ml、第二耗盡型晶體管M2、第三耗盡型晶 體管M3、增強(qiáng)型晶體管M4和電容C，第一電阻Rl的第一端為所述電壓基準(zhǔn)源電路的正極輸 入端Vcc，第一電阻Rl的第二端與第一耗盡型晶體管Ml的漏極連接，第一耗盡型晶體管Ml 的柵極和源極均與第二耗盡型晶體管M2的漏極連接，第二耗盡型晶體管M2的柵極和源極 均與第三耗盡型晶體管M3的漏極連接，第三耗盡型晶體管M3的柵極和源極均與增強(qiáng)型晶 體管M4的漏極、增強(qiáng)型晶體管M4的柵極和第二電阻R2的第一端連接，第二電阻R2的第二 端與電容C的第一端連接并作為所述電壓基準(zhǔn)源電路的正極輸出端Vref，增強(qiáng)型晶體管M4 的源極與電容C的第二端連接并同時(shí)作為所述電壓基準(zhǔn)源電路的負(fù)極輸入端和負(fù)極輸出 端，圖中以接地示意。
[0018] 本電壓基準(zhǔn)源電路的工作原理如下：耗盡型晶體管（本實(shí)用新型中為N溝道耗盡 型M0SFET)在制造過程中應(yīng)用離子注入法預(yù)先在襯底的表面，在漏極D、柵極S之間制造導(dǎo) 電溝道，稱之為初始溝道，其原理是在柵極下方的SiO 2絕緣層中摻入了大量的金屬正離子。 所以當(dāng)Ves = O時(shí)，這些正離子已經(jīng)感應(yīng)出反型層，形成了溝道，于是，只要有漏源電壓，就有 漏極電流存在；當(dāng)Ves > 0時(shí)，將使ID進(jìn)一步增加；Ves < 0時(shí)，隨著VGS的減小漏極電流逐 漸減小，直至ID = 0。對(duì)應(yīng)ID = 0的Ves稱為夾斷電壓，用符號(hào)Ves(Off)表示，有時(shí)也用Vp 表示。根據(jù)耗盡型晶體管的特性原理，只需將其柵極和源極短接，即Ves = 0,此時(shí)的耗盡型 晶體管存在導(dǎo)電溝道和一定的等效阻抗，可以等效為一個(gè)具有可變電阻效應(yīng)的電流源。在 可變電阻區(qū)內(nèi)，i D與Vcs, Vds的關(guān)系為：

【權(quán)利要求】
1. 一種低功耗低噪聲高電源電壓抑制比的電壓基準(zhǔn)源電路，其特征在于：包括第一電 阻、第二電阻、第一耗盡型晶體管、第二耗盡型晶體管、第三耗盡型晶體管、增強(qiáng)型晶體管和 電容，所述第一電阻的第一端為所述電壓基準(zhǔn)源電路的正極輸入端，所述第一電阻的第二 端與所述第一耗盡型晶體管的漏極連接，所述第一耗盡型晶體管的柵極和源極均與所述第 二耗盡型晶體管的漏極連接，所述第二耗盡型晶體管的柵極和源極均與所述第三耗盡型晶 體管的漏極連接，所述第三耗盡型晶體管的柵極和源極均與所述增強(qiáng)型晶體管的漏極、所 述增強(qiáng)型晶體管的柵極和所述第二電阻的第一端連接，所述第二電阻的第二端與所述電容 的第一端連接并作為所述電壓基準(zhǔn)源電路的正極輸出端，所述增強(qiáng)型晶體管的源極與所述 電容的第二端連接并同時(shí)作為所述電壓基準(zhǔn)源電路的負(fù)極輸入端和負(fù)極輸出端。
【文檔編號(hào)】G05F1/56GK204166421SQ201420517690
【公開日】2015年2月18日 申請(qǐng)日期:2014年9月10日 優(yōu)先權(quán)日:2014年9月10日
【發(fā)明者】茹紀(jì)軍 申請(qǐng)人:成都星芯微電子科技有限公司