本發(fā)明總體上涉及集成電路，尤其涉及集成電路上的模擬電路系統(tǒng)的校準。

背景技術：
隨著半導體工藝密度的收縮，具有數(shù)量日益增多的不同晶體管級別的芯片到芯片和片上變化。例如，諸如差分接收輸入緩沖器之類的模擬電路非常易于受到這種工藝變化的影響。為了對這樣的工藝變化進行補償，可以制造具有對模擬電路的設置進行調整以便能夠補償這些變化的特征的集成電路。該調整可以使用校準過程來完成，該校準過程可以被實施為被硬接線實現(xiàn)在集成電路中或者被配置到集成電路的可編程核心中的專用電路系統(tǒng)。

技術實現(xiàn)要素：
本公開提供了一種用于校準集成電路上的模擬電路系統(tǒng)的裝置和方法。一個實施例涉及校準集成電路內的模擬電路系統(tǒng)的方法。啟動嵌入該集成電路中的微控制器。發(fā)送重置控制信號以重置該集成電路中的模擬電路，并且由微控制器對該模擬電路的響應信號進行監(jiān)測。基于該響應信號，確定該集成電路的校準參數(shù)，并且使用該校準參數(shù)對該集成電路進行配置。另一個實施例涉及一種集成電路，該集成電路包括核心、嵌入該集成電路中的微控制器、包括模擬電路系統(tǒng)的多個子模塊，以及被配置為將該微控制器與多個子模塊通信地互連以便校準該模擬電路系統(tǒng)的通信系統(tǒng)。另一個實施例涉及一種用于校準集成電路內的模擬電路系統(tǒng)的系統(tǒng)。該系統(tǒng)包括該集成電路的核心、嵌入該集成電路中的微控制器、包括模擬電路系統(tǒng)的多個子模塊、以及被配置為將該微控制器與多個子模塊通信地互連以便校準該模擬電路系統(tǒng)的通信系統(tǒng)。該系統(tǒng)進一步包括用于存儲該微控制器的啟動代碼的有形的非暫時性存儲介質。另一個實施例涉及一種可編程邏輯設備。該可編程邏輯設備包括可編程邏輯陣列、多個收發(fā)器電路、包括處理單元和存儲器的微控制器，以及通信系統(tǒng)。該通信系統(tǒng)被配置為將該微控制器與多個收發(fā)器電路通信地互連以便校準其中的模擬電路。還公開了其它的實施例、方面和特征。附圖說明圖1示出了依據(jù)本發(fā)明實施例的包括嵌入式校準微控制器和公用總線的示例性集成電路。圖2描繪了依據(jù)本發(fā)明實施例的示例性嵌入式校準微控制器。圖3描繪了依據(jù)本發(fā)明實施例的到具有有待校準的模擬電路系統(tǒng)的電路模塊的示例性接口。圖4A是依據(jù)本發(fā)明實施例的對集成電路上的多個模擬電路進行初始校準的第一示例性串行方法的流程圖。圖4B是依據(jù)本發(fā)明實施例的對集成電路上的多個模擬電路進行初始校準的第二示例性串行方法的流程圖。圖5A是依據(jù)本發(fā)明實施例的對集成電路上的多個模擬電路進行初始校準的第一示例性并行方法的流程圖。圖5B是依據(jù)本發(fā)明實施例的對集成電路上的多個模擬電路進行初始校準的第二示例性并行方法的流程圖。圖6描繪了依據(jù)本發(fā)明實施例的集成電路上的有待校準的示例性模擬電路。圖7是可以被配置為實施本發(fā)明實施例的示例性現(xiàn)場可編程門陣列的簡化部分框圖。圖8示出了其中可以采用這里所公開的技術的示例性數(shù)字系統(tǒng)的框圖。具體實施方式如以上所描述的，現(xiàn)有的用于校準集成電路中的模擬電路的方法使用被實施為專用電路系統(tǒng)的校準過程，該專用電路系統(tǒng)被硬接線實現(xiàn)在集成電路中或者被電子配置到集成電路的可編程核心之中，這些現(xiàn)有方法具有某些缺陷和局限。將校準過程實施為集成電路中的硬接線電路系統(tǒng)具有在短時間內快速啟動的優(yōu)勢。然而，硬接線電路系統(tǒng)受到不靈活并且在流片(tape-out)之前需要校準算法的知識。這是重大的缺陷，原因在于要花費數(shù)月跨大量單元進行測量來理解硅工藝變化及其對模擬電路的影響。還具有在流片之后需要對校準算法進行改變的風險。使用可編程邏輯實施校準過程所具有的優(yōu)勢在于靈活性，其中可以通過修改可編程邏輯的電子編程配置來改變校準算法。然而，該方法通常需要在模擬電路系統(tǒng)運行之前對集成電路的可編程邏輯核心進行編程并且使其準備就緒。如果被校準的模擬電路系統(tǒng)被收發(fā)器電路系統(tǒng)所需要，則這會妨礙收發(fā)器鏈路啟動時間的要求。本公開提供了一種用于對集成電路中的模擬電路進行校準的具有創(chuàng)新性的新穎架構。在集成電路內設有嵌入式校準微控制器，并且可以使用公用總線將該微控制器通信耦合至具有有待校準的模擬電路系統(tǒng)的電路模塊。與硬接線實現(xiàn)校準過程的方法相比，本文所公開的方法由于該過程由微控制器所執(zhí)行的程序代碼來實施所以稍顯更慢。然而，本文所公開的方法對于無法適當校準模擬電路具有明顯更低的風險。這是因為僅有處理器和某些外圍接口是硬接線實現(xiàn)的，而程序代碼提供了改變或調節(jié)校準過程的靈活性。與利用校準過程配置可編程邏輯的方法相比，本文所公開的方法在初始校準方面明顯更快。這是因為芯片的可編程核心并不需要在運行校準過程之前進行配置。圖1示出了依據(jù)本發(fā)明實施例的包括嵌入式校準微控制器110和公用總線112的示例性集成電路100。如所描繪的，公用總線112可以被配置為使用多條線路經(jīng)由接口(I/F)電路106將嵌入式校準微控制器(在這里被稱作微控制器或“ECμC”)110與多個電路模塊102通信地互連。每個電路模塊可以具有在一個或多個子模塊104內的模擬電路系統(tǒng)。此外，公用總線112可以被配置為通信地互連到至集成電路100的核心120的接口。IC核心120可以包括可編程電路系統(tǒng)并且可以被電子配置為包括用戶代碼122。在示例性實施例中，公用總線可以實施基于地址的讀/寫接口并且可以具有單獨的地址、數(shù)據(jù)和控制線路。圖2描繪了依據(jù)本發(fā)明實施例的示例性嵌入式校準微控制器110。如所示出的，微控制器110可以包括處理單元202、用于存儲和訪問代碼的存儲器(代碼存儲器)204以及定時器電路系統(tǒng)206。在示例性實現(xiàn)中，處理單元202可以包括(先進RISC機器)核心，并且代碼存儲器204可以包括用于對代碼進行快速訪問的隨機訪問存儲器(RAM)。定時器電路系統(tǒng)206可以被配置為對例如公用總線112的芯片內通信系統(tǒng)提供時序信號。微控制器110還包括調試模塊208，其可以利用邊界掃描技術對處理單元202進行調試。在示例性實施方式中，調試模塊208可以實施JTAG(聯(lián)合測試行動組)邊界掃描測試系統(tǒng)。測試訪問端口(TAP)210可以被配置為對接至調試模塊208。TAP210可以經(jīng)由本地輸入/輸出接口212進行訪問。在示例性實施方式中，集成電路100上的控制器塊220可以被配置為從編程器目標文件230接收或下載啟動代碼235。啟動代碼235可以被控制器模塊220存儲到微控制器110的代碼存儲器204中?？刂破鲏K220可以進一步被配置為向處理單元202發(fā)送重置信號。一旦被重置，處理單元202可以隨后執(zhí)行代碼存儲器204中的啟動代碼235。圖3描繪了依據(jù)本發(fā)明實施例的到具有有待校準的模擬電路系統(tǒng)的電路模塊102的示例性接口106。如所示出的，接口106可以包括存儲器映射端口302、重置控制電路304以及校準配置移位寄存器(校準CSR)306。存儲器映射從端口302可以被配置為使能N個電路模塊102中的特定電路模塊102的尋址。存儲器映射從端口302可以進一步被配置為提供電路模塊102內的特定子模塊104的尋址。在示例性實施方式中，每個子模塊104可以是串行數(shù)據(jù)通道的物理媒介附加配屬(PMA)模塊，并且每個電路模塊102可以包括具有三個這樣的PMA模塊的三元組。重置控制電路304可以被配置為利用公用總線112從微控制器110接收重置控制信號。重置控制電路304可以進一步被配置為向選擇器電路308發(fā)送重置控制信號。選擇器電路308還可以從IC核心120接收重置控制信號。選擇器電路308可以由來自重置控制電路304的使能信號所控制。例如，如果使能信號為高，則選擇器電路308可以從重置控制電路308輸出重置控制信號，并且如果使能信號為低，則選擇器電路可以從IC核心120輸出重置控制信號。校準CSR306可以被配置為經(jīng)由公用總線112從微控制器110接收校準控制信號，并且將校準控制信號發(fā)送至電路模塊102內有待校準的模擬電路。校準CSR306可以進一步被配置為從包含被校準的模擬電路的子模塊104接收測試數(shù)據(jù)信號并且將該測試數(shù)據(jù)信號經(jīng)由公用總線112發(fā)送至微控制器110。圖4A、4B、5A和5B是依據(jù)本發(fā)明實施例的對集成電路上的多個模擬電路進行初始校準的示例性方法(分別為400、450、500和550)的流程圖。要由這些方法進行校準的多個模擬電路可以是集成電路上的所有模擬電路或其子集。有待校準的多個模擬電路可以在集成電路的設計期間預先設定或者可以由集成電路的用戶進行配置。此外，多個模擬電路可以是相同類型的模擬電路或者可以包括多種不同類型的模擬電路。圖4A是依據(jù)本發(fā)明實施例的對集成電路上的多個模擬電路進行初始校準的第一示例性串行方法400的流程圖。方法400以按...