一種負(fù)壓調(diào)壓電路的制作方法
【專利摘要】本發(fā)明公開了一種負(fù)壓調(diào)壓電路。第一PNP晶體管的源極接地，柵極接電壓輸入端，漏極接第三PNP晶體管的源極和第四PNP晶體管的源極；第二PNP晶體管的源極接地，柵極接電壓輸入端，漏極接第三NPN晶體管的漏極和電壓輸出端；第三PNP晶體管的柵極接負(fù)電壓源，漏極接第一NPN晶體管的漏極和第三NPN晶體管的柵極；第一NPN晶體管的源極接負(fù)電壓源，柵極接第四PNP晶體管的漏極和第二NPN晶體管的柵極和漏極；第二NPN晶體管的源極和第三NPN晶體管均接負(fù)電壓源；第四PNP晶體管的柵極分別通過第一電阻和第二電阻接電壓輸出端和參考電壓輸出端。該電路可實(shí)現(xiàn)負(fù)電壓的調(diào)壓，體積較小、功耗小、速度高、結(jié)構(gòu)簡單。
【專利說明】—種負(fù)壓調(diào)壓電路
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種負(fù)電壓的調(diào)壓電路。
【背景技術(shù)】
[0002]在一些電路中，需要負(fù)電壓。但是現(xiàn)在的電壓調(diào)壓電路一般針對正電壓的調(diào)壓?，F(xiàn)有電路中一般采用晶閘管作為調(diào)壓件，但是晶閘管的面積較大，發(fā)熱較大，消耗的功率也較大，根本不適用于集成電路，一般是在芯片外接調(diào)壓電路。

【發(fā)明內(nèi)容】

[0003]本發(fā)明的發(fā)明目的在于:針對上述存在的問題，提供一種負(fù)電壓的調(diào)壓電路。
[0004]本發(fā)明采用的技術(shù)方案是這樣的:一種負(fù)壓調(diào)壓電路，該電路包括第一 PNP晶體管、第二 PNP晶體管、第三PNP晶體管、第四PNP晶體管、第一 NPN晶體管、第二 NPN晶體管、第三NPN晶體管、第一電阻和第二電阻。
[0005]所述第一 PNP晶體管的源極連接至地，柵極連接至電壓輸入端，漏極連接至第三PNP晶體管的源極和第四PNP晶體管的源極；所述第二 PNP晶體管的源極連接至地，柵極連接至電壓輸入端，漏極連接至第三NPN晶體管的漏極和電壓輸出端；所述第三PNP晶體管的柵極連接至負(fù)電壓源，漏極連接至第一 NPN晶體管的漏極和第三NPN晶體管的柵極；第一NPN晶體管的源極連接至負(fù)電壓源，柵極連接至第四PNP晶體管的漏極和第二NPN晶體管的柵極和漏極；所述第二 NPN晶體管的源極和第三NPN晶體管均連接至負(fù)電壓源；所述第四PNP晶體管的柵極分別通過第一電阻和第二電阻連接至電壓輸出端和參考電壓輸出端。
[0006]在本發(fā)明上述的電路中，所述第一 PNP晶體管、第二 PNP晶體管、第三PNP晶體管和第四PNP晶體管采用參數(shù)相同的PNP晶體管。
[0007]在本發(fā)明上述的電路中，所述第一 NPN晶體管、第二 NPN晶體管和第三NPN晶體管采用參數(shù)相同的NPN晶體管。
[0008]在本發(fā)明上述的電路中，所述第一電阻和第二電阻采用參數(shù)相同的電阻。
[0009]綜上所述，由于采用了上述技術(shù)方案，本發(fā)明的有益效果是:該電路可實(shí)現(xiàn)負(fù)電壓的調(diào)壓，并且體積較小、功耗小、速度高、適用于集成，電路結(jié)構(gòu)簡單。
【專利附圖】

【附圖說明】
[0010]圖1是本發(fā)明負(fù)壓調(diào)壓電路的電路原理圖。
【具體實(shí)施方式】
[0011]下面結(jié)合附圖，對本發(fā)明作詳細(xì)的說明。
[0012]為了使本發(fā)明的目的、技術(shù)方案及優(yōu)點(diǎn)更加清楚明白，以下結(jié)合附圖及實(shí)施例，對本發(fā)明進(jìn)行進(jìn)一步詳細(xì)說明。應(yīng)當(dāng)理解，此處所描述的具體實(shí)施例僅僅用以解釋本發(fā)明，并不用于限定本發(fā)明。[0013]如圖1所示，是本發(fā)明負(fù)壓調(diào)壓電路的電路原理框圖。
[0014]一種負(fù)壓調(diào)壓電路，該電路包括第一 PNP晶體管P1、第二 PNP晶體管P2、第三PNP晶體管P3、第四PNP晶體管P4、第一 NPN晶體管N1、第二 NPN晶體管N2、第三NPN晶體管N3、第一電阻Rl和第二電阻R2。
[0015]下面結(jié)合圖1對本發(fā)明負(fù)壓調(diào)壓電路的上述各電子元件間的連接關(guān)系做進(jìn)一步說明:所述第一 PNP晶體管Pl的源極連接至地，柵極連接至電壓輸入端Vin，漏極連接至第三PNP晶體管P3的源極和第四PNP晶體管P4的源極；所述第二 PNP晶體管P2的源極連接至地，柵極連接至電壓輸入端Vin，漏極連接至第三NPN晶體管N3的漏極和電壓輸出端Vout ;所述第三PNP晶體管P3的柵極連接至負(fù)電壓源-VDD，漏極連接至第一 NPN晶體管NI的漏極和第三NPN晶體管N3的柵極；第一 NPN晶體管NI的源極連接至負(fù)電壓源-VDD，柵極連接至第四PNP晶體管P4的漏極和第二 NPN晶體管N2的柵極和漏極；所述第二 NPN晶體管N2的源極和第三NPN晶體管N3均連接至負(fù)電壓源-VDD ;所述第四PNP晶體管P4的柵極分別通過第一電阻Rl和第二電阻R2連接至電壓輸出端Vout和參考電壓輸出端Vref。
[0016]在本發(fā)明上述的電路中，所述第一 PNP晶體管P1、第二 PNP晶體管P2、第三PNP晶體管P3和第四PNP晶體管P4采用參數(shù)相同的PNP晶體管。
[0017]在本發(fā)明上述的電路中，所述第一 NPN晶體管N1、第二 NPN晶體管N2和第三NPN晶體管N3采用參數(shù)相同的NPN晶體管。
[0018]在本發(fā)明上述的電路中，所述第一電阻Rl和第二電阻R2采用參數(shù)相同的電阻。
[0019]以上所述僅為本發(fā)明的較佳實(shí)施例而已，并不用以限制本發(fā)明，凡在本發(fā)明的精神和原則之內(nèi)所作的任何修改、等同替換和改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。
【權(quán)利要求】
1.一種負(fù)壓調(diào)壓電路，其特征在于，該電路包括第一 PNP晶體管(P1)、第二 PNP晶體管(P2)、第三PNP晶體管(P3)、第四PNP晶體管(P4)、第一 NPN晶體管(N1 )、第二 NPN晶體管(N2)、第三NPN晶體管(N3)、第一電阻(R1)和第二電阻(R2)；所述第一 PNP晶體管(P1)的源極連接至地，柵極連接至電壓輸入端(Vin)，漏極連接至第三PNP晶體管(P3)的源極和第四PNP晶體管(P4)的源極；所述第二 PNP晶體管(P2)的源極連接至地，柵極連接至電壓輸入端(Vin)，漏極連接至第三NPN晶體管(N3)的漏極和電壓輸出端(Vout);所述第三PNP晶體管(P3)的柵極連接至負(fù)電壓源(-VDD)，漏極連接至第一 NPN晶體管(N1)的漏極和第三NPN晶體管(N3)的柵極；第一 NPN晶體管(N1)的源極連接至負(fù)電壓源(-VDD)，柵極連接至第四PNP晶體管(P4)的漏極和第二 NPN晶體管(N2)的柵極和漏極；所述第二 NPN晶體管(N2)的源極和第三NPN晶體管(N3)均連接至負(fù)電壓源(-VDD);所述第四PNP晶體管(P4)的柵極分別通過第一電阻(R1)和第二電阻(R2)連接至電壓輸出端(Vout)和參考電壓輸出端(Vref )。
2.根據(jù)權(quán)利要求1所述的負(fù)壓調(diào)壓電路，其特征在于，所述第一PNP晶體管(P1)、第二PNP晶體管(P2)、第三PNP晶體管(P3)和第四PNP晶體管(P4)為參數(shù)相同的PNP晶體管。
3.根據(jù)權(quán)利要求1所述的負(fù)壓調(diào)壓電路，其特征在于，所述第一NPN晶體管(N1)、第二NPN晶體管(N2)和第三NPN晶體管(N3)為參數(shù)相同的NPN晶體管。
4.根據(jù)權(quán)利要求1所述的負(fù)壓調(diào)壓電路，其特征在于，所述第一電阻(R1)和第二電阻(R2)為參數(shù)相同的電阻。
【文檔編號】G05F1/56GK103729005SQ201210386252
【公開日】2014年4月16日 申請日期:2012年10月12日 優(yōu)先權(quán)日:2012年10月12日
【發(fā)明者】喬曉輝, 王紀(jì)云, 王曉娟 申請人:鄭州單點(diǎn)科技軟件有限公司