專利名稱：一種新型結(jié)構(gòu)的低壓差線性穩(wěn)壓器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明屬于低壓差線性穩(wěn)壓器技術(shù)領(lǐng)域，特別涉及一種新型結(jié)構(gòu)的低壓差 線性穩(wěn)壓器。
背景技術(shù)：
低壓差線性穩(wěn)壓器可以提供特定的直流穩(wěn)定電壓，該電壓的輸入與輸出間 的電壓差較小，常用于給電路提供所需電源。許多低壓產(chǎn)品，諸如筆記本電腦、
手機、移動DVD、 MP3、照相機等采用移動電池的設(shè)備，都需使用低壓差線性 穩(wěn)壓器。這些便攜式電子設(shè)備通常需要低壓降和小靜態(tài)電流來增加電池的功效 和壽命。因此低壓差線性穩(wěn)壓器越來越廣泛地用于各種電子設(shè)備中，而隨著低 壓差線性穩(wěn)壓器的廣泛應(yīng)用，不論是在設(shè)計上，還是在工業(yè)生產(chǎn)中，對低壓差 線性穩(wěn)壓器的要求越來越高。低壓差線性穩(wěn)壓器的輸入輸出電壓范圍、響應(yīng)速 度、輸出電壓穩(wěn)定性、靜態(tài)電流、噪聲、版圖面積等特性都要求達到較高的指 標。另外，隨著電子產(chǎn)品的高速發(fā)展，需要的供電電壓越來越低，這對低壓差 線性穩(wěn)壓器提出了可輸出較低電壓的要求。
當(dāng)前對高性能供電電路的需求使得穩(wěn)壓器設(shè)備持續(xù)發(fā)展?，F(xiàn)有技術(shù)中典型 的低壓差線性穩(wěn)壓器結(jié)構(gòu)示意圖如圖1所示，低壓差線性穩(wěn)壓器通常是誤差放 大器101、驅(qū)動元件102這兩個部分串聯(lián)連接組成。誤差放大器101連接到低壓 差線性穩(wěn)壓器的一個輸入端，驅(qū)動元件102連接到低壓差線性穩(wěn)壓器的一個輸 出端，從而驅(qū)動元件102能夠驅(qū)動外部負載。通常還提供反饋電路103給LDO穩(wěn)壓器，通過電阻分壓網(wǎng)絡(luò)將分壓的輸出電壓反饋到誤差放大器101的輸入端。 具體結(jié)構(gòu)和工作原理如下
圖1中，誤差放大器101采用的元件為OPA， OPA的輸出阻抗為低阻抗，
是電壓放大器，輸出以電壓的形式輸出。誤差放大器101的同相輸入端INP是 預(yù)置電壓輸入端，接基準電壓源，誤差放大器101的反相輸入端INN是反饋電 壓輸入端，接收來自電阻分壓反饋電路103輸出的反饋電壓。誤差放大器101 放大其輸入端基準電壓和反饋電壓的差值。驅(qū)動元件102由一個寬長比較大的 PMOS晶體管MPOUT構(gòu)成，驅(qū)動元件102使用PMOS晶體管可以實現(xiàn)低壓差， 同時，與流控三極管相比，CMOS管是壓控器件，CMOS管結(jié)構(gòu)的靜態(tài)電流低， 另外，與NMOS管相比，PMOS管工作時無需一比輸出電壓高的柵極電壓。誤 差放大器101輸出端連接到驅(qū)動元件102的柵極，誤差放大器101放大輸出的 差值電壓用作驅(qū)動元件102的柵極電壓。驅(qū)動元件102的源極連接到電源電壓 VDDA,漏極連接到反饋電路103，穩(wěn)壓器的輸出電壓從驅(qū)動元件102的漏極 OUT端輸出。驅(qū)動元件102通過誤差放大器放大輸出的差值電壓加在其柵極來 控制輸出電流的大小，從而得到穩(wěn)定的輸出電壓。驅(qū)動元件可為負載提供較大 的電流，從而有利于驅(qū)動較大負載。
誤差放大器101的電壓輸入范圍，是在低壓差線性穩(wěn)壓器中需要關(guān)注的重 點問題。為了使低壓差線性穩(wěn)壓器的適用范圍更廣，其輸出電壓范圍是一個至 關(guān)重要的指標。隨著電子產(chǎn)品的高速發(fā)展，需要的供電電壓越來越低，這對低 壓差線性穩(wěn)壓器提出了可輸出較低電壓的要求。同時，既然是低壓差線性穩(wěn)壓 器，接近輸入電壓的高輸出電壓也是必須可以提供的。這就要求低壓差線性穩(wěn) 壓器有較大的輸出電壓范圍。通常，現(xiàn)有低壓差線性穩(wěn)壓器中誤差放大器101的輸入端為NMOS晶體管差分對。若要NMOS晶體管工作在飽和區(qū)，則Vds 大于(Vgs-Vth)且Vgs大于Vth。當(dāng)誤差放大器輸入端的預(yù)置參考電壓太小(Vgs 小于Vth)時，晶體管工作在截止區(qū)，導(dǎo)致低壓差線性穩(wěn)壓器不能正常工作。也 就是說采用NMOS晶體管作為誤差放大器輸入端的低壓差線性穩(wěn)壓器，在電子 設(shè)備所需供電電壓過低(幾百毫伏)的場合不能使用。附圖1中，現(xiàn)有技術(shù)中 典型的低壓差線性穩(wěn)壓器，可以使用PMOS差分對作為誤差放大器101的輸入 對管，從而滿足可輸出較低電壓的要求。若要PMOS晶體管工作在飽和區(qū)，則 I Vds I大于(Vsg-Vth)且Vsg大于Vth。當(dāng)誤差放大器輸入端的預(yù)置參考電壓太 大(Vsg小于Vth)時，晶體管工作在截止區(qū)，導(dǎo)致低壓差線性穩(wěn)壓器不能正常 工作。此時電阻分壓網(wǎng)絡(luò)的使用，在誤差放大器輸入電壓較低的情況下，可以 實現(xiàn)較高的輸出電壓。使用PMOS差分對作為誤差放大器的輸入對管，同時使 用電阻分壓網(wǎng)絡(luò)取樣反饋電壓，可以實現(xiàn)低壓差線性穩(wěn)壓器較大范圍的輸出電 壓。
因此反饋電路103是寬范圍低壓差線性穩(wěn)壓器不可缺少的一個組成部分， 通過對輸出電壓取樣并反饋到誤差放大器101的輸入端以對輸出電壓進行調(diào)整， 從而保持輸出電壓穩(wěn)定。如附圖1，反饋電路103的電阻分壓網(wǎng)絡(luò)結(jié)構(gòu)由電阻 Rl和電阻R2串聯(lián)構(gòu)成，Rl第一端連接到PMOS晶體管MPOUT的漏極，第二 端連接到R2的第二端，R2的第一端連接到地電壓GNDA。電阻分壓取樣輸出 的反饋電壓由Rl的第二端連接到誤差放大器101的反相輸入端INN。電阻分壓 反饋電路103通過對輸出電壓取樣并反饋到誤差放大器101的輸入端以對輸出 電壓進行調(diào)整，從而保持輸出電壓的穩(wěn)定性。電阻R1和電阻R2串聯(lián)為驅(qū)動元 件102提供直流通路，它們的取值直接影響著驅(qū)動元件上的靜態(tài)電流。如果電阻R1和電阻R2取值較小，則導(dǎo)致驅(qū)動元件靜態(tài)電流較大，從而致使功耗較大，
有違低壓差線性穩(wěn)壓器低功耗的原則，并且在電阻值確定后，如果改變了基準 電壓，則會導(dǎo)致驅(qū)動元件靜態(tài)電流的改變，將直接給穩(wěn)壓器輸出電壓的精度和
最大輸出幅度等帶來負面影響。如果電阻R1和電阻R2取值較大，則會占用較 大的版圖面積，并且會引入噪聲。另外，低壓差線性穩(wěn)壓器要求輸出精確穩(wěn)定 的電壓，這就要求分壓電阻具有精確而又穩(wěn)定的電阻比，這也為分壓電阻設(shè)計 提出了苛刻的要求。可見電阻分壓網(wǎng)絡(luò)反饋結(jié)構(gòu)的引入，為低壓差線性穩(wěn)壓器 帶來了一些問題和負面影響。 一方面，分壓電阻的電阻比要求具有較高的精度 和穩(wěn)定性。另一方面，分壓電阻的大小選擇要合適，如果分壓電阻太大，則在 版圖中占有較大的面積，增加系統(tǒng)噪聲；反之，如果分壓電阻太小，則流過它 的電流較大，增加功耗，輸出電壓不穩(wěn)定且精度不高。同時，電阻網(wǎng)絡(luò)會引入 一些噪聲，這也是穩(wěn)壓器設(shè)計制作中所不希望的。電阻分壓網(wǎng)絡(luò)存在的諸多問 題，亟待出現(xiàn)新型結(jié)構(gòu)的低壓差線性穩(wěn)壓器能夠予以解決。
圖1中，低壓差線性穩(wěn)壓器還包括有負載電容等效串聯(lián)電阻補償電路104 和負載阻抗105。負載電容等效串聯(lián)電阻補償電路104中包括的負載電容CL和 其等效串聯(lián)電阻Ro串行連接后， 一端連接到低壓差線性穩(wěn)壓器的輸出端OUT， 另一端連接到地電壓GNDA，并且因為負載電容占用面積較大，且取值可變， 故將其外置。取值較大的負載電容使輸出端的瞬態(tài)電壓跳變盡可能小，對穩(wěn)定 輸出電壓起著關(guān)鍵作用。同時，負載電容和其等效串聯(lián)電阻，影響系統(tǒng)極點位 置，增加系統(tǒng)零點，在改善系統(tǒng)的穩(wěn)定性方面作用重大。RL是負載阻抗105， 一端連接到低壓差線性穩(wěn)壓器的輸出端OUT， 一端連接到電壓GNDA。
無論是輸出電壓范圍較窄，還是采用電阻網(wǎng)絡(luò)引入的問題，都會對低壓差線性穩(wěn)壓器的性能產(chǎn)生負面影響。低壓差線性穩(wěn)壓器目前存在的這些不足，不
論在設(shè)計上，還是在工業(yè)生產(chǎn)中，都要求其改進。

發(fā)明內(nèi)容
本發(fā)明所要解決的技術(shù)問題是克服現(xiàn)有技術(shù)的不足，提供一種新型結(jié)構(gòu) 的低壓差線性穩(wěn)壓器，提高寬輸入電壓范圍和寬輸出電壓范圍，避免電阻分壓 網(wǎng)絡(luò)給穩(wěn)壓器帶來的負面影響。
本發(fā)明的技術(shù)解決方案是新型結(jié)構(gòu)的低壓差線性穩(wěn)壓器，包括有誤差放 大器和驅(qū)動元件，設(shè)置緩沖電路、為驅(qū)動元件提供靜態(tài)電流的驅(qū)動元件偏置電 路及補償電路；所述誤差放大器采用軌至軌放大器，誤差放大器設(shè)有預(yù)置電壓 輸入端和反饋電壓輸入端，誤差放大器的輸出端連接緩沖電路的輸入端，緩沖 電路的輸出端連接驅(qū)動元件的輸入端以實現(xiàn)控制負載電流變化；驅(qū)動元件的輸 出端采用全反饋方式直接連接到誤差放大器的反饋電壓輸入端，同時驅(qū)動元件 的輸出端連接驅(qū)動元件偏置電路；補償電路的一端連接驅(qū)動元件的輸出端，另 一端與誤差放大器相連接。
而且，所述誤差放大器采用軌至軌折疊共源共柵運算跨導(dǎo)放大器結(jié)構(gòu)，即 由輸入電路、第一電路加法器和第二電路加法器組成，
所述輸入電路包括有第一差分放大器電路和第二差分放大器電路、第一電 流源、第二電流源，第一電流源耦接到地電壓GNDA，并輸出電流到第一差分 放大器電路，第二電流源耦接到電源電壓VDDA，并輸出電流到第二差分放大 器電路；所述第一差分放大器電路包括第一輸入NMOS晶體管MN1A和第二輸 入NMOS晶體管MN1B，第一輸入NMOS晶體管MN1A和第二輸入NMOS晶 體管MN1B的源極相連；所述第二差分放大器電路包括第一輸入PMOS晶體管MP1A和第二輸入PMOS晶體管MP1B，第一輸入PMOS晶體管MP1A和第二 輸入PMOS晶體管MP1B的源極相連；反饋電壓接入第一輸入NMOS晶體管 MN1A和第一輸入PMOS晶體管MP1A的柵極，預(yù)置電壓接入第二輸入NMOS 晶體管MN1B和第二輸入PMOS晶體管MP1B的柵極；第一輸入PMOS晶體管 MP1A的漏極電流輸出到第一差分輸出端IN1，第二輸入PMOS晶體管MP1B 的漏極電流輸出到第二差分輸出端IN2，第一輸入NMOS晶體管MN1A的漏極 電流輸出到第三差分輸出端IPl，第二輸入NMOS晶體管MN1B的漏極電流輸 出到第四差分輸出端IP2;
所述第一電路加法器包括第一電流鏡PMOS晶體管MP2A、第二電流鏡 PMOS晶體管MP2B、第一共柵PMOS晶體管MP3A和第二共柵PMOS晶體管 MP3B;第一電流鏡PMOS晶體管MP2A的源極連接在電源電壓VDDA，漏極 連接到第一差分輸出端INl，柵極連接到第一節(jié)點N1;第二電流鏡PMOS晶體 管MP2B的源極連接在電源電壓VDDA，漏極連接到第二差分輸出端IN2，柵 極連接到第一節(jié)點Nl;第一共柵PMOS晶體管MP3A源極連接到第一差分輸出 端IN1，漏極連接到第一節(jié)點Nl,柵極輸出為第三偏壓Vbias3;第二共柵PMOS 晶體管MP3B的源極連接到第二差分輸出端IN2，漏極連接到誤差放大器的輸出 端，柵極輸出為第三偏壓Vbias3;
所述第二電路加法器包括第一電流鏡NMOS晶體管MN3A、第二電流鏡 NMOS晶體管MN3B、第一共柵NMOS晶體管MN2A和第二共柵NMOS晶體 管MN2B;第一電流鏡NMOS晶體管MN3A的源極連接在地電壓GNDA，漏極 連接到第三差分輸出端IP1，柵極輸出為第五偏壓Vbias5;第二電流鏡NMOS 晶體管MN3B的源極連接在地電壓GNDA，漏極連接到第四差分輸出端IP2，柵極輸出為第五偏壓Vbias5;第一共柵NMOS晶體管MN2A的源極連接到第三 差分輸出端IP1，漏極連接到第一節(jié)點N1，柵極輸出為第四偏壓Vbias4;第二 共柵NMOS晶體管MN2B的源極連接到第四差分輸出端IP2，漏極連接到誤差 放大器的輸出端，柵極輸出為第四偏壓Vbias4。
而且，所述驅(qū)動元件包括有第一驅(qū)動PMOS晶體管MPOUT，第一驅(qū)動 PMOS晶體管MPOUT的源極連接到電源電壓VDDA，柵極連接緩沖電路的輸 出端，漏極作為提供驅(qū)動的輸出端，采用全反饋方式直接連接到誤差放大器的 反饋電壓輸入端，向第一輸入NMOS晶體管MN1A和第一輸入PMOS晶體管 MP1A的柵極提供反饋電壓。
而且，所述驅(qū)動元件偏置電路包括驅(qū)動元件電流偏置NMOS晶體管 MNBOUT;驅(qū)動元件電流偏置NMOS晶體管的源極連接到地電壓GNDA，漏極 連接到第一驅(qū)動PMOS晶體管MPOUT的漏極，為第一驅(qū)動PMOS晶體管 MPOUT提供偏置電流。
而且，所述補償電路包括有第一補償電容器Cl和第二補償電容器C2，第 一補償電容器Cl連接于第一驅(qū)動PMOS晶體管MPOUT的漏極和第二電流鏡 PMOS晶體管MP2B的漏極之間；第二補償電容器C2連接于第一驅(qū)動PMOS 晶體管MPOUT的漏極和第二共柵NMOS晶體管MN2B的漏極之間。
而且，所述緩沖電路由源跟隨電路器和轉(zhuǎn)換速率增強電路構(gòu)成，轉(zhuǎn)換速率 增強電路的輸入端連接到驅(qū)動元件，轉(zhuǎn)換速率增強電路的輸出端連接到源跟隨 器電路器的輸出端；所述源跟隨電路器采用PMOS晶體管MPSF和直流偏置晶 體管MPB1; PMOS晶體管MPSF的柵極連接到誤差放大器的輸出端，源極連接 到驅(qū)動元件，漏極連接到地電壓GNDA;直流偏置晶體管MPB1的漏極連接PMOS晶體管MPSF的源極。
本發(fā)明提供一種新型結(jié)構(gòu)的低壓差線性穩(wěn)壓器，改進和優(yōu)點為誤差放大 器采用軌至軌折疊共源共柵運算跨導(dǎo)放大器結(jié)構(gòu)，可滿足預(yù)置基準電壓從地電 壓到接近電源電壓的范圍，輸出電壓分壓送回到誤差放大器的電壓也可以達到 從地電壓到接近電源電壓的范圍；反饋電路采用全反饋結(jié)構(gòu)，省去了電阻分壓 網(wǎng)絡(luò)反饋結(jié)構(gòu)，這樣不但可以得到精確穩(wěn)定的輸出電壓，而且也節(jié)省版圖面積， 同時還在改善系統(tǒng)噪聲等方面起著重要作用；添設(shè)了驅(qū)動元件偏置電路，為驅(qū) 動元件提供恒定且小的靜態(tài)電流，不但可以減小穩(wěn)壓器的系統(tǒng)功耗，而且可以 提高系統(tǒng)穩(wěn)定性；并且添設(shè)了緩存電路和補償電路，進一步配合提高系統(tǒng)穩(wěn)定 性。根據(jù)本發(fā)明所提供的技術(shù)方案制作的穩(wěn)壓器產(chǎn)品，在輸入輸出電壓范圍、 響應(yīng)速度、輸出電壓穩(wěn)定性、靜態(tài)電流、噪聲、版圖面積等多方面特性都能夠 達到較高的指標，能夠為電子產(chǎn)品發(fā)展提供支持。


圖1所示為現(xiàn)有技術(shù)中一種典型的低壓差線性穩(wěn)壓器的結(jié)構(gòu)示意圖； 圖2所示為本發(fā)明實施例的結(jié)構(gòu)示意圖； 圖3所示為本發(fā)明實施例的誤差放大器電路圖； 圖4所示為本發(fā)明實施例的低壓差線性穩(wěn)壓器電路圖； 圖5所示為本發(fā)明實施例的開環(huán)頻率響應(yīng)圖； 圖6所示為本發(fā)明實施例的直流特性曲線圖； 圖7所示為本發(fā)明實施例的負載瞬態(tài)響應(yīng)圖。
具體實施例方式
圖2示意了本發(fā)明實施例的結(jié)構(gòu)示意圖。本發(fā)明所提供型結(jié)構(gòu)的低壓差線性穩(wěn)壓器包括一個誤差放大器101、 一個緩沖電路106、 一個驅(qū)動元件102、 一 個驅(qū)動元件偏置電路108和補償電路107。另有負載電容等效串聯(lián)電阻補償電路 104和負載阻抗105和現(xiàn)有典型的低壓差線性穩(wěn)壓器相同，不予贅述。誤差放大 器101采用軌至軌折疊共源共柵運算跨導(dǎo)放大器結(jié)構(gòu)；誤差放大器101和驅(qū)動 元件102中間加入一級緩沖電路106，驅(qū)動元件接收來自緩沖電路的電壓信號， 通過該電壓信號控制負載電流變化；沒有使用電阻分壓反饋網(wǎng)絡(luò)，驅(qū)動元件102 輸出端(也就是低壓差線性穩(wěn)壓器的輸出端OUT)與誤差放大器101的反饋電 壓輸入端直接相連，實現(xiàn)全反饋結(jié)構(gòu)；驅(qū)動元件偏置電路108連接到驅(qū)動元件 102的輸出端，給驅(qū)動元件102提供直流偏置，形成直流通路。圖2中的誤差放 大器101采用軌至軌OTA元件(即operational transconductance amplifiers,中文 名稱為運算跨導(dǎo)放大器)。OTA的輸出阻抗是高阻抗，是跨導(dǎo)放大器，輸出以電 流的形式輸出。因此本發(fā)明通過OTA+Buffer的形式來實現(xiàn)OPA的功能，如圖 中所示，緩沖電路106簡標為Buf。
本發(fā)明新型結(jié)構(gòu)低壓差線性穩(wěn)壓器與現(xiàn)有技術(shù)中典型的低壓差線性穩(wěn)壓器 在結(jié)構(gòu)上最大不同在于現(xiàn)有技術(shù)中典型的低壓差線性穩(wěn)壓器采用電阻分壓網(wǎng) 絡(luò)反饋結(jié)構(gòu)，采集輸出電壓的一部分反饋到誤差放大器的反饋電壓輸入端，同 時電阻分壓網(wǎng)絡(luò)也充當(dāng)了為驅(qū)動元件提供直流通路的角色；本發(fā)明新型結(jié)構(gòu)低 壓差線性穩(wěn)壓器輸出端OUT與誤差放大器101的反饋電壓輸入端直接相連，沒 有使用電阻分壓反饋網(wǎng)絡(luò)，采用了全反饋結(jié)構(gòu)，另外專門設(shè)計了為驅(qū)動元件提 供直流通路的偏置電路。前面對現(xiàn)有技術(shù)中典型的低壓差線性穩(wěn)壓器的分析中， 針對電阻分壓網(wǎng)絡(luò)反饋結(jié)構(gòu)會帶來的諸多問題，已給予說明，在此不再贅述。 新型結(jié)構(gòu)低壓差線性穩(wěn)壓器的提出，不僅可以避免電阻分壓網(wǎng)絡(luò)反饋結(jié)構(gòu)帶的諸多問題，還可以改善低壓差線性穩(wěn)壓器的其它特性。采用全反饋結(jié)構(gòu)，不 存在電阻分壓電阻比的精度和穩(wěn)定性所帶來的問題，沒有使用大電阻，不但可 以節(jié)省大量版圖面積，還減少系統(tǒng)噪聲。驅(qū)動元件偏置電路108可用電流鏡結(jié)
構(gòu)形式，它和驅(qū)動元件102構(gòu)成的直流通路靜態(tài)電流可以很小，減小了低壓差
線性穩(wěn)壓器的功耗；電流鏡結(jié)構(gòu)偏置電路保證靜態(tài)電流是恒定的，不因基準電 壓的改變而變化，改善了穩(wěn)壓器輸出電壓的精度、最大輸出幅度和穩(wěn)定性等特 性的指標。放大器中引入負反饋會使放大器的增益降低，但為放大器的其他性 能帶來了許多有利的影響，如提高了增益的穩(wěn)定性、減少了非線性失真、擴展 了頻帶。在這些性能的改善方面，使用全反饋結(jié)構(gòu)比使用電阻分壓網(wǎng)絡(luò)反饋結(jié) 構(gòu)效果更好。在低壓差線性穩(wěn)壓器中，電阻分壓網(wǎng)絡(luò)結(jié)構(gòu)可以在誤差放大器不 能軌至軌輸入的情況下實現(xiàn)穩(wěn)壓器電壓軌至軌輸出；相比之下，全反饋結(jié)構(gòu)要 實現(xiàn)穩(wěn)壓器電壓的寬范圍輸出，誤差放大器必須滿足軌至軌輸入。設(shè)計新型結(jié) 構(gòu)低壓差線性穩(wěn)壓器的宗旨在于既要改善現(xiàn)有低壓差線性穩(wěn)壓器的不足，也 不能降低現(xiàn)有低壓差線性穩(wěn)壓器的原有性能。這就要求在新型結(jié)構(gòu)的低壓差線 性穩(wěn)壓器中誤差放大器101采用軌至軌輸入結(jié)構(gòu)。
本發(fā)明所提供新型結(jié)構(gòu)的低壓差線性穩(wěn)壓器中，誤差放大器101采用軌至 軌折疊共源共柵運算跨導(dǎo)放大器結(jié)構(gòu)，圖3示意了本發(fā)明實施例的誤差放大器 電路圖。差分輸入電路只對差分信號進行放大，而對共模信號進行抑制，具有 很強的抗干擾能力，并具有溫漂小、級與級之間很容易直接耦合等優(yōu)點。為了
提高誤差放大器的增益，采用共源共柵結(jié)構(gòu)，CMOS共源共柵結(jié)構(gòu)有套筒和折
疊兩種結(jié)構(gòu)形式。套筒結(jié)構(gòu)具有頻率特性好、功耗低等特點，然而其輸出擺幅
和共模輸入范圍難以達到預(yù)期要求。從應(yīng)用角度出發(fā)，本發(fā)明的誤差放大器101將在低電源電壓下工作，要求盡可能快的速度，較大的輸出擺幅和輸入共模范
圍，因此采用折疊共源共柵結(jié)構(gòu)。NMOS差分輸入形式的折疊共源共柵運算跨 導(dǎo)放大器結(jié)構(gòu)，其輸入晶體管的柵電位可以超過電源電位；PMOS差分輸入形
式的折疊共源共柵運算跨導(dǎo)放大器結(jié)構(gòu)，其輸入晶體管的柵電位可以包括地電
位。兩個折疊式共源共柵放大器并聯(lián)時，在輸入端一個用PMOS晶體管一個用 NMOS晶體管，就可以覆蓋全部的軌至軌范圍，即為本發(fā)明設(shè)計的軌至軌折疊 共源共柵運算跨導(dǎo)放大器。采用寬擺幅的軌至軌折疊共源共柵運算跨導(dǎo)放大器 結(jié)構(gòu)能夠很好地支持采用全反饋結(jié)構(gòu)的新型結(jié)構(gòu)低壓差線性穩(wěn)壓器線性穩(wěn)壓輸 出。這種結(jié)構(gòu)可以由輸入電路、第一電路加法器和第二電路加法器三部分實現(xiàn)，
本發(fā)明實施例提供的具體電路結(jié)構(gòu)設(shè)計如下
所述輸入電路包括由第一差分放大器電路和第二差分放大器電路、第一電
流源、第二電流源，第一電流源耦接到地電壓GNDA，并輸出電流到第一差分 放大器電路，第二電流源耦接到電源電壓VDDA，并輸出電流到第二差分放大 器電路；所述第一差分放大器電路包括第一輸入NMOS晶體管MN1A和第二輸 入NMOS晶體管MN1B，第一輸入NMOS晶體管MN1A和第二輸入NMOS晶 體管MN1B的源極相連；所述第二差分放大器電路包括第一輸入PMOS晶體管 MP1A和第二輸入PMOS晶體管MP1B，第一輸入PMOS晶體管MP1A和第二 輸入PMOS晶體管MP1B的源極相連；反饋電壓接入第一輸入NMOS晶體管 MN1A和第一輸入PM0S晶體管MP1A的柵極，預(yù)置電壓接入第二輸入NMOS 晶體管MN1B和第二輸入PMOS晶體管MP1B的柵極；第一輸入PMOS晶體管 MP1A的漏極電流輸出到第一差分輸出端IN1，第二輸入PMOS晶體管MP1B 的漏極電流輸出到第二差分輸出端IN2，第一輸入NMOS晶體管MN1A的漏極電流輸出到第三差分輸出端IP1，第二輸入NMOS晶體管MN1B的漏極電流輸
出到第四差分輸出端IP2;
所述第一電路加法器包括第一電流鏡PMOS晶體管MP2A、第二電流鏡 PMOS晶體管MP2B、第一共柵PMOS晶體管MP3A和第二共柵PMOS晶體管 MP3B;第一電流鏡PMOS晶體管MP2A的源極連接在電源電壓VDDA，漏極 連接到第一差分輸出端IN1，柵極連接到第一節(jié)點N1;第二電流鏡PMOS晶體 管MP2B的源極連接在電源電壓VDDA，漏極連接到第二差分輸出端IN2，柵 極連接到第一節(jié)點Nl;第一共柵PMOS晶體管MP3A源極連接到第一差分輸出 端IN1，漏極連接到第一節(jié)點N1，柵極輸出為第三偏壓Vbias3;第二共柵PMOS 晶體管MP3B的源極連接到第二差分輸出端IN2，漏極連接到誤差放大器101 的輸出端EAOUT，柵極輸出為第三偏壓Vbias3;
所述第二電路加法器包括第一電流鏡NMOS晶體管MN3A、第二電流鏡 NMOS晶體管MN3B、第一共柵NMOS晶體管MN2A和第二共柵NMOS晶體 管MN2B;第一電流鏡NMOS晶體管MN3A的源極連接在地電壓GNDA，漏極 連接到第三差分輸出端IP1，柵極輸出為第五偏壓Vbias5;第二電流鏡NMOS 晶體管MN3B的源極連接在地電壓GNDA，漏極連接到第四差分輸出端IP2， 柵極輸出為第五偏壓Vbias5;第一共柵NMOS晶體管MN2A的源極連接到第三 差分輸出端IP1，漏極連接到第一節(jié)點N1，柵極輸出為第四偏壓Vbias4;第二 共柵NMOS晶體管MN2B的源極連接到第四差分輸出端IP2，漏極連接到誤差 放大器101的輸出端EAOUT，柵極輸出為第四偏壓Vbias4。
圖3提供的實施例電路圖上所標出的第一至第五偏壓Vbiasl-5是電流源電 路，用來為主電路中的偏置電流源提供穩(wěn)定合理的柵極電壓。這些偏壓可以為相應(yīng)MOS器件提供正確的柵極電壓，從而使相應(yīng)MOS器件構(gòu)成的電流源有穩(wěn)
定準確的電流提供給主工作電路。本發(fā)明實施例還在電源電壓VDDA、地電壓 GNDA、偏置電流源IBP到誤差放大器的電路之間放置了一些為主電路提供外 加偏置電流的前置晶體管器件，詳情可見附圖4，具體連接關(guān)系本發(fā)明不予贅述。
本發(fā)明提供的最佳實施例中，誤差放大器101采用軌至軌折疊共源共柵運 算跨導(dǎo)放大器結(jié)構(gòu)，誤差放大器101是電流形式輸出，而驅(qū)動元件102的柵極 電壓形式驅(qū)動，所以在誤差放大器101和驅(qū)動元件102之間需要加一級轉(zhuǎn)換電 路。本發(fā)明實施例所提供的緩沖電路106由源跟隨電路器和轉(zhuǎn)換速率增強電路 構(gòu)成。其中源跟隨電路可以實現(xiàn)電流電壓轉(zhuǎn)換，同時它會改變系統(tǒng)極零點位置 分布，在與補償電路共同作用下，改善相位裕度，提高系統(tǒng)穩(wěn)定性。轉(zhuǎn)換速率 增強電路可以有效提高系統(tǒng)轉(zhuǎn)換速率。因此。本發(fā)明提供了緩沖電路106進一 部技術(shù)方案所述緩沖電路106由源跟隨電路器和轉(zhuǎn)換速率增強電路構(gòu)成，轉(zhuǎn) 化速率增強電路的輸入端連接到驅(qū)動元件102，轉(zhuǎn)換速率增強電路的輸出端連接 到源跟隨電路器的輸出端；所述源跟隨電路采用PMOS晶體管MPSF，其柵極 連接到誤差放大器101的輸出端EAOUT，源極連接到驅(qū)動元件102，漏極連接 到地電壓GNDA。具體實施時，轉(zhuǎn)換速率增強電路可由PMOS晶體管MPDEC0、 MPDEC1、 MPDEC2和NMOS晶體管MNDEC1、 MNDEC2構(gòu)成，參見附圖4， 第一轉(zhuǎn)換速率增強PMOS晶體管MPDEC0的源極連接到電源電壓VDDA,漏極 連接到第二轉(zhuǎn)換速率增強NMOS晶體管MNDEC1的漏極，柵極連接到第一驅(qū) 動PMOS晶體管MPOUT的柵極；第二轉(zhuǎn)換速率增強NMOS晶體管MNDEC1 的源極連接到地電壓GNDA，漏極連接到第一轉(zhuǎn)換速率增強PMOS晶體管 MPDEC0的漏極，柵極連接到第三轉(zhuǎn)換速率增強NMOS晶體管MNDEC2的柵極同時連接到其自身的漏極；第三轉(zhuǎn)換速率增強NMOS晶體管MNDEC2的源 極連接到地電壓GNDA，漏極連接到第四轉(zhuǎn)換速率增強PMOS晶體管MPDECl 的漏極，柵極連接到第二轉(zhuǎn)換速率增強NMOS晶體管MNDEC1的柵極；第四 轉(zhuǎn)換速率增強PMOS晶體管MPDECl的源極連接到電源電壓VDDA，漏極連接 到第三轉(zhuǎn)換速率增強NMOS晶體管MNDEC2的漏極，柵極連接到第五轉(zhuǎn)換速 率增強PMOS晶體管MPDEC2的柵極并連接到其自身的漏極；第五轉(zhuǎn)換速率增 強PMOS晶體管MPDEC2的源極連接到電源電壓VDDA，漏極連接到PMOS 晶體管MPSF的源極，柵極連接到第四轉(zhuǎn)換速率增強PMOS晶體管MPDECl的 柵極。
本發(fā)明提供了進一步技術(shù)方案，設(shè)計了驅(qū)動元件偏置電路的具體結(jié)構(gòu)包 括驅(qū)動元件電流偏置畫0S晶體管翻0UT;驅(qū)動元件電流偏置NMOS晶體管的源 極連接到地電壓GNDA，漏極連接到第一驅(qū)動PMOS晶體管MPOUT的漏極，為第一 驅(qū)動PMOS晶體管MPOUT提供偏置電流。具體實施時，驅(qū)動元件電流偏置NMOS 晶體管MNBOUT的柵極需要連接到電流鏡電路中相應(yīng)晶體管的柵極，以便為驅(qū)動 元件電流偏置NMOS晶體管MNBOUT提供柵極電壓。所謂電流鏡電路是一般電路 里都需要設(shè)計以便為主題電路提供靜態(tài)工作點的常用電路，本發(fā)明驅(qū)動元件電 流偏置NMOS晶體管MNBOUT的柵極電壓來源可參見附圖。
為了增強系統(tǒng)穩(wěn)定性，本發(fā)明中還設(shè)計了補償電路107，補償電路107的一 端連接驅(qū)動元件102的輸出端OUT,另一端與誤差放大器101的輸出端EAOUT 相連接。本發(fā)明實施例的補償電路107采用了兩條電路，包括有第一補償電容 器CI和第二補償電容器C2，第一補償電容器CI連接于第一驅(qū)動PMOS晶體 管MPOUT的漏極和第二電流鏡PMOS晶體管MP2B的漏極之間；第二補償電容器C2連接于第一驅(qū)動PMOS晶體管MPOUT的漏極和第二共柵NMOS晶體 管MN2B的漏極之間。
為了進一步說明本發(fā)明的系統(tǒng)穩(wěn)定效果，本發(fā)明實施例用Hspice軟件對圖 4所示電路的開環(huán)頻率響應(yīng)進行了仿真。預(yù)置電壓輸入端采用一直流電壓為2.5V 交流電壓為1V的電壓源，反饋電壓輸入端連接一大電容接地，連接一大電感到 驅(qū)動元件130的輸出端OUT，輸出負載為50歐電阻與10UF電容并聯(lián)連接，負 載電容的等效串聯(lián)電阻為1歐。圖5為本發(fā)明新型結(jié)構(gòu)的低壓差線性穩(wěn)壓器電 路的開環(huán)頻率響應(yīng)圖。其中，左標尺代表相位，單位是度；右標尺代表幅度， 單位是分貝；下標尺代表頻率，單位是赫茲。圖5中，點線為相頻曲線，叉線 為幅頻曲線。分析該圖可知首先，從該頻率響應(yīng)的曲線圖可以很明顯地看到， 該系統(tǒng)不存在右半平面的極點；其次，在OdB時系統(tǒng)的相位偏移為IOO度左右， 相應(yīng)的相位裕度達到了 86度(180度-94度)，大于要求的45度。在沒有右半平 面的極點、相位裕度滿足條件的情況下，很明顯，這樣的系統(tǒng)是非常穩(wěn)定的。
為了進一步說明本發(fā)明的軌至軌輸入輸出效果，本發(fā)明實施例用Hspice軟 件對圖4所示電路的直流特性進行了仿真。預(yù)置電壓輸入端連接到直流電壓源， 在進行直流特性分析時，直流電壓源電壓從-lV掃描到+6V;反饋電壓輸入端直 接耦接到輸出端OUT;電源電壓VDDA為+5V;輸出負載為50歐姆電阻與10uF 電容并聯(lián)連接，負載電容的等效串聯(lián)電阻為1歐姆。圖6所示為本發(fā)明新型結(jié) 構(gòu)的低壓差線性穩(wěn)壓器電路的直流特性曲線圖。其中，左標尺代表輸入電壓， 單位是伏特；下坐標代表輸出電壓，單位是伏特。圖中，點線是輸入基準電壓 的變化軌跡，叉線是輸出電壓的變化軌跡。分析該圖可知在輸入基準電壓從-lV 變化到+6V的情況下，輸出電壓在負載電流較大時，仍可從地電壓GNDA跟蹤到4.9V左右，接近電源電壓VDDA (+5V)。
為了進一步說明本發(fā)明的瞬態(tài)響應(yīng)效果，本發(fā)明實施例用Hspice軟件對圖 4所示電路的負載瞬態(tài)特性進行了仿真。預(yù)置電壓輸入端耦接到直流電壓源，反 饋電壓輸入端直接耦接到輸出端OUT，負載為電流可變的直流電流源與10uF 電容并行連接，電流源參數(shù)設(shè)定為timel:0s 0.0A;time2:30us 0.0A;time3:30.001us 50mA;time4:70us 50mA;time5:70.001 us 0A;time6:90us 0A。圖7所示為本發(fā)明新 型結(jié)構(gòu)的低壓差線性穩(wěn)壓器電路的負載瞬態(tài)響應(yīng)圖。其中，左坐標代表電壓， 單位是伏特；下坐標代表時間，單位是微秒。圖中，點線是負載瞬態(tài)響應(yīng)曲線。 分析該圖可知下沖電壓表示輸出電壓OUT下降，軌至軌低壓差線性穩(wěn)壓器300 能夠迅速穩(wěn)定輸出電壓OUT的變化，最終輸出電壓OUT能夠在較短時間內(nèi)保 持穩(wěn)定值；相反的，由于外部負載變化當(dāng)輸出電壓OUT上沖時，LDO穩(wěn)壓器 300迅速減小輸出端OUT的輸出電壓上沖，LDO穩(wěn)壓器300在較短時間內(nèi)將輸 出電壓值迅速穩(wěn)定到另一個穩(wěn)定值。
特別指出的是，對本發(fā)明的電路構(gòu)成作等同替換的情況，都應(yīng)當(dāng)落入本發(fā) 明所要求保護的技術(shù)方案范圍內(nèi)。
權(quán)利要求
1. 一種新型結(jié)構(gòu)的低壓差線性穩(wěn)壓器，包括有誤差放大器和驅(qū)動元件，其特征在于設(shè)置緩沖電路、為驅(qū)動元件提供靜態(tài)電流的驅(qū)動元件偏置電路及補償電路；所述誤差放大器采用軌至軌放大器，誤差放大器設(shè)有預(yù)置電壓輸入端和反饋電壓輸入端，誤差放大器的輸出端連接緩沖電路的輸入端，緩沖電路的輸出端連接驅(qū)動元件的輸入端以實現(xiàn)控制負載電流變化；驅(qū)動元件的輸出端采用全反饋方式直接連接到誤差放大器的反饋電壓輸入端，同時驅(qū)動元件的輸出端連接驅(qū)動元件偏置電路；補償電路的一端連接驅(qū)動元件的輸出端，另一端與誤差放大器相連接。
2. 根據(jù)權(quán)利要求1所述的低壓差線性穩(wěn)壓器，其特征在于所述誤差放大器采 用軌至軌折疊共源共柵運算跨導(dǎo)放大器結(jié)構(gòu)，即由輸入電路、第一電路加法器 和第二電路加法器組成，所述輸入電路包括有第一差分放大器電路和第二差分放大器電路、第一電 流源、第二電流源，第一電流源耦接到地電壓GNDA，并輸出電流到第一差分放 大器電路，第二電流源耦接到電源電壓VDDA，并輸出電流到第二差分放大器電 路；所述第一差分放大器電路包括第一輸入NM0S晶體管MN1A和第二輸入NM0S 晶體管MN1B，第一輸入畫0S晶體管MN1A和第二輸入NM0S晶體管MN1B的源極 相連;所述第二差分放大器電路包括第一輸入PM0S晶體管MP1A和第二輸入PM0S 晶體管MP1B，第一輸入PM0S晶體管MP1A和第二輸入PM0S晶體管MP1B的源極 相連；反饋電壓接入第一輸入NM0S晶體管MN1A和第一輸入PM0S晶體管MP1A 的柵極，預(yù)置電壓接入第二輸入醒0S晶體管顧1B和第二輸入PM0S晶體管MP1B的柵極；第一輸入PM0S晶體管MP1A的漏極電流輸出到第一差分輸出端IN1，第 二輸入PM0S晶體管MP1B的漏極電流輸出到第二差分輸出端IN2，第一輸入NM0S 晶體管麗1A的漏極電流輸出到第三差分輸出端IP1 ，第二輸入匪OS晶體管麗1B 的漏極電流輸出到第四差分輸出端IP2;所述第一電路加法器包括第一電流鏡PMOS晶體管MP2A、第二電流鏡PMOS 晶體管MP2B、第一共柵PMOS晶體管MP3A和第二共柵PMOS晶體管MP3B;第一 電流鏡PMOS晶體管MP2A的源極連接在電源電壓VDDA，漏極連接到第一差分輸 出端IN1，柵極連接到第一節(jié)點Nl;第二電流鏡PMOS晶體管MP2B的源極連接 在電源電壓VDDA，漏極連接到第二差分輸出端IN2，柵極連接到第一節(jié)點N1; 第一共柵PMOS晶體管MP3A源極連接到第一差分輸出端IN1,漏極連接到第一節(jié) 點N1，柵極輸出為第三偏壓Vbias3;第二共柵PMOS晶體管MP3B的源極連接到 第二差分輸出端IN2，漏極連接到誤差放大器的輸出端，柵極輸出為第三偏壓 Vbias3;所述第二電路加法器包括第一電流鏡NMOS晶體管MN3A、第二電流鏡腿OS 晶體管麗3B、第一共柵畫OS晶體管麗2A和第二共柵畫OS晶體管麗2B;第一 電流鏡醒OS晶體管麗3A的源極連接在地電壓GNDA，漏極連接到第三差分輸出 端IP1，柵極輸出為第五偏壓Vbias5;第二電流鏡麗OS晶體管麗3B的源極連 接在地電壓GNDA，漏極連接到第四差分輸出端IP2，柵極輸出為第五偏壓Vbias5; 第一共柵NMOS晶體管麗2A的源極連接到第三差分輸出端IP1，漏極連接到第一 節(jié)點Nl，柵極輸出為第四偏壓Vbias4;第二共柵NMOS晶體管MN2B的源極連接 到第四差分輸出端IP2，漏極連接到誤差放大器的輸出端，柵極輸出為第四偏壓 Vbias4。
3. 根據(jù)權(quán)利要求2所述的低壓差線性穩(wěn)壓器，其特征在于所述驅(qū)動元件包括 有第一驅(qū)動PM0S晶體管MP0UT，第一驅(qū)動PM0S晶體管MP0UT的源極連接到電源 電壓VDDA，柵極連接緩沖電路的輸出端，漏極作為提供驅(qū)動的輸出端，采用全 反饋方式直接連接到誤差放大器的反饋電壓輸入端，向第一輸入醒OS晶體管 MN1A和第一輸入PMOS晶體管MP1A的柵極提供反饋電壓。
4. 根據(jù)權(quán)利要求3所述的低壓差線性穩(wěn)壓器，其特征在于所述驅(qū)動元件偏置 電路包括驅(qū)動元件電流偏置NM0S晶體管麗B0UT;驅(qū)動元件電流偏置NM0S晶體 管的源極連接到地電壓GNDA，漏極連接到第一驅(qū)動PMOS晶體管MPOUT的漏極， 為第一驅(qū)動PM0S晶體管MP0UT提供偏置電流。
5. 根據(jù)權(quán)利要求3或4所述的低壓差線性穩(wěn)壓器，其特征在于所述補償電路 包括有第一補償電容器Cl和第二補償電容器C2，第一補償電容器Cl連接于第 一驅(qū)動PM0S晶體管MP0UT的漏極和第二電流鏡PM0S晶體管MP2B的漏極之間； 第二補償電容器C2連接于第一驅(qū)動PM0S晶體管MP0UT的漏極和第二共柵麗0S 晶體管MN2B的漏極之間。
6. 根據(jù)權(quán)利要求1或2或3或4所述的低壓差線性穩(wěn)壓器，其特征在于所述 緩沖電路由源跟隨電路器和轉(zhuǎn)換速率增強電路構(gòu)成，轉(zhuǎn)換速率增強電路的輸入 端連接到驅(qū)動元件，轉(zhuǎn)換速率增強電路的輸出端連接到源跟隨器電路器的輸出 端；所述源跟隨電路器采用PM0S晶體管MPSF和直流偏置晶體管MPB1; PM0S晶 體管MPSF的柵極連接到誤差放大器的輸出端，源極連接到驅(qū)動元件，漏極連接 到地電壓GNDA;直流偏置晶體管MPB1的漏極連接PM0S晶體管MPSF的源極。
全文摘要
一種新型結(jié)構(gòu)的低壓差線性穩(wěn)壓器，包括有誤差放大器、驅(qū)動元件、緩沖電路、為驅(qū)動元件提供靜態(tài)電流的驅(qū)動元件偏置電路及補償電路；誤差放大器采用軌至軌折疊共源共柵運算跨導(dǎo)放大器結(jié)構(gòu)，加入的緩沖電路包括源跟隨電路器和轉(zhuǎn)換速率增強電路。本發(fā)明采用全反饋結(jié)構(gòu)和驅(qū)動元件偏置電路取代電阻分壓網(wǎng)絡(luò)，節(jié)省了版圖面積、減小了系統(tǒng)功耗、提高了輸出電壓的精度和穩(wěn)定性、減少了系統(tǒng)非線性失真等；誤差放大器采用軌至軌折疊源共柵運算跨導(dǎo)放大器結(jié)構(gòu)，實現(xiàn)了輸入輸出電壓的軌至軌；轉(zhuǎn)換速率增強電路提高了系統(tǒng)的轉(zhuǎn)換速率；源跟隨電路器和補償電路，改變了系統(tǒng)零極點位置分布，改善了相位裕度，提高了系統(tǒng)穩(wěn)定性。
文檔編號G05F1/10GK101419479SQ20081023675
公開日2009年4月29日 申請日期2008年12月10日 優(yōu)先權(quán)日2008年12月10日
發(fā)明者劉經(jīng)南, 張?zhí)嵘? 江金光 申請人:武漢大學(xué)