專利名稱：輸出驅動器的阻抗控制器及其集成電路與控制方法
技術領域：
本發(fā)明有關于一種集成電路(IC)輸出驅動電路，尤指一種有關于輸出驅動器的阻抗控制器(output driver impedance controller)及其集成電路與控制方法，其可精確用于控制IC的輸出的下拉阻抗。
背景技術：
在較早的集成電路(IC)設計中，CMOS輸出驅動器配置為推挽式(push-pull)元件。因此，輸出總線上所看到的噪聲會響應各種因素(包括電路溫度、供應電壓、制備工藝差異、總線上的元件數(shù)目等)而明顯地變動。在最近幾年，因為技術發(fā)展已導致元件尺寸與電平的縮小(scaling)，所以已迫使設計者積極地處理外部總線上的噪聲問題，以使系統(tǒng)內的電路的運作速度達到最大值。
最近的輸出驅動器解決方式中的一觀點已使工業(yè)從推挽式輸出配置改變?yōu)椴顒咏邮掌髋渲谩Ｔ诓顒咏邮掌髋渲弥?，差動接收器的一側以一參考電壓來供應，而另一側由一開路漏極N通道元件來驅動。該開路漏極N通道元件位于芯片上，而總線上拉終端阻抗(termination)一般位于外部，通常位于系統(tǒng)主機板或類似之物上。將上拉終端阻抗位于主機板上可使系統(tǒng)設計者處理迄今未能處理的總線噪聲問題時，具有一定程度的彈性。
在工業(yè)中，上述的輸出驅動器的型式已變得很盛行。此種盛行中的一種特別顯著的例子由Pentium II x86微處理器(英特爾公司的產(chǎn)品)來顯示。Pentium II使用開路漏極N通道輸出元件，來驅動具有1.0伏特(V)參考臨界電壓的1.5V總線。關于此處理器的主機板一般會使用56歐姆的上拉終端阻抗。雖然還未指定特定的下拉阻抗，但是已使用開路漏極輸出驅動器，以符合總線切換及時序規(guī)格。然而，未對制備工藝、電壓、以及溫度變化進行補償，會使一開路漏極N通道輸出驅動器的通道電阻的任意處約從4歐姆變化到80歐姆。并且因為微處理器的設計者只能預先考慮制備工藝、電壓、以及溫度變動的可接受范圍，所以已迫使Pentium-II兼容主機板的設計將2-3納秒(ns)等級的變動率(slew rate)控制加到輸出信號線，以降低輸出總線上的噪聲。
在Pentium-III中，英特爾引進一種機制，通過此機制會提供可用來設定總線上的輸出驅動器的阻抗的參考阻抗給設計者。處理器封裝上的接腳(稱為NCHCTRL)經(jīng)由一精密的14歐姆電阻(最大指定電阻值為16歐姆)而連接至總線電壓(稱為VTT)。精密電阻外接于微處理器芯片，因此與芯片上的輸出驅動器所看到的溫度及電壓變化無關。

發(fā)明內容
本發(fā)明的發(fā)明目的是提供能夠精確控制IC的輸出的下拉阻抗的輸出驅動器的阻抗控制器及其集成電路與控制方法。
本發(fā)明一實施例揭示了一種輸出驅動器的阻抗控制器，其基于一參考值來控制至少一輸出的下拉阻抗。此控制器包括一可編程參考阻抗產(chǎn)生器、至少一個輸出驅動器其耦接至一對應的輸出以及一阻抗匹配控制器。該可編程參考阻抗產(chǎn)生器用以產(chǎn)生一參考阻抗，該參考阻抗由一參考阻抗控制輸入所控制。每個輸出驅動器包括一可編程輸出阻抗產(chǎn)生器，該可編程輸出阻抗產(chǎn)生器耦接至一輸出，并且由一輸出阻抗控制輸入所控制。該阻抗匹配控制器用以持續(xù)調整該參考阻抗控制輸入，以使該參考阻抗與一預定容忍度內的參考值匹配，并且會基于該參考阻抗控制輸入，而產(chǎn)生該輸出阻抗控制輸入。
在另一實施例中，可編程參考阻抗產(chǎn)生器及每個可編程輸出阻抗產(chǎn)生器包括有相互匹配的阻抗元件的一二進制陣列，如相互匹配的N通道元件。該阻抗匹配控制器可包括一電壓感測器及邏輯阻抗控制器。在此情況中，該電壓感測器用以感測基于一輸入總線電壓的一參考電壓，與該可編程參考阻抗產(chǎn)生器的一電壓之間的一電壓差異，并且會使其顯示的一誤差信號致能。該邏輯阻抗控制器基于該誤差信號來調整該參考阻抗控制輸入。在此一實施例中，該參考值為與該可編程參考阻抗產(chǎn)生器串聯(lián)的一參考電阻，并且輸入總線電壓可施加跨接在此串聯(lián)組合上。
本發(fā)明的另一特征是提供邏輯偏壓調整器，用以將一偏壓量與該參考阻抗控制輸入結合，而產(chǎn)生該輸出阻抗控制輸入。亦可包括邏輯輸出偏壓器，用以產(chǎn)生該偏壓量，如可編程保險絲或類似的元件。
本發(fā)明的再一特征是該阻抗匹配控制器可包括一第一控制器以及一第二控制器。該第一控制器耦接至一外部參考電阻，用以產(chǎn)生一第一參考值。該第二控制器包括一內部參考電阻，用以產(chǎn)生一第二參考值。在此情況中，該第一控制器還可包括邏輯檢測器，該邏輯檢測器用以監(jiān)測該參考阻抗控制輸入，以判斷該第一參考值是否耦接，并且若未耦接該第一參考值，則會使該第二控制器致能。
本發(fā)明一實施例揭示了一種集成電路(IC)，其包括一第一參考接腳用以接收一參考電壓、至少一個輸出接腳、至少一個輸出驅動器以及邏輯阻抗匹配器。每個輸出驅動器包括一可編程輸出阻抗產(chǎn)生器。該可編程輸出阻抗產(chǎn)生器由一輸出阻抗控制輸入來控制，并且耦接用以驅動一對應的輸出接腳。該邏輯阻抗匹配器包括一可編程參考阻抗產(chǎn)生器、邏輯比較器以及邏輯輸出器。該可編程參考阻抗產(chǎn)生器由一參考阻抗控制輸入來控制；該邏輯比較器用以持續(xù)調整該參考阻抗控制輸入，以使在一預定容忍度內，耦接至該第一參考接腳及該可編程參考阻抗產(chǎn)生器的一參考電阻中的值相等。該邏輯輸出器基于該參考阻抗控制輸入來控制該輸出阻抗控制輸入。
本發(fā)明的又一特征是該參考電壓可施加跨接在該參考電阻及該可編程參考阻抗產(chǎn)生器的一串聯(lián)耦合上。在此情況中，該邏輯比較器試圖使一預定電壓容忍度內的電壓相等。該IC還可包括一第二參考接腳，該第二參考接腳一端耦接至該可編程參考阻抗產(chǎn)生器，以及另一端耦接至一外部參考電阻的一端，該外部參考電阻的另一端耦接至該第一參考接腳。
本發(fā)明的又一特征是在于其IC還可包括一內部參考電阻。該可編程參考阻抗產(chǎn)生器可包括由一第一參考阻抗控制輸入來控制及耦接至該第二參考接腳的一第一可編程參考阻抗產(chǎn)生器，以及由一第二參考阻抗控制輸入來控制及耦接至該內部參考電阻的第二端的一第二可編程參考阻抗產(chǎn)生器。在此情況中，該邏輯比較器可包括第一邏輯比較器以及第二邏輯比較器。第一邏輯比較器，用以調整該第一參考阻抗控制輸入，以試圖使一第一容忍度內的該外部參考電阻及該第一可編程參考阻抗產(chǎn)生器的電壓相等。第二邏輯比較器，用以調整該第二參考阻抗控制輸入，以試圖使一第二容忍度內的該內部參考電阻及該第二可編程參考阻抗產(chǎn)生器的電壓相等。該IC還可包括邏輯檢測器，該邏輯檢測器用以監(jiān)測該第一參考阻抗控制輸入，用以檢測該外部參考電阻的存在，并且會產(chǎn)生其顯示的一致能信號。該邏輯輸出器基于該致能信號來選擇該第一參考阻抗控制輸入及該第二參考阻抗控制輸入中的一個，以產(chǎn)生該輸出阻抗控制輸入。
本發(fā)明的又一特征在于該IC還可包括邏輯輸出偏壓器，用以產(chǎn)生一調整值，其中該邏輯輸出器包括邏輯偏壓調整器，用以將該參考阻抗控制輸入與該調整值結合，而產(chǎn)生該輸出阻抗控制輸入。
本發(fā)明還可提供一種控制至少一個輸出驅動器的下拉阻抗的方法，其包括施加一參考電壓到一參考電阻，以及具有一參考阻抗輸入的一參考阻抗產(chǎn)生器，周期性地調整該參考阻抗輸入，以使該參考阻抗產(chǎn)生器的阻抗與一預定容忍度內的該參考電阻相等，以及基于該參考阻抗輸入來控制至少一個輸出阻抗產(chǎn)生器的一輸出阻抗輸入，其中每個輸出阻抗產(chǎn)生器耦接至一對應輸出驅動器。
本發(fā)明提供的上述的方法還可包括感測該參考阻抗產(chǎn)生器以及與該參考電壓串聯(lián)的該參考電阻的一共同接面的電壓，以及將共同接面的電壓與該參考電壓的一半進行比較。此方法還可包括提供一內部參考電阻，檢測一外接參考電阻及產(chǎn)生其顯示的致能信號，以及基于致能信號，而在該內部參考電阻及該外部參考電阻之間作一選擇。周期性地調整該參考阻抗輸入可通過在一時鐘信號的選擇周期期間，使一數(shù)字值增加或降低來實施。
本發(fā)明提供的上述的方法還可包括將一偏壓調整值編程，其中控制一輸出阻抗輸入包括將該偏壓調整值與該參考阻抗輸入結合。此方法還可包括基于一輸出致能信號，而使每個輸出驅動器致能或禁能。此方法還可包括基于該參考阻抗輸入，而使參考阻抗產(chǎn)生器的相互匹配阻抗元件中的數(shù)個選定的二進制陣列致能，以及基于該輸出阻抗輸入，而使每個輸出阻抗產(chǎn)生器的相互匹配阻抗元件中的數(shù)個選定的二進制陣列致能。
本發(fā)明的輸出驅動器的阻抗控制器及其集成電路、控制方法對于溫度、電壓、制程工藝的變化等的變動是不敏感，從而可用于精確控制IC的輸出。


圖1為根據(jù)本發(fā)明的一范例實施例的包括一輸出驅動器的阻抗控制器的一集成電路(IC)的簡化方塊圖；圖2為根據(jù)本發(fā)明的一范例實施例的圖1中的邏輯阻抗匹配器的更詳細的方塊圖；圖3為根據(jù)本發(fā)明的一范例實施例所實施的一阻抗產(chǎn)生器300的示意圖，其可用來當作圖2的阻抗產(chǎn)生器中的任一個或二者；圖4為根據(jù)本發(fā)明的圖1中的每個輸出驅動器的一范例實施例的示意圖；以及圖5為根據(jù)本發(fā)明的一范例實施例的控制至少一個輸出驅動器的下拉阻抗的方法的流程圖。
其中，附圖標記說明如下101集成電路(IC) 103邏輯阻抗匹配器1056位內部總線 107多個輸出驅動器109邏輯輸出偏壓器 110保險絲201R控制器 203NR控制器205，211電壓感測器 207、213、300阻抗產(chǎn)生器209，215邏輯阻抗控制器 210邏輯零檢測器217邏輯偏壓調整器301、401第二陣列群組303、403第三陣列群組305、405第四陣列群組307、407第五陣列群組309、409第六陣列群組311緩沖器411緩沖器413、415、417、419、421、423與門501、503、505、507、509、511、513、515、517步驟具體實施方式
以下說明將使本領域技術人員能完成及使用本發(fā)明，如特定應用及其需求的本文內所提供的。然而，對于本領域技術人員而言，對較佳實施例的各種修改將是屬于顯而易見的，并且在此所定義的一般原則可應用于其它實施例。因此，本發(fā)明不意欲受限于在此所顯示及說明的特定實施例，而是符合在此所揭示的原則及新穎性的最廣的范圍。
本申請的發(fā)明人已體會并認識到有關精密總線下拉阻抗，以及使用外接耦合電阻當作設定開路漏極N通道輸出驅動器的下拉阻抗的參考的市場需求。因此，其已發(fā)展一種會將阻抗提供給總線的輸出驅動器的阻抗控制器(output driver impedance controller)，其對于溫度、電壓、制造變化等的變動是不敏感的，現(xiàn)結合附圖1-5作進一步的說明。
請參閱圖1所示的根據(jù)本發(fā)明的一范例實施例的包括一輸出驅動器的阻抗控制器的一集成電路(IC)101的簡化方塊圖。其中IC 101包括許多可用于外接的輸入/輸出(I/O)接腳，包括一總線電壓輸入接腳VTT、一N通道控制接腳NCHCTRL、以及顯示為OUT1、OUT2、...、OUTN的多個輸出接腳，其中N為正整數(shù)。用以產(chǎn)生一參考總線電平的外部電壓信號VTT位于接腳VTT上，例如是1.5伏特(V)。在一實施例中，以虛線顯示的一可選擇的外部參考電阻REXT耦接于接腳VTT與NCHCTRL之間。若未提供電阻REXT，則會使用一內部電阻RINT來取代，當作預設參考電阻，如下文進一步的說明。在一特定實施例中，電阻REXT為14歐姆，并且可為一精密電阻或類似的電阻(例如，1％電阻)。在此特定實施例中，電阻RINT也是14歐姆的精密電阻。
該IC 101包括邏輯阻抗匹配器103，其用以監(jiān)測選擇的參考電阻及內部阻抗產(chǎn)生器的阻抗。在所顯示的實施例中，邏輯阻抗匹配器103用以監(jiān)測接腳VTT及NCHCTRL的電平。邏輯阻抗匹配器103會將6位內部總線105上的6位數(shù)字值OSUM[5:0]傳送到位于IC 101上的多個輸出驅動器107，其中輸出驅動器107會個別地從1到N予以編號。每一個個別的輸出驅動器107會耦接至一相對應的輸出接腳，個別地顯示為OUT1、OUT2、...、OUTN。在每個輸出驅動器107內，OSUM[5:0]值中的每個位會使具有共漏極點，并且用來驅動對應的OUTx接腳(其中「x」為從1到代表特定輸出接腳的N的數(shù)目)的對應的一群相互匹配的N通道元件的陣列致能/禁能。OSUM[5:0]值是通過具有根據(jù)輸出驅動器的希望的輸出狀態(tài)而設定的狀態(tài)的輸出致能信號OEN來限定。OEN信號是通過元件邏輯(未顯示)來產(chǎn)生，用以設定對應的輸出接腳OUTx的輸出信號狀態(tài)，其中輸出信號與輸出接腳的名稱假設相同，亦即，輸出接腳OUT1會顯示各自的輸出信號OUT1，輸出接腳OUT2會顯示輸出信號OUT2等。當對應的OUT信號為邏輯低電平時，OSUM[5:0]值會指定每個輸出驅動器107中，即將開啟(致能)的開路漏極N通道元件的數(shù)目。在一實施例中，6位總線105會以64個相等間隔的步驟，而可調整輸出驅動器的阻抗。
在運作時，邏輯阻抗匹配器103會保持相互匹配的N通道元件的一局部二進制陣列，其實質上與每個輸出驅動器107中的二進制陣列相同。每個陣列會配置或分成用于數(shù)字輸出阻抗控制的二進制群組，如下文進一步的說明。會持續(xù)監(jiān)測邏輯阻抗匹配器103內的局部二進制陣列的阻抗，并且會調升或調降OSUM[5:0]值，以致于跨接內部陣列的電壓位于跨接選擇參考電阻(其為電阻REXT或電阻RINT)的電壓的一預定容忍度內。在一實施例中，預定容忍度為約50毫伏特(mV)的誤差電壓。若未連接電阻REXT，以致跨接于接腳VTT及NHCTRL的電壓不存在，則邏輯阻抗匹配器103可使用電阻RINT來取代，當作設定輸出驅動器107的阻抗的參考。在一實施例中，一總線時鐘(INT BCLK)的每二個周期會決定輸出驅動器107的最佳阻抗，并且顯然會更新輸出驅動器107。
邏輯輸出偏壓器109用以使位于總線105上的OSUM[5:0]值加上或減去偏壓。從邏輯輸出偏壓器109傳送到邏輯阻抗匹配器103的一4位值ADD[3:0]用以識別OSUM[5:0]值要加上或減去的數(shù)量。由邏輯輸出偏壓器109傳送到邏輯阻抗匹配器103的一控制信號SUBEN會決定是否要加上(當SUBEN未致能)或減去此數(shù)量(當SUBEN致能)。在一實施例中，OSUM[5:0]值會直接要加上(例如，當SUBEN為邏輯0或未致能)或直接減去(例如，當SUBEN為邏輯1或致能)ADD[3:0]值。在另一實施例中，OSUM[5:0]值會根據(jù)ADD[3:0]的值及信號SUBEN而成比例地增加或降低。例如，若ADD[3:0]設定于1000b(二進制)且信號SUBEN未致能，則OSUM[5:0]會以百分之五十增加。
在一特定實施例中，邏輯輸出偏壓器109包括，或者是通過包含于IC 101上的一組保險絲110來編程。例如，此組保險絲110的編程狀態(tài)通過以一部一部為基礎的測試程序或類似的程序來決定。此組保險絲110中的幾乎每一個對應于OSUM[5:0]值的較低位。以此方式，燒斷選擇的保險絲可使設計者增加或降低OSUM[5:0]值。因此，若想要的話，邏輯輸出偏壓器109為一種使設計者能改變輸出電平的控制機制。在一實施例中，邏輯輸出偏壓器109用來對對應的輸出產(chǎn)生或多或少的噪聲免疫力。
圖2為根據(jù)本發(fā)明的一范例實施例的邏輯阻抗匹配器103的更詳細的方塊圖。邏輯阻抗匹配器103包括R控制器201及NR控制器203，其兩控制器實質上相似。R控制器201及NR控制器203均有接收INT BCLK信號。R控制器201包括一電壓感測器205，用以監(jiān)測接腳VTT及NCHCTRL的電壓，其中NCHCTRL局部地顯示為信號INPA。信號INPA會傳送到參考到接地端的阻抗產(chǎn)生器207，阻抗產(chǎn)生器207基于一輸入控制值RSUM[5:0]而顯示信號INPA與接地端之間的阻抗。電壓感測器205可有效地將接腳VTT與NCHCTRL之間的電壓，與接腳NCHCTRL到接地端的電壓進行比較，而產(chǎn)生送到邏輯阻抗控制器209的信號HI及LO，以試圖與一預定容忍度內的電平相等。邏輯阻抗控制器209會增加/降低RSUM[5:0]值，以控制阻抗產(chǎn)生器207的阻抗，直到VTT-INPA＝預定誤差電壓內的INPA(或以致于信號INPA的電壓為電壓VTT的一半)。換句話說，假設電阻REXT為外接，電壓感測器205及邏輯阻抗控制器209會配合，以試圖使跨接阻抗控制器207的電壓與跨接預定誤差電壓內的電阻REXT的電壓相等。
當電阻REXT為外接時，VTT來源電壓通過電阻REXT及阻抗產(chǎn)生器207的阻抗而分壓，而提供信號INPA上的對應電壓。若信號INPA的電壓太高(表示阻抗產(chǎn)生器207的阻抗太高(或大于REXT))，則電壓感測器205會使HI信號致能，并且使LO信號無效。邏輯阻抗控制器209會通過增加RSUM[5:0]值來回應，以降低阻抗產(chǎn)生器207的值。當阻抗產(chǎn)生器207的阻抗太低時，電壓感測器205會使LO信號致能，并且會使HI信號無效。邏輯阻抗控制器209會通過降低RSUM[5:0]值來回應，以增加阻抗值。在所顯示及說明的實施例中，雖然也考慮比例關系，但是RSUM[5:0]值與阻抗產(chǎn)生器207的阻抗成反比。
在一實施例中，電壓感測器205包括一對感測放大器(未顯示)，其具有由與電壓VTT的一半電壓相關的預定誤差電壓所區(qū)隔的電壓參考裝置。在此情況中，高感測放大器設定約為超過1/2VTT的誤差電壓的一半，用以控制HI信號，低感測放大器設定為低于1/2VTT的誤差電壓的一半，用以控制LO信號。每個感測放大器會比較與其設定點相關的信號INPA的電壓。若信號INPA的電壓上升到超過誤差電壓的一半，則會使HI致能，若信號INPA的電壓下降到低于誤差電壓的一半，則會使LO致能，而若信號INPA的電壓位于1/2VTT的誤差電壓的一半內，則不會使HI或LO致能，并且不會采取動作。在一更特定的實施例中，預定誤差電壓約為50mV，以致于高感測放大器設定約為超過1/2VTT 25mV，而低感測放大器設定約為低于1/2VTT25mV。誤差電壓的間隙可設定用于較高精確度的嚴格容忍度，或者是設定為相當寬的容忍度，以節(jié)省功率。
在一實施例中，邏輯阻抗控制器209為由信號INT BCLK所控制的一數(shù)字電路，并且在信號INT BCLK的選擇周期期間(如每個時鐘周期或每隔一個時鐘周期等)會調整(例如，增加或降低)RSUM[5:0]值。
R控制器201還包括邏輯零檢測器210，其用以接收RSUM[5:0]值，并且提供一信號NR EN到邏輯偏壓調整器217及NR控制器203。當邏輯零檢測器210檢測到RSUM[5:0]的值表示未放置電阻REXT時，則信號NR EN會致能，而使NR控制器203致能。在所顯示的此實施例中，若未連接電阻REXT，則信號NCHCTRL會趨于接近接地端電平的浮接低電平，而使電壓感測器205持續(xù)使LO信號致能。邏輯阻抗控制器209通過重復地減少RSUM[5:0]值，以試圖增加阻抗產(chǎn)生器207的阻抗，以增加信號INPA的電壓。而因為信號INPA仍趨向零，所以RSUM[5:0]值會降為零(例如，000000b)，而使邏輯零檢測器210將信號NR EN致能，而有效地使NR控制器203致能，并且使R控制器201禁能。
NR控制器203包括電壓感測器211、阻抗產(chǎn)生器213及邏輯阻抗控制器215，其實質上與電壓感測器205、阻抗產(chǎn)生器207及邏輯阻抗控制器209相同，且實質上以相同的方式運作。然而，在此情況中，接腳VTT會連接到電壓感測器211及電阻RINT(其具有用以產(chǎn)生送到電壓感測器211的另一端的一信號INPB的另一端)的一端。邏輯阻抗控制器215會產(chǎn)生一控制值NRSUM[5:0]，而送到阻抗產(chǎn)生器213。在此情況中，電壓感測器211及邏輯阻抗控制器215會配合，以試圖以如R控制器201所述的相似方式，而使跨接阻抗產(chǎn)生器213的電壓與跨接預定誤差電壓內的電阻RINT的電壓相等。
RSUM[5:0]值、NRSUM[5:0]值及信號NR EN會分別傳送到邏輯偏壓調整器217的RSUM[5:0]、NRSUM[5:0]及SEL NR輸入。信號INT BCLK及SUBEN及ADD[5:0]值也會傳送到邏輯偏壓調整器217。信號NREN會指示邏輯偏壓調整器217，使用來自于R控制器201的6位總和(SUM)值(例如，RSUM[5:0])或來自于NR控制器203的6位總和值(例如，NRSUM[5:0])。在時鐘信號INT BCLK的選擇周期期間(如每隔一個時鐘周期或類似的時鐘周期)，邏輯偏壓調整器217也會基于ADD[3:0]值及控制信號SUBEN來調整(例如，增加或降低)選擇的總和值的值。如先前所述，在一實施例中，選擇的總和值會加上或減去ADD[3:0]值，而在另一實施例中，選擇的總和值會根據(jù)ADD[3:0]值而成比例地增加或降低。最終結果會通過邏輯偏壓調整器217來致能，而當作IC 101的總線105上的OSUM[5:0]值。以此方式，OSUM[5:0]值為RSUM[5:0]及NSUM[5:0]值兩者之一的一偏壓調整形式。
圖3為根據(jù)本發(fā)明的一范例實施例所實施的阻抗產(chǎn)生器300的示意圖，其可用來當作阻抗產(chǎn)生器207，213中的任一個或二者。阻抗產(chǎn)生器300包括63個N通道元件N1-N63(或N63:N1)的一二進制陣列。在一實施例中，每個N通道元件N63:N1會相互匹配，以致于漏極到源極的阻抗實質上會相同。每個元件N63:N1的源極耦接至接地端，而其漏極耦接至一信號INP，信號INP代表阻抗產(chǎn)生器207的信號INPA或阻抗產(chǎn)生器213的信號INPB。元件N63:N1是二進制地分組，以對應二進制阻抗值SUM[5:0](其代表來自于阻抗產(chǎn)生器207的RSUM[5:0]值或來自于阻抗產(chǎn)生器213的NRSUM[5:0]值)的六個位中的每一個。一第一陣列群組為單一元件N1，其具有用以接收一信號NS0的柵極，一第二陣列群組301包括二個元件N2及N3(N3:N2)，每個元件具有用以接收一信號NS1的柵極，一第三陣列群組303包括四個元件N4-N7(N7:N4)，每個元件具有用以接收一信號NS2的柵極，一第四陣列群組305包括八個元件N8-N15(N15:N8)，每個元件具有用以接收一信號NS3的柵極，一第五陣列群組307包括16個元件N16-N31(N31:N16)，每個元件具有用以接收一信號NS4的柵極，以及一第六陣列群組309包括32個元件N32-N63(N63:N32)，每個元件具有用以接收一信號NS5的柵極。
信號NS5-NS0會構成由緩沖器311(其用以接收SUM[5:0]值)所致能的一二進制值NS[5:0]。NS[5:0]值中的每個位為SUM[5:0]值中的對應位的緩沖形式。例如，緩沖SUM5位，而產(chǎn)生NS5位；緩沖SUM4位，而產(chǎn)生NS4位等等。因此，當SUM[5:0]值提升或增加時，信號INP的阻抗會降低，且反之亦然。例如，100000b的SUM[5:0]值會使陣列群組309致能，陣列群組30并聯(lián)耦接該多個N通道元件的一半元件(或32個)，而100001b的SUM[5:0]值會使陣列群組N1及309致能，陣列群組N1及309并聯(lián)耦接該多個N通道元件中的33個元件，而100010b的SUM[5:0]值會使陣列群組301及309致能，陣列群組301及309并聯(lián)耦接N通道元件中的34個，以此類推。000000b的SUM[5:0]值會關閉所有N通道元件而為一高阻抗狀態(tài)，而111111b的值會使所有63個N通道元件致能而為一最低阻抗電平。在一實施例中，元件N63:N1的陣列會按尺寸排列及分組，而產(chǎn)生范圍從約4到24歐姆的下拉阻抗，用以使操作溫度及總線電壓情況以及預先考慮的制備工藝變化在預期的范圍內預留邊限。
圖4為根據(jù)本發(fā)明的每個輸出驅動器107的一范例實施例的示意圖。輸出驅動器107包括63個N通道元件N63:N1的陣列，其實質上以與每個阻抗產(chǎn)生器207及213的元件N63:N1相同的方式來實施及二進制地分組。N通道元件N63:N1會相互匹配，并且每個元件包括耦接至接地端的源極，以及耦接至一輸出信號OUT(其代表實施對應的輸出驅動器1-N的輸出接腳OUT1-OUTN中的任一個)的漏極。如圖4所示，一第一陣列群組包括元件N1，一第二陣列群組401包括二個元件N3:N2，一第三陣列群組403包括四個元件N7:N4，一第四陣列群組405包括八個元件N15:N8，一第五陣列群組407包括16個元件N31:N16，以及一第六陣列群組309包括32個元件N63:N32。
總線105上的OSUM[5:0]值會傳送到IC 101上的輸出驅動器107的每個輸出驅動器，并且位于每個輸出驅動器107內，而傳送到緩沖器411。緩沖器411實質上以與緩沖器311相同的方式來配置，并且會輸出值S[5:0]，其中來自于緩沖器411的S[5:0]值的每個位為OSUM[5:0]值中的對應位的緩沖形式。S0-S5位信號中的每個位信號會分別傳送到二個輸入與門413、415、417、419、421及423的相對應陣列的一輸入端。與門413-423中的每個與門的另一輸入端會接收信號OEN。與門413的輸出耦接至元件N1的柵極，與門415的輸出耦接至元件N3:N2的柵極，與門417的輸出耦接至元件N7:N4的柵極，與門419的輸出耦接至元件N15:N8的柵極，與門421的輸出耦接至元件N31:N16的柵極，而與門423的輸出耦接至元件N63:N32的柵極。
當信號OEN低電平致能為邏輯0時，因為所有N通道元件為關閉，所以輸出驅動器107的輸出的信號OUT會處于高阻抗狀態(tài)。當信號OEN高電平致能為邏輯1時，則輸出驅動器107實質上會以與阻抗產(chǎn)生器300相同的方式來運作。在此種情況中，并聯(lián)耦接的N通道元件的數(shù)目會響應降低(或增加)的OSUM[5:0]值而降低(或增加)，這樣，可有效的增加(或降低)施加于信號OUT的阻抗。
總結及參考圖2中所顯示的邏輯阻抗匹配器103，當電阻REXT外接于接腳NCHCTRL與VTT之間時，則R控制器201會調整RSUM[5:0]值，直到阻抗產(chǎn)生器207具有約為電阻REXT的電阻值的阻抗。邏輯偏壓調整器217通過信號SUBEN及ADD[3:0]值所顯示的數(shù)量來調整RSUM[5:0]的值，并且會使偏壓調整的OSUM[5:0]值致能。除此之外，若未連接電阻REXT，則NR控制器203會調整NRSUM[5:0]的值，直到阻抗產(chǎn)生器213具有約為電阻RINT的電阻值的阻抗。邏輯偏壓調整器217通過信號SUBEN及ADD[3:0]值所顯示的數(shù)量來調整NRSUM[5:0]的值，并且會使偏壓調整的OSUM[5:0]值致能?；貋韰⒖紙D1中所顯示的IC 101，OSUM[5:0]值分布于所有的輸出驅動器107，其中每個輸出驅動器107以實質上與N通道元件的阻抗產(chǎn)生器207及213相同方式而二進制地分布的匹配N通道元件來配置。因此，施加于每個OUTN信號的阻抗約與參考電阻REXT或RINT相等。
圖5為表示根據(jù)本發(fā)明的一范例實施例的控制至少一個輸出驅動器的下拉阻抗的方法的流程圖。在第一方塊501，表示會將選用的偏壓調整值編程。在如先前所述的特定IC實施例中，燒斷包含于IC 101的選擇的保險絲會產(chǎn)生一種控制機制，來補償遍及IC 101各處的制備工藝的變化。在下一方塊503，表示一內部參考電阻可用來當作某些實施例，或在未提供外部參考電阻的情況中或想要提供設計選擇的一預設參考。若有提供內部參考電阻的話，此方法包括檢測外接參考電阻，并且在內部電阻與外部電阻之間作一選擇(例如，若未檢測到外部電阻，會選擇內部電阻)。
在下一方塊505，表示一參考電壓會施加到選擇的參考電阻，以及具有一參考阻抗輸入的一參考阻抗產(chǎn)生器。在所顯示的實施例中，該參考電壓為總線電壓，其會施加跨接在該參考電阻及該參考阻抗輸入的串聯(lián)耦合上。在下一方塊507，表示會周期性地(例如，持續(xù)地)調整該參考阻抗輸入，以使參考阻抗產(chǎn)生器的阻抗與一預定容忍度內的參考電阻相等。在所顯示的實施例中，在參考電阻與參考阻抗產(chǎn)生器之間的共同接面會感測到一電壓，且此電壓會與輸入總線電壓(例如，VTT)的一半進行比較。在下一方塊509，表示參考阻抗產(chǎn)生器的相互匹配阻抗元件的數(shù)個選定的二進制陣列會基于參考阻抗輸入而致能。在所顯示的實施例中，該參考阻抗輸入為一數(shù)字值，其中每個位會使相互匹配N通道元件的陣列中的選定群組致能。
在下一方塊511，表示送到每個輸出阻抗產(chǎn)生器的輸出阻抗輸入基于該參考阻抗輸入來控制。在下一方塊513，表示若將一偏壓調整值編程，該偏壓調整值會與該參考阻抗輸入結合，以調整該輸出阻抗輸入。在所顯示的實施例中，邏輯偏壓調整器217會將ADD[5:0]值并入(相加、相減、或結合)選擇的SUM[5:0]值，而產(chǎn)生送到每個輸出驅動器107的OSUM[5:0]值。在下一方塊515，表示輸出阻抗產(chǎn)生器的相互匹配阻抗元件的數(shù)個選定的二進制陣列會基于該輸出阻抗輸入而致能。如先前所述，每個輸出驅動器107包括相同配置的相互匹配N通道元件(如參考阻抗產(chǎn)生器207，213中的任一個)，以致于該輸出阻抗會基于該參考阻抗及任何輸出偏壓調整。最后，在最后的方塊517，表示會使用一輸出致能信號，而使該輸出致能或禁能。
根據(jù)本發(fā)明的實施例的一輸出驅動器的阻抗控制器在運作期間，會以易了解的方式來持續(xù)調整一IC的每個輸出驅動器的阻抗。會以易了解電路的基本運作的方式而持續(xù)地監(jiān)測及調整阻抗，來補償溫度、電壓、以及制備工藝的變化。因為變化是以與信號INPA或INPB成比例的方式出現(xiàn)，所以信號VTT的變動不會影響輸出驅動器的阻抗。使用電阻REXT會產(chǎn)生使用電阻RINT沒有的一優(yōu)點，使用電阻REXT時會完全與IC 101的溫度變化無關。
雖然本發(fā)明已配合其某些較佳形式，而相當詳細地說明，但是其它的形式及變化是可行的且可考慮的。例如，可考慮使可編程阻抗產(chǎn)生器207，213與參考電阻相等的各種變化的方法，如目前技術或類似的技術。此外，雖然本發(fā)明考慮到使用金氧半導體(MOS)型式元件(包括互補MOS元件及類似元件，例如是NMOS及PMOS晶體管)的一種實施方式，但是也可以類似的方式應用于不同或模擬型式的技術或拓撲，如雙載子元件或類似元件。
最后，本領域技術人員應該了解到的是，在不脫離后附的權利要求所定義的本發(fā)明的精神及范圍之下，為了進行與本發(fā)明相同的目的，其可立即使用揭示的概念及特定的實施例，來當作設計或修改其它的結構的基礎。
權利要求
1.一種輸出驅動器的阻抗控制器，其基于一參考值，來控制至少一個輸出的下拉阻抗，包括有一可編程參考阻抗產(chǎn)生器，用以產(chǎn)生由一參考阻抗控制輸入所控制的一參考阻抗；至少一個輸出驅動器，每個輸出驅動器包括一可編程輸出阻抗產(chǎn)生器，其耦接至一對應輸出，并且由一輸出阻抗控制輸入所控制；以及一阻抗匹配控制器，用以持續(xù)調整該參考阻抗控制輸入，以使該參考阻抗與一預定容忍度內的該參考值匹配，并且基于該參考阻抗控制輸入，而產(chǎn)生該輸出阻抗控制輸入。
2.如權利要求1所述的輸出驅動器的阻抗控制器，其中該可編程參考阻抗產(chǎn)生器及該至少一個可編程輸出阻抗產(chǎn)生器中的每一個可編程輸出阻抗產(chǎn)生器包括相互匹配阻抗元件的一二進制陣列。
3.如權利要求1所述的輸出驅動器的阻抗控制器，其中該阻抗匹配控制器，包括有一電壓感測器，用以感測基于一輸入總線電壓的一參考電壓，與該可編程參考阻抗產(chǎn)生器的一電壓之間的一電壓差異，并且會使其顯示的一誤差信號致能；以及邏輯阻抗控制器，其基于該誤差信號，來調整該參考阻抗控制輸入。
4.如權利要求3所述的輸出驅動器的阻抗控制器，其中該參考值包括一參考電阻，并且其中該輸入總線電壓施加跨接在該參考電阻及該可編程參考阻抗產(chǎn)生器的串聯(lián)耦合上；該邏輯阻抗控制器用以接收一時鐘信號，并且在該時鐘信號的選擇周期期間，會使該參考阻抗控制輸入增加或降低。
5.如權利要求1所述的輸出驅動器的阻抗控制器，其中還包括邏輯偏壓調整器，用以將一偏壓量與該參考阻抗控制輸入結合，而產(chǎn)生該輸出阻抗控制輸入；邏輯輸出偏壓器，其會編程而產(chǎn)生該偏壓量。
6.如權利要求1所述的輸出驅動器的阻抗控制器，其中該阻抗匹配控制器包括有一第一控制器，耦接至一外部參考電阻，用以產(chǎn)生一第一參考值，該第一控制器還包括邏輯檢測器，用以監(jiān)測該參考阻抗控制輸入，以判斷該第一參考值是否耦接，并且若未耦接該第一參考值，則會使該第二控制器致能；以及一第二控制器，包括一內部參考電阻，用以產(chǎn)生一第二參考值。
7.一種集成電路，包括有多個接腳，包括用以接收一參考電壓的一第一參考接腳，以及至少一個輸出接腳；至少一個輸出驅動器，每個輸出驅動器包括一可編程輸出阻抗產(chǎn)生器，其由一輸出阻抗控制輸入來控制，并且耦接用以驅動該至少一個輸出接腳的一對應輸出接腳；以及邏輯阻抗匹配器，包括一可編程參考阻抗產(chǎn)生器，其由一參考阻抗控制輸入來控制；邏輯比較器，其用以持續(xù)調整該參考阻抗控制輸入，以使在一預定容忍度內，耦接至該第一參考接腳及該可編程參考阻抗產(chǎn)生器的一參考電阻中的值相等；以及邏輯輸出器，其基于該參考阻抗控制輸入來控制該輸出阻抗控制輸入。
8.如權利要求7所述的集成電路，其中該參考電壓施加跨接在該參考電阻及該可編程參考阻抗產(chǎn)生器的一串聯(lián)耦合上，并且其中該邏輯比較器試圖使一預定電壓容忍度內的電壓相等。
9.如權利要求7所述的集成電路，其中還包括一第二參考接腳，其耦接至該可編程參考阻抗產(chǎn)生器，以及耦接至該參考電阻的一端，該參考電阻包括一外部參考電阻，其另一端耦接至該第一參考接腳。
10.如權利要求9所述的集成電路，其中該邏輯阻抗匹配器包括有一內部參考電阻，具有耦接至該第一參考接腳的一端，以及一第二端；以及該可編程參考阻抗產(chǎn)生器包括由一第一參考阻抗控制輸入來控制及耦接至該第二參考接腳的一第一可編程參考阻抗產(chǎn)生器，以及由一第二參考阻抗控制輸入來控制及耦接至該內部參考電阻的該第二端的一第二可編程參考阻抗產(chǎn)生器；該邏輯比較器包括第一邏輯比較器，用以調整該第一參考阻抗控制輸入，以試圖使一第一容忍度內的該外部參考電阻及該第一可編程參考阻抗產(chǎn)生器的電壓相等，以及第二邏輯比較器，用以調整該第二參考阻抗控制輸入，以試圖使一第二容忍度內的該內部參考電阻及該第二可編程參考阻抗產(chǎn)生器的電壓相等；邏輯檢測器，用以監(jiān)測該第一參考阻抗控制輸入，用以檢測該外部參考電阻的存在，并且會產(chǎn)生其顯示的一致能信號；以及該邏輯輸出器基于該致能信號，來選擇該第一參考阻抗控制輸入及該第二參考阻抗控制輸入中的一個，以產(chǎn)生該輸出阻抗控制輸入。
11.如權利要求10所述的集成電路，其中還包括有邏輯輸出偏壓器，用以產(chǎn)生一調整值；以及該邏輯輸出器包括邏輯偏壓調整器，用以將該參考阻抗控制輸入與該調整值結合，而產(chǎn)生該輸出阻抗控制輸入。
12.如權利要求7所述的集成電路，其中該邏輯比較器包括有一電壓感測器，耦接至該第一參考接腳及該可編程參考阻抗產(chǎn)生器，用以檢測跨接該參考電阻及該可編程參考阻抗產(chǎn)生器的電壓，并且會使其顯示的一誤差信號致能；以及邏輯阻抗控制器，其基于該誤差信號，來調整該參考阻抗控制輸入。
13.如權利要求12所述的集成電路，其中該參考阻抗控制輸入包括有一數(shù)字值，其中該邏輯阻抗控制器用以接收一時鐘信號，并且會響應該時鐘信號的選擇周期，而使該參考阻抗控制輸入增加或降低。
14.一種控制至少一個輸出驅動器的下拉阻抗的方法，包括將一參考電壓施加到一參考電阻，以及具有一參考阻抗輸入的一參考阻抗產(chǎn)生器；周期性地調整該參考阻抗輸入，以使該參考阻抗產(chǎn)生器的阻抗與一預定容忍度內的該參考電阻相等；以及基于該參考阻抗輸入來控制至少一個輸出阻抗產(chǎn)生器的一輸出阻抗輸入，每個輸出阻抗產(chǎn)生器耦接至一對應輸出驅動器。
15.如權利要求14的方法，其中還包括有感測該參考阻抗產(chǎn)生器，以及與該參考電壓串聯(lián)的該參考電阻的一共同接面的電壓；以及該周期性地調整包括將該共同接面的電壓與該參考電壓的一半電壓進行比較。
16.如權利要求14的方法，其中還包括提供一內部參考電阻；檢測一外接參考電阻及產(chǎn)生其顯示的一致能信號；以及基于該致能信號，而在該內部參考電阻及該外部參考電阻之間作一選擇。
17.如權利要求14的方法，其中還包括將一偏壓調整值編程；以及該控制一輸出阻抗輸入包括將該偏壓調整值與該參考阻抗輸入結合。
18.如權利要求14的方法，其中還包括基于該參考阻抗輸入，而使該參考阻抗產(chǎn)生器的相互匹配阻抗元件的數(shù)個選定的二進制陣列致能；以及基于該輸出阻抗輸入，而使每個輸出阻抗產(chǎn)生器的相互匹配阻抗元件的數(shù)個選定的二進制陣列致能。
全文摘要
本發(fā)明提供了一種輸出驅動器的阻抗控制器及其集成電路與控制方法，其基于一參考值，來控制至少一個輸出的下拉阻抗。此控制器包括一可編程參考阻抗產(chǎn)生器、至少一個輸出驅動器其耦接至一對應的輸出以及一阻抗匹配控制器。該可編程參考阻抗產(chǎn)生器用以產(chǎn)生由一參考阻抗控制輸入所控制的一參考阻抗。每個輸出驅動器包括一可編程輸出阻抗產(chǎn)生器，其耦接至一輸出，并且由一輸出阻抗控制輸入所控制。該阻抗匹配控制器用以持續(xù)調整該參考阻抗控制輸入，以使該參考阻抗與一預定容忍度內的參考值匹配，并且會基于該參考阻抗控制輸入，而產(chǎn)生該輸出阻抗控制輸入。本發(fā)明對于溫度、電壓、制程工藝的變化等的變動是不敏感，從而可用于精確控制IC的輸出。
文檔編號G05F5/00GK1553570SQ20041006179
公開日2004年12月8日 申請日期2004年6月30日 優(yōu)先權日2003年12月5日
發(fā)明者詹姆斯·R·朗勃格, 詹姆斯 R 朗勃格 申請人:智慧第一公司