本發(fā)明涉及導(dǎo)航領(lǐng)域，更為具體的，涉及一種導(dǎo)航衛(wèi)星系統(tǒng)時(shí)頻保持電路、鎖相環(huán)生成電路及系統(tǒng)。

背景技術(shù)：

1、衛(wèi)星導(dǎo)航系統(tǒng)通過(guò)衛(wèi)星向全球范圍內(nèi)具有相應(yīng)接收設(shè)備的用戶提供精確、連續(xù)的三維位置、速度和時(shí)間信息。對(duì)于衛(wèi)星導(dǎo)航系統(tǒng)而言，由于其需要對(duì)廣大用戶提供時(shí)頻服務(wù)，因此時(shí)頻保持是非常重要的一個(gè)環(huán)節(jié)，gps、北斗、伽利略等系統(tǒng)均有各自獨(dú)立的時(shí)頻保持系統(tǒng)。由于原子鐘長(zhǎng)期穩(wěn)定度，精度較高，因此被廣泛應(yīng)用在衛(wèi)星導(dǎo)航中作為時(shí)頻保持系統(tǒng)的參考時(shí)鐘。

2、近年來(lái)，隨著各大導(dǎo)航系統(tǒng)的成功建成、低軌道商業(yè)衛(wèi)星的興起，低軌衛(wèi)星導(dǎo)航增強(qiáng)領(lǐng)域的發(fā)展變得如火如荼。低軌道衛(wèi)星作為導(dǎo)航增強(qiáng)衛(wèi)星，聯(lián)合現(xiàn)有的中高軌道導(dǎo)航衛(wèi)星，可極大的提升實(shí)時(shí)衛(wèi)星導(dǎo)航的定位、授時(shí)精度。但是低軌道的衛(wèi)星數(shù)量極大，通常數(shù)以千計(jì)，因此在每顆低軌道導(dǎo)航增強(qiáng)衛(wèi)星上配置原子鐘，其成本、功耗、重量對(duì)于商業(yè)低軌衛(wèi)星而言，是無(wú)法接受的，直接使用晶振，其在穩(wěn)定度、精度上無(wú)法滿足導(dǎo)航系統(tǒng)的需求，現(xiàn)有技術(shù)暫時(shí)無(wú)法很好的平衡時(shí)頻精度、穩(wěn)定度、可靠性、連續(xù)性、成本、功耗和重量等因素。

技術(shù)實(shí)現(xiàn)思路

1、本發(fā)明的目的在于克服現(xiàn)有技術(shù)的不足，提供一種導(dǎo)航衛(wèi)星系統(tǒng)時(shí)頻保持電路、鎖相環(huán)生成電路及系統(tǒng)，可有效的解決低軌導(dǎo)航增強(qiáng)衛(wèi)星時(shí)頻系統(tǒng)面臨的難題。

2、本發(fā)明的目的是通過(guò)以下方案實(shí)現(xiàn)的：

3、一種導(dǎo)航衛(wèi)星系統(tǒng)時(shí)頻保持電路，包括參考輸入電路、主控fpga、時(shí)頻生成電路和重構(gòu)加載刷新電路；所述參考輸入電路選用兩個(gè)工業(yè)級(jí)高穩(wěn)晶振作為參考，兩個(gè)晶振互為備份；主控fpga選用工業(yè)級(jí)sram型fpga，完成對(duì)鎖相環(huán)路的控制和遙測(cè)遙控，工業(yè)級(jí)sram型fpga連續(xù)性由重構(gòu)加載刷新電路來(lái)保證；所述重構(gòu)加載刷新電路采用三片工業(yè)級(jí)flash作為程序存儲(chǔ)使用，加載和刷新時(shí)形成三模冗余結(jié)構(gòu)，并選用flash型工業(yè)級(jí)芯片作為重構(gòu)加載刷新控制fpga，利用該芯片對(duì)主控fpga進(jìn)行刷新。

4、進(jìn)一步地，所述參考輸入電路還包括兩個(gè)adc模塊，第一adc模塊的第一端與第一高穩(wěn)晶振連接，第一adc模塊的第二端與主控fpga連接；第二adc模塊的第一端與第二高穩(wěn)晶振連接，第二adc模塊的第二端與主控fpga連接。

5、進(jìn)一步地，所述flash型工業(yè)級(jí)芯片包括a3p1000芯片。

6、進(jìn)一步地，所述時(shí)頻生成電路負(fù)責(zé)生成導(dǎo)航系統(tǒng)所需的10.23mhz和秒脈沖，以及生成其他載荷需要的10mhz時(shí)頻信號(hào)。

7、進(jìn)一步地，所述a3p1000芯片對(duì)外提供重構(gòu)接口。

8、一種星載多級(jí)同源時(shí)頻鎖相環(huán)生成電路，包括參考輸入電路、主控fpga和輸出環(huán)路；

9、其中，所述參考電路為整個(gè)電路的參考基準(zhǔn)，選用一個(gè)工業(yè)級(jí)高穩(wěn)晶振作為參考；主控fpga完成對(duì)環(huán)路的閉環(huán)控制，輸出環(huán)路完成時(shí)頻信號(hào)的產(chǎn)生和閉環(huán)反饋；輸出環(huán)路1的vcxo鎖定在高穩(wěn)晶振上，輸出環(huán)路2的vcxo鎖定在輸出環(huán)路1上，輸出環(huán)路n的vcxo鎖定在輸出環(huán)路n-1上，通過(guò)設(shè)定的時(shí)序控制，完成多級(jí)同源時(shí)頻信號(hào)的產(chǎn)生，實(shí)現(xiàn)衛(wèi)星時(shí)頻基準(zhǔn)統(tǒng)一。

10、進(jìn)一步地，所述參考輸入電路還包括adc單元，所述adc單元的第一端與工業(yè)級(jí)高穩(wěn)晶振連接，所述adc單元的第二端與主控fpga連接。

11、一種導(dǎo)航衛(wèi)星系統(tǒng)時(shí)頻保持系統(tǒng)，基于如上所述的星載多級(jí)同源時(shí)頻鎖相環(huán)生成電路，還包括鐘差和鐘漂測(cè)量系統(tǒng)；其中，參考輸入電路為整個(gè)電路的參考基準(zhǔn)，主控fpga通過(guò)dac完成對(duì)vcxo的一次調(diào)整，完成vcxo與高穩(wěn)晶振的相位鎖定，鐘差和鐘漂測(cè)量系統(tǒng)通過(guò)輸出參考，間接完成對(duì)參考輸入電路中高穩(wěn)晶振的高精度測(cè)量，輸出為高穩(wěn)晶振和絕對(duì)時(shí)間的相位、頻率偏移，并通過(guò)遙控指令形式，完成對(duì)vcxo的二次調(diào)整，從而完成對(duì)高穩(wěn)晶振的高精度馴服；在整個(gè)二次調(diào)整過(guò)程中采用閉環(huán)方式調(diào)整時(shí)頻，用于確保調(diào)整過(guò)程環(huán)路穩(wěn)定性，并且使用dac芯片實(shí)現(xiàn)對(duì)vcxo的高精度頻率調(diào)整方式，調(diào)整過(guò)程對(duì)載荷和用戶終端均無(wú)感，通過(guò)對(duì)鐘差和鐘漂的長(zhǎng)期計(jì)算，用于提升晶振的長(zhǎng)期穩(wěn)定度和精度指標(biāo)。

12、本發(fā)明的有益效果包括：

13、本發(fā)明針對(duì)目前低軌導(dǎo)航增時(shí)頻系統(tǒng)精度、成本、重量和可靠性、連續(xù)性面臨的矛盾，提出了星載低成本、高可靠、高連續(xù)的時(shí)頻保持電路，利用該電路，成功降低了低軌導(dǎo)航增強(qiáng)時(shí)頻系統(tǒng)的成本、重量和功耗，同時(shí)其連續(xù)性、可靠性得到了有效保障。

14、本發(fā)明針對(duì)低軌衛(wèi)星系統(tǒng)對(duì)頻率的不同需求，提出了星載多級(jí)同源時(shí)頻鎖相環(huán)生成電路，利用該電路，可產(chǎn)生多個(gè)頻率信號(hào)輸出，統(tǒng)一了衛(wèi)星的時(shí)頻系統(tǒng)，滿足了低軌導(dǎo)航增強(qiáng)系統(tǒng)對(duì)頻率的特殊需求。

15、本發(fā)明針對(duì)低軌導(dǎo)航衛(wèi)星對(duì)時(shí)頻的高精度、高穩(wěn)定度的需求，提出了基于參考鐘的高精度閉環(huán)時(shí)頻馴服系統(tǒng)，采用閉環(huán)方式、無(wú)感高精度調(diào)頻方式調(diào)整頻率，用較低的代價(jià)，滿足了導(dǎo)航系統(tǒng)對(duì)高精度時(shí)頻性能的需求。

技術(shù)特征：

1.一種導(dǎo)航衛(wèi)星系統(tǒng)時(shí)頻保持電路，其特征在于，包括參考輸入電路、主控fpga、時(shí)頻生成電路和重構(gòu)加載刷新電路；

2.根據(jù)權(quán)利要求1所述的導(dǎo)航衛(wèi)星系統(tǒng)時(shí)頻保持電路，其特征在于，所述參考輸入電路還包括兩個(gè)adc模塊，第一adc模塊的第一端與第一高穩(wěn)晶振連接，第一adc模塊的第二端與主控fpga連接；第二adc模塊的第一端與第二高穩(wěn)晶振連接，第二adc模塊的第二端與主控fpga連接。

3.根據(jù)權(quán)利要求1所述的導(dǎo)航衛(wèi)星系統(tǒng)時(shí)頻保持電路，其特征在于，所述flash型工業(yè)級(jí)芯片包括a3p1000芯片。

4.根據(jù)權(quán)利要求1所述的導(dǎo)航衛(wèi)星系統(tǒng)時(shí)頻保持電路，其特征在于，所述時(shí)頻生成電路負(fù)責(zé)生成導(dǎo)航系統(tǒng)所需的10.23mhz和秒脈沖，以及生成其他載荷需要的10mhz時(shí)頻信號(hào)。

5.根據(jù)權(quán)利要求3所述的導(dǎo)航衛(wèi)星系統(tǒng)時(shí)頻保持電路，其特征在于，所述a3p1000芯片對(duì)外提供重構(gòu)接口。

6.一種星載多級(jí)同源時(shí)頻鎖相環(huán)生成電路，其特征在于，包括參考輸入電路、主控fpga和輸出環(huán)路；

7.根據(jù)權(quán)利要求6所述的星載多級(jí)同源時(shí)頻鎖相環(huán)生成電路，其特征在于，所述參考輸入電路還包括adc單元，所述adc單元的第一端與工業(yè)級(jí)高穩(wěn)晶振連接，所述adc單元的第二端與主控fpga連接。

8.一種導(dǎo)航衛(wèi)星系統(tǒng)時(shí)頻保持系統(tǒng)，其特征在于，基于權(quán)利要求6所述的星載多級(jí)同源時(shí)頻鎖相環(huán)生成電路，還包括鐘差和鐘漂測(cè)量系統(tǒng)；

技術(shù)總結(jié)
本發(fā)明公開(kāi)了一種導(dǎo)航衛(wèi)星系統(tǒng)時(shí)頻保持電路、鎖相環(huán)生成電路及系統(tǒng)，屬于導(dǎo)航領(lǐng)域，包括：參考輸入電路、主控FPGA、時(shí)頻生成電路和重構(gòu)加載刷新電路；參考輸入電路選用兩個(gè)工業(yè)級(jí)高穩(wěn)晶振作為參考，兩個(gè)晶振互為備份；主控FPGA選用工業(yè)級(jí)SRAM型FPGA，完成對(duì)鎖相環(huán)路的控制和遙測(cè)遙控，工業(yè)級(jí)SRAM型FPGA連續(xù)性由重構(gòu)加載刷新電路來(lái)保證；所述重構(gòu)加載刷新電路采用三片工業(yè)級(jí)FLASH作為程序存儲(chǔ)使用，加載和刷新時(shí)形成三模冗余結(jié)構(gòu)，并選用FLASH型工業(yè)級(jí)芯片作為重構(gòu)加載刷新控制FPGA，利用該芯片對(duì)主控FPGA進(jìn)行刷新。本發(fā)明提供了低成本、高可靠、高連續(xù)、高精度的導(dǎo)航衛(wèi)星時(shí)頻保持方案。

技術(shù)研發(fā)人員：王遂生,陳林,熊釷林,劉禹圻,潘虹臣,曹瑞,楊溢,呂飛仁,姜博文,張凌志,馬倩,鄭鐸
受保護(hù)的技術(shù)使用者：中國(guó)電子科技集團(tuán)公司第二十九研究所
技術(shù)研發(fā)日：
技術(shù)公布日：2024/10/28