峰值檢測(cè)電路的制作方法
【技術(shù)領(lǐng)域】
[0001]本實(shí)用新型涉及峰值檢測(cè)電路。
【背景技術(shù)】
[0002]為了得到峰值電壓，設(shè)計(jì)了峰值檢測(cè)電路。

【發(fā)明內(nèi)容】

[0003]本實(shí)用新型旨在提供一種峰值檢測(cè)電路。
[0004]峰值檢測(cè)電路，包括第一 NMOS管、第一運(yùn)算放大器、第二 NMOS管、第一電阻、第一電容、第一 PMOS管、第三NMOS管、第二電阻、第二 PMOS管和第三PMOS管:
[0005]所述第一 NMOS管的柵極接輸入端VIN，漏極接電源電壓VCC，源極接所述第一電容的一端和所述第二 NMOS管的漏極和所述第三PMOS管的柵極；
[0006]所述第一運(yùn)算放大器的正輸入端接基準(zhǔn)電壓VREF，負(fù)輸入端接所述第一電阻的一端和所述第二 NMOS管的源極，輸出端接所述第二 NMOS管的柵極；
[0007]所述第二 NMOS管的柵極接所述第一運(yùn)算放大器的輸出端，漏極接所述第一電容的一端和所述第一 NMOS管的源極和所述第三PMOS管的柵極，源極接所述第一運(yùn)算放大器的負(fù)輸入端和所述第一電阻的一端；
[0008]所述第一電阻的一端接所述第一運(yùn)算放大器的負(fù)輸入端和所述第二 NMOS管的源極，另一端接地；
[0009]所述第一電容的一端接所述第一 NMOS管的源極和所述第二 NMOS管的漏極和所述第三PMOS管的柵極，另一端接地；
[0010]所述第一 PMOS管的柵極和漏極接在一起再接所述第三NMOS管的漏極和所述第二
[0011]PMOS管的柵極，源極接電源電壓VCC ；
[0012]所述第三NMOS管的柵極接所述第一運(yùn)算放大器的輸出端和所述第二 NMOS管的柵極，漏極接所述第一 PMOS管的柵極和漏極和所述第二 PMOS管的柵極，源極接所述第二電阻的一端;
[0013]所述第二電阻的一端接所述第三NMOS管的源極，另一端接地；
[0014]所述第二 PMOS管的柵極接所述第一 PMOS管的柵極和漏極和所述第三NMOS管的漏極，漏極接所述第三PMOS管的源極并作為輸出端V0UT，源極接電源電壓VCC ;
[0015]所述第三PMOS管的柵極接所述第一 NMOS管的源極和所述第二 NMOS管的漏極和所述第一電容的一端，漏極接地，源極接所述第二 PMOS管的漏極并作為輸出端V0UT。
[0016]所述第一運(yùn)算放大器和所述第二 NMOS管構(gòu)成跟隨器，所述第一電阻上的電壓為所述第一運(yùn)算放大器的正輸入端的基準(zhǔn)電壓VREF，電流Il等于基準(zhǔn)電壓VREF除以所述第一電阻的阻值；當(dāng)輸入VIN使得所述第一 NMOS管導(dǎo)通并對(duì)所述第一電容進(jìn)行充電，當(dāng)輸入VIN電壓達(dá)到峰值時(shí)，所述第一電容充電到VIN的峰值電壓減去所述第一 NMOS管的閾值電壓VTH并一直保持，保持到輸入VIN電壓不能使所述第一 NMOS管導(dǎo)通，這時(shí)電流Il就會(huì)對(duì)所述第一電容進(jìn)行放電，直到輸入VIN進(jìn)行下一個(gè)周期；為了使得檢測(cè)到的是峰值電壓，還要增加一個(gè)閾值電壓，通過增加所述第三PMOS管抬高一個(gè)閾值電壓VTH，使得輸出端VOUT的電壓等于輸入VIN的峰值電壓。
【附圖說明】
[0017]圖1為本實(shí)用新型的峰值檢測(cè)電路的電路圖。
【具體實(shí)施方式】
[0018]以下結(jié)合附圖對(duì)本【實(shí)用新型內(nèi)容】進(jìn)一步說明。
[0019]峰值檢測(cè)電路，如圖1所示，包括第一 NMOS管101、第一運(yùn)算放大器102、第二 NMOS管103、第一電阻104、第一電容105、第一 PMOS管106、第三NMOS管107、第二電阻108、第二PMOS 管 109 和第三 PMOS 管 110:
[0020]所述第一 NMOS管101的柵極接輸入端VIN，漏極接電源電壓VCC，源極接所述第一電容105的一端和所述第二 NMOS管103的漏極和所述第三PMOS管110的柵極；
[0021]所述第一運(yùn)算放大器102的正輸入端接基準(zhǔn)電壓VREF，負(fù)輸入端接所述第一電阻104的一端和所述第二 NMOS管103的源極，輸出端接所述第二 NMOS管103的柵極；
[0022]所述第二 NMOS管103的柵極接所述第一運(yùn)算放大器102的輸出端，漏極接所述第一電容105的一端和所述第一 NMOS管101的源極和所述第三PMOS管110的柵極，源極接所述第一運(yùn)算放大器102的負(fù)輸入端和所述第一電阻104的一端；
[0023]所述第一電阻104的一端接所述第一運(yùn)算放大器102的負(fù)輸入端和所述第二 NMOS管103的源極，另一端接地；
[0024]所述第一電容105的一端接所述第一 NMOS管101的源極和所述第二 NMOS管103的漏極和所述第三PMOS管110的柵極，另一端接地；
[0025]所述第一 PMOS管106的柵極和漏極接在一起再接所述第三NMOS管107的漏極和所述第二 PMOS管109的柵極，源極接電源電壓VCC ;
[0026]所述第三NMOS管107的柵極接所述第一運(yùn)算放大器102的輸出端和所述第二NMOS管103的柵極，漏極接所述第一 PMOS管106的柵極和漏極和所述第二 PMOS管109的柵極，源極接所述第二電阻108的一端；
[0027]所述第二電阻108的一端接所述第三NMOS管107的源極，另一端接地；
[0028]所述第二 PMOS管109的柵極接所述第一 PMOS管106的柵極和漏極和所述第三NMOS管107的漏極，漏極接所述第三PMOS管110的源極并作為輸出端V0UT，源極接電源電壓 VCC ；
[0029]所述第三PMOS管110的柵極接所述第一 NMOS管101的源極和所述第二 NMOS管103的漏極和所述第一電容105的一端，漏極接地，源極接所述第二 PMOS管109的漏極并作為輸出端VOUT。
[0030]所述第一運(yùn)算放大器102和所述第二 NMOS管103構(gòu)成跟隨器，所述第一電阻104上的電壓為所述第一運(yùn)算放大器102的正輸入端的基準(zhǔn)電壓VREF，電流Il等于基準(zhǔn)電壓VREF除以所述第一電阻104的阻值；當(dāng)輸入VIN使得所述第一 NMOS管101導(dǎo)通并對(duì)所述第一電容105進(jìn)行充電，當(dāng)輸入VIN電壓達(dá)到峰值時(shí)，所述第一電容105充電到VIN的峰值電壓減去所述第一 NMOS管101的閾值電壓VTH并一直保持，保持到輸入VIN電壓不能使所述第一 NMOS管101導(dǎo)通，這時(shí)電流Il就會(huì)對(duì)所述第一電容105進(jìn)行放電，直到輸入VIN進(jìn)行下一個(gè)周期；為了使得檢測(cè)到的是峰值電壓，還要增加一個(gè)閾值電壓，通過增加所述第三PMOS管110抬高一個(gè)閾值電壓VTH，使得輸出端VOUT的電壓等于輸入VIN的峰值電壓。
【主權(quán)項(xiàng)】
1.峰值檢測(cè)電路，其特征在于:包括第一 NMOS管、第一運(yùn)算放大器、第二 NMOS管、第一電阻、第一電容、第一 PMOS管、第三NMOS管、第二電阻、第二 PMOS管和第三PMOS管； 所述第一 NMOS管的柵極接輸入端VIN，漏極接電源電壓VCC，源極接所述第一電容的一端和所述第二 NMOS管的漏極和所述第三PMOS管的柵極； 所述第一運(yùn)算放大器的正輸入端接基準(zhǔn)電壓VREF，負(fù)輸入端接所述第一電阻的一端和所述第二 NMOS管的源極，輸出端接所述第二 NMOS管的柵極； 所述第二 NMOS管的柵極接所述第一運(yùn)算放大器的輸出端，漏極接所述第一電容的一端和所述第一 NMOS管的源極和所述第三PMOS管的柵極，源極接所述第一運(yùn)算放大器的負(fù)輸入端和所述第一電阻的一端； 所述第一電阻的一端接所述第一運(yùn)算放大器的負(fù)輸入端和所述第二 NMOS管的源極，另一端接地； 所述第一電容的一端接所述第一 NMOS管的源極和所述第二 NMOS管的漏極和所述第三PMOS管的柵極，另一端接地； 所述第一 PMOS管的柵極和漏極接在一起再接所述第三NMOS管的漏極和所述第二 PMOS管的柵極，源極接電源電壓VCC ; 所述第三NMOS管的柵極接所述第一運(yùn)算放大器的輸出端和所述第二 NMOS管的柵極，漏極接所述第一 PMOS管的柵極和漏極和所述第二 PMOS管的柵極，源極接所述第二電阻的一端; 所述第二電阻的一端接所述第三NMOS管的源極，另一端接地； 所述第二 PMOS管的柵極接所述第一 PMOS管的柵極和漏極和所述第三NMOS管的漏極，漏極接所述第三PMOS管的源極并作為輸出端V0UT，源極接電源電壓VCC ; 所述第三PMOS管的柵極接所述第一 NMOS管的源極和所述第二 NMOS管的漏極和所述第一電容的一端，漏極接地，源極接所述第二 PMOS管的漏極并作為輸出端V0UT。
【專利摘要】本實(shí)用新型公開了一種峰值檢測(cè)電路。峰值檢測(cè)電路包括第一NMOS管、第一運(yùn)算放大器、第二NMOS管、第一電阻、第一電容、第一PMOS管、第三NMOS管、第二電阻、第二PMOS管和第三PMOS管。
【IPC分類】G01R19/04
【公開號(hào)】CN204807617
【申請(qǐng)?zhí)枴緾N201520513435
【發(fā)明人】齊盛
【申請(qǐng)人】杭州寬?？萍加邢薰?br>【公開日】2015年11月25日
【申請(qǐng)日】2015年7月13日