測試電路的制作方法
【專利摘要】本發(fā)明公開了一種測試電路，其包括：信號產(chǎn)生模塊用于生成與所述數(shù)據(jù)線對應(yīng)的測試數(shù)據(jù)信號；控制模塊用于在所述測試電路處于工作狀態(tài)時，控制所述測試數(shù)據(jù)信號的輸出；靜電抑制模塊，與所述第一靜電控制端、所述第二靜電控制端、所述控制模塊以及所述信號產(chǎn)生模塊連接，所述靜電抑制模塊用于在所述測試電路處于非工作狀態(tài)時，阻止所述數(shù)據(jù)輸出端輸出。本發(fā)明的測試電路，避免了靜電對顯示畫面的影響，提高了顯示效果。
【專利說明】
測試電路
【技術(shù)領(lǐng)域】
[0001 ]本發(fā)明涉及驅(qū)動技術(shù)領(lǐng)域，特別涉及一種測試電路。
【【背景技術(shù)】】
[0002]隨著低溫多晶硅(LTPS)半導(dǎo)體薄膜晶體管的發(fā)展，由于LTPS半導(dǎo)體本身超高載流子迀移率的特性，相應(yīng)的面板周邊的集成電路也成為大家關(guān)注的焦點。
[0003]現(xiàn)有的測試電路(Array Test區(qū)域)，用于在Array基板制作完成之后，對陣列基板的電性進(jìn)行測試;測試電路通過外部扎針輸入的公共信號和時鐘信號生成多個測試數(shù)據(jù)信號，并通過驅(qū)動芯片提供的控制信號控制多個薄膜晶體管的開啟和關(guān)閉，以控制測試數(shù)據(jù)信號的輸出;每個薄膜晶體管連接一條數(shù)據(jù)線。
[0004]當(dāng)測試電路工作時，控制信號為高電平，且外部扎針有輸入信號；當(dāng)測試電路工作時，控制信號為低電平，外部扎針無輸入信號；導(dǎo)致薄膜晶體管的輸入端處于浮動(Floating)狀態(tài)，也即不受任何信號的控制。如果當(dāng)Floating端口有很大的負(fù)極性靜電(比如大于薄膜晶體管的控制端的電壓)導(dǎo)入時，會使得薄膜晶體管的柵極到源極之間的電壓Vgs>0，將會出現(xiàn)導(dǎo)通的狀況，此時負(fù)極性的靜電會導(dǎo)入到顯示區(qū)域的數(shù)據(jù)線(Dataline)上，此時面板可能會出現(xiàn)顯示畫面異常的情況，從而降低了面板的顯示效果。
[0005]故，有必要提出一種測試電路，以解決上述技術(shù)問題。
【
【發(fā)明內(nèi)容】
】
[0006]本發(fā)明的目的在于提供一種測試電路，以解決現(xiàn)有技術(shù)中現(xiàn)有測試電路的容易在測試完畢時，容易將靜電輸入到顯示區(qū)域中，導(dǎo)致面板的顯示異常的技術(shù)問題。
[0007]為解決上述問題，本發(fā)明的技術(shù)方案如下:
[0008]—種測試電路，其包括:
[0009]其中所述測試電路用于對顯示區(qū)域的薄膜晶體管進(jìn)行檢測；所述顯示區(qū)域包括η條數(shù)據(jù)線，其中η大于等于2 ；
[0010]測試公共信號輸入端、測試時鐘信號輸入端、測試控制端、η個數(shù)據(jù)輸出端、第一靜電控制端、第二靜電控制端;所述數(shù)據(jù)輸出端用于向?qū)?yīng)的所述數(shù)據(jù)線輸入測試數(shù)據(jù)信號；所述數(shù)據(jù)輸出端與所述數(shù)據(jù)線一一對應(yīng)；
[0011]所述測試電路還包括:
[0012]信號產(chǎn)生模塊，分別與所述測試公共信號輸入端、所述測試時鐘信號輸入端連接；所述信號產(chǎn)生模塊用于生成與所述數(shù)據(jù)線對應(yīng)的測試數(shù)據(jù)信號；
[0013]控制模塊，分別與所述測試控制端以及η個數(shù)據(jù)輸出端連接，所述控制模塊用于在所述測試電路處于工作狀態(tài)時，控制所述測試數(shù)據(jù)信號的輸出；
[0014]靜電抑制模塊，與所述第一靜電控制端、所述第二靜電控制端、所述控制模塊以及所述信號產(chǎn)生模塊連接，所述靜電抑制模塊用于在所述測試電路處于非工作狀態(tài)時，阻止所述數(shù)據(jù)輸出端輸出。
[0015]本發(fā)明的測試電路，由于在現(xiàn)有的測試電路的基礎(chǔ)上增加了靜電抑制模塊，通過該模塊控制與每個數(shù)據(jù)線連接的薄膜晶體管的源極的輸入電壓，使得柵極到源極之間的電壓Vgs〈0，從而避免了靜電對顯示畫面的影響，提高了顯示效果。
【【附圖說明】】
[0016]圖1為現(xiàn)有的顯不面板的結(jié)構(gòu)不意圖；
[0017]圖2為現(xiàn)有的測試電路的電路圖；
[0018]圖3為圖2中測試電路在非工作狀態(tài)時的等效電路圖；
[0019]圖4為本發(fā)明的第一種測試電路的電路圖；
[0020]圖5為本發(fā)明的顯不面板的結(jié)構(gòu)不意圖；
[0021]圖6為測試電路在255灰階下正幀充電過程中控制模塊的薄膜晶體管的工作示意圖；
[0022]圖7為測試電路在255灰階下負(fù)幀充電過程中控制模塊的薄膜晶體管的工作示意圖；
[0023]圖8為測試電路在127灰階下正幀充電過程中控制模塊的薄膜晶體管的工作示意圖；
[0024]圖9為測試電路在127灰階下負(fù)幀充電過程中控制模塊的薄膜晶體管的工作示意圖；
[0025]圖10為本發(fā)明的第二種測試電路的電路圖。
【【具體實施方式】】
[0026]以下各實施例的說明是參考附加的圖式，用以例示本發(fā)明可用以實施的特定實施例。本發(fā)明所提到的方向用語，例如「上」、「下」、「前」、「后」、「左」、「右」、「內(nèi)」、「外」、「側(cè)面」等，僅是參考附加圖式的方向。因此，使用的方向用語是用以說明及理解本發(fā)明，而非用以限制本發(fā)明。在圖中，結(jié)構(gòu)相似的單元是以相同標(biāo)號表示。
[0027]請參照圖1，圖1為現(xiàn)有的顯示面板的結(jié)構(gòu)示意圖。
[0028]如圖1所示，現(xiàn)有的面板的組成部分包括:測試電路區(qū)域11 (也即Array Test區(qū)域)、顯示區(qū)域12(AA區(qū))，G0A(Gate On Array)區(qū)域13、多路復(fù)用選擇(Demux)區(qū)域14、扇出(Fanout)區(qū)域15、TOA(Wire On Array)區(qū)域16、驅(qū)動芯片(IC)區(qū)域17、柔性連接器(FPC)區(qū)域18;其中，Array Test區(qū)域11用于在陣列(Array)基板制作完成之后，對Array基板的電性進(jìn)行測試;AA區(qū)12包括多個像素單元，每個像素單元包括紅色像素、藍(lán)色像素、綠色像素，AA區(qū)用于像素的顯示;GOA區(qū)域13，用于產(chǎn)生顯示區(qū)域內(nèi)的TFT的柵極驅(qū)動信號；Fanout區(qū)域15，用于實現(xiàn)IC與AA區(qū)的數(shù)據(jù)線之間的走線連接;Demux區(qū)域14，用于將從IC側(cè)引出的輸出端進(jìn)行拆分，以實現(xiàn)多條Dataline的驅(qū)動;WOA區(qū)域16，用于面板周圍走線的連接；IC區(qū)域17，用于IC的粘合(Bonding)，該驅(qū)動芯片用于提供AA區(qū)域的數(shù)據(jù)信號;FPC區(qū)域18，用于FPC的Bonding，通過FPC連接電路板。其中測試電路區(qū)域11通過連接線19與IC區(qū)域17連接，以向測試電路提供測試控制信號(ATEN)，具體地，在測試電路工作時，測試控制信號為高電平，當(dāng)測試電路測試完成之后，測試控制信號為低電平，也即將測試電路關(guān)閉，防止測試電路對于AA區(qū)顯示影響。
[0029]如圖2所示，現(xiàn)有的測試電路的電路圖。以顯示面板具有6條數(shù)據(jù)線為例。其中，測試電路包括信號產(chǎn)生模塊、該信號產(chǎn)生模塊包括第一信號產(chǎn)生模塊100、第二信號產(chǎn)生模塊200、控制模塊300;
[0030]第一信號產(chǎn)生模塊100也即第一級多路分配器，通過面板上的測試時鐘信號輸入端(接入點)，其輸入的信號為AC1、AC2，將測試公共信號輸入端(接入點)輸入的公共信號A分成兩個測試數(shù)據(jù)信號。第二信號產(chǎn)生模塊100也即第二級多路分配器，通過測試時鐘信號輸入端，其輸入的信號為AC3、AC4和AC5，將第一級多路分配器生成的兩個測試數(shù)據(jù)信號中的每個信號分成三個測試數(shù)據(jù)信號?？刂颇K300，通過測試控制端輸入的ATEN信號控制測試電路與AA區(qū)的連通性。
[0031]當(dāng)測試電路工作時，ATEN信號為高電平，薄膜晶體管T9?T14閉合。通過ACl?AC5的分時操作實現(xiàn)輸入到數(shù)據(jù)線Dl?D6上的信號的改變。當(dāng)測試電路不工作時，ATEN信號為低電平，薄膜晶體管T9?T14斷開。此時，不管ACl?AC5信號如何切換，都不會影響到輸入到Dl?D6的信號。當(dāng)測試電路關(guān)閉之后，面板開始正常工作，此時數(shù)據(jù)線Dl?D6通過IC輸出的信號和GOA電路輸出的信號進(jìn)行充電控制。比如IC輸出的信號為數(shù)據(jù)信號，GOA電路輸出的信號為掃描信號。
[0032]如圖3所示，當(dāng)測試電路關(guān)閉之后，數(shù)據(jù)線Dl?D6由于受到IC和GOA電路的控制，電位在(-5V?5V)之間變化。然而，由于此時測試公共信號輸入端未輸出公共信號，也即薄膜晶體管T9?T14的源極無信號輸入，即處于Floating狀態(tài)。當(dāng)面板在進(jìn)行正常工作時，數(shù)據(jù)線Dl?D6上的電壓在-5V?5V之間變化，ATEN信號為低電平(-7V)。此時，如果Floating端口有很大的負(fù)極性靜電(小于-7V)導(dǎo)入時，使得薄膜晶體管T9?T14的柵極源極之間的電壓Vgs>0，將會導(dǎo)致T9?T14導(dǎo)通，從而使得負(fù)極性的靜電會導(dǎo)入到AA區(qū)Dataline上，導(dǎo)致面板可能會出現(xiàn)顯示畫面的異常的情況，降低了顯示效果。
[0033]同時，由于薄膜晶體管T9?T14的輸入端處于Floating狀態(tài)，由于不受任何信號線控制，因此很有可能造成薄膜晶體管T9?T14漏電增大和不均的情況，進(jìn)而影響AA區(qū)的顯示效果。
[0034]參考圖4，圖4為本發(fā)明的第一種測試電路的電路圖。
[0035]本發(fā)明的測試電路用于對顯示區(qū)域的薄膜晶體管進(jìn)行檢測;也即檢測像素單元的薄膜晶體管是否損壞，所述顯示區(qū)域包括η條數(shù)據(jù)線，其中η大于等于2;
[0036]本發(fā)明的測試電路包括測試公共信號輸入端21、測試時鐘信號輸入端22-26、測試控制端27、η個數(shù)據(jù)輸出端(比如31-36，盡管圖4中僅僅示出6條數(shù)據(jù)線，但是并不能對本發(fā)明的技術(shù)方案構(gòu)成限制，并發(fā)明可以應(yīng)用于大于2條數(shù)據(jù)線的任何一個液晶顯示面板中)、第一靜電控制端28(ATDE)、第二靜電控制端29(ATD0);所述數(shù)據(jù)輸出端用于向?qū)?yīng)的所述數(shù)據(jù)線Dl?D6輸入測試數(shù)據(jù)信號(用于測試)；所述數(shù)據(jù)輸出端與所述數(shù)據(jù)線一一對應(yīng)；
[0037]所述測試公共信號輸入端21輸入的信號為A;測試時鐘信號輸入端22輸入的信號為ACl?AC5;測試控制端27輸入的信號為ATEN;第一靜電控制端28輸入的信號為ATDE、第二靜電控制端29輸入的信號為ATD0;結(jié)合圖5，該測試控制端27通過連接線19與驅(qū)動芯片17連接，第一靜電控制端28以及第二靜電控制端29也分別通過連接線41、42與驅(qū)動芯片17連接；也即信號ATEN、ATDE、ATDO都由驅(qū)動芯片提供。
[0038]返回圖4，所述測試電路還包括:[OO39]信號產(chǎn)生模塊100和200，分別與所述測試公共信號輸入端21、所述測試時鐘信號輸入端22-26連接;所述信號產(chǎn)生模塊用于生成與所述數(shù)據(jù)線對應(yīng)的測試數(shù)據(jù)信號；比如生成6個測試數(shù)據(jù)信號。
[0040 ]控制模塊300，分別與所述測試控制端27以及η個數(shù)據(jù)輸出端31 -36連接，所述控制模塊300用于在所述測試電路處于工作狀態(tài)時，控制所述測試數(shù)據(jù)信號的輸出。也即當(dāng)顯示面板未顯示時，在顯示區(qū)域輸入測試數(shù)據(jù)信號。
[0041 ]靜電抑制模塊400，與所述第一靜電控制端28、所述第二靜電控制端29、所述控制模塊300以及所述信號產(chǎn)生模塊連接，所述靜電抑制模塊400用于在所述測試電路處于非工作狀態(tài)時，阻止所述數(shù)據(jù)輸出端輸出。也即當(dāng)顯示區(qū)域顯示過程中，靜電抑制模塊防止靜電輸入所述數(shù)據(jù)輸出端，從而避免影響顯示效果。
[0042]所述信號產(chǎn)生模塊具有η個輸出端;該輸出端比如為圖4中薄膜晶體管Τ3-Τ8的漏極；
[0043]所述靜電抑制模塊400包括第一靜電抑制單元和第二靜電抑制單元;所述第一靜電抑制單元包括第一薄膜晶體管組?1、？3、？5;
[0044]所述第一薄膜晶體管組中的每個薄膜晶體管的第一抑制輸出端與所述信號產(chǎn)生模塊的第2k+l輸出端中的一個連接;每個所述第一抑制輸出端對應(yīng)一所述第2k+l輸出端；所述第一薄膜晶體管組中的每個薄膜晶體管的輸入端與所述第一靜電控制端連接;其中k大于等于O;所述第一薄膜晶體管組中的每個薄膜晶體管的控制端與所述測試控制端27連接。
[0045]比如PI的輸出端與T3的輸出端連接，P3的輸出端與T5的輸出端連接，P5的輸出端與T7的輸出端連接；即第一薄膜晶體管組中的薄膜晶體管與信號產(chǎn)生模塊奇數(shù)列的輸出端連接;P1、P3、P5的輸入端都連接第一靜電控制端28; P1、P3、P5的控制端都連接測試控制端27。
[0046]所述第二靜電抑制單元包括第二薄膜晶體管組P2、P4、P6;
[0047]所述第二薄膜晶體管組中的每個薄膜晶體管的第二抑制輸出端與所述信號產(chǎn)生模塊的第2k輸出端中的一個連接，每個所述第二抑制輸出端對應(yīng)一所述第2k輸出端;所述第二薄膜晶體管組中的每個薄膜晶體管的輸入端與所述第二靜電控制端連接;所述第二薄膜晶體管組中的每個薄膜晶體管的控制端與所述測試控制端連接。
[0048 ]比如，P2的輸出端與T4的輸出端連接，P4的輸出端與T6的輸出端連接，P6的輸出端與T8的輸出端連接；即第一薄膜晶體管組中的薄膜晶體管與信號產(chǎn)生模塊偶數(shù)列的輸出端連接;P2、P4、P6的輸入端都連接第二靜電控制端29; P2、P4、P6的控制端都連接測試控制端27。
[0049]所述測試時鐘信號輸入端包括m個總測試時鐘信號輸入端，比如22、23;所述信號產(chǎn)生模塊包括第一信號產(chǎn)生單元100和第二信號產(chǎn)生單元200;
[0050]所述第一信號產(chǎn)生單元100包括第三薄膜晶體管組，所述第三薄膜晶體管組包括m個復(fù)用薄膜晶體管;其中所述復(fù)用薄膜晶體管與所述總測試時鐘信號輸入端一一對應(yīng)；
[0051]所述復(fù)用薄膜晶體管的輸入端與所述測試公共信號輸入端21連接，所述復(fù)用薄膜晶體管的控制端與對應(yīng)的所述總測試時鐘信號輸入端連接，其中m大于O。
[0052]所述測試時鐘信號輸入端包括r個子測試時鐘信號輸入端，比如24-26;
[0053]所述第二信號產(chǎn)生單元200包括m個第四薄膜晶體管組，所述第四薄膜晶體管組包括r級分級薄膜晶體管;其中每一級所述分級薄膜晶體管連接一與所述子測試時鐘信號輸入端;所述第四薄膜晶體管組與所述復(fù)用薄膜晶體管一一對應(yīng)；
[0054]同一所述第四薄膜晶體管組中的所述分級薄膜晶體管的輸入端與對應(yīng)的所述復(fù)用薄膜晶體管的輸出端連接，所述分級薄膜晶體管的控制端與對應(yīng)的所述子測試時鐘信號輸入端連接;所述分級薄膜晶體管的輸出端與所述第一抑制輸出端或者所述第二抑制輸出端連接，其中η等于m與r的乘積，r大于O。
[0055]比如當(dāng)面板有6條數(shù)據(jù)線時，所述第一信號產(chǎn)生單元100包括2個薄膜晶體管以及兩個總測試時鐘信號輸入端22、23，所述第二信號產(chǎn)生單元200包括2個薄膜晶體管組，每個薄膜晶體管組包括3個薄膜晶體管以及三個子測試時鐘信號輸入端24-26。所述第一信號產(chǎn)生單元100包括第三薄膜晶體管組，所述第三薄膜晶體管組包括2個復(fù)用薄膜晶體管；其中所述復(fù)用薄膜晶體管與所述總測試時鐘信號輸入端一一對應(yīng)；
[0056]所述復(fù)用薄膜晶體管T1、T2的輸入端與所述測試公共信號輸入端21連接，所述復(fù)用薄膜晶體管Tl的控制端與對應(yīng)的所述總測試時鐘信號輸入端22連接，所述復(fù)用薄膜晶體管Τ2的控制端與對應(yīng)的所述總測試時鐘信號輸入端23連接.
[0057]所述第二信號產(chǎn)生單元200包括2個第四薄膜晶體管組，每個所述第四薄膜晶體管組包括3級分級薄膜晶體管;Τ3為第一個第四薄膜晶體管組的第一級分級薄膜晶體管;Τ4為第一個第四薄膜晶體管組的第二級分級薄膜晶體管;Τ5為第一個第四薄膜晶體管組的第三級分級薄膜晶體管;Τ6為第二個第四薄膜晶體管組的第一級分級薄膜晶體管;Τ7為第二個第四薄膜晶體管組的第二級分級薄膜晶體管;Τ8為第二個第四薄膜晶體管組的第三級分級薄膜晶體管;Τ3、Τ6的控制端連接子測試時鐘信號輸入端26; Τ4、Τ7的控制端連接子測試時鐘信號輸入端25;Τ5、Τ8的控制端連接子測試時鐘信號輸入端24333435的輸入端連接Tl的輸出端;Τ6、Τ7、Τ8的輸入端連接Τ2的輸出端;Τ3輸出端連接PI的輸出端;Τ4輸出端連接Ρ2的輸出端;Τ5輸出端連接Ρ3的輸出端;Τ6輸出端連接Ρ4的輸出端;Τ7輸出端連接Ρ5的輸出端;Τ8輸出端連接Ρ6的輸出端;從而將公共信號A分為6個測試數(shù)據(jù)信號。
[0058]比如當(dāng)面板有8條數(shù)據(jù)線時，所述第一信號產(chǎn)生單元100包括2個薄膜晶體管以及兩個總測試時鐘信號輸入端，所述第二信號產(chǎn)生單元200包括4個薄膜晶體管組，每個薄膜晶體管組包括4個薄膜晶體管以及4個子測試時鐘信號輸入端。
[0059]所述控制模塊300包括第五薄膜晶體管組，所述第五薄膜晶體管組包括η個測試薄膜晶體管；
[0060]所述測試薄膜晶體管的輸入端與對應(yīng)的所述分級薄膜晶體管的輸出端連接，所述測試薄膜晶體管的輸出端與對應(yīng)的所述數(shù)據(jù)輸出端連接，其中所述測試薄膜晶體管的輸出端與所述數(shù)據(jù)輸出端一一對應(yīng)，所述測試薄膜晶體管的控制端與所述測試控制端連接。
[0061]比如，所述第五薄膜晶體管組包括6個測試薄膜晶體管Τ9-Τ14;測試薄膜晶體管Τ9-Τ14的輸入端分別連接分級薄膜晶體管Τ3-Τ8的輸出端中的一個;測試薄膜晶體管Τ9-T14的輸出端分別連接數(shù)據(jù)輸出端31 -36中的一個。
[0062]所述信號產(chǎn)生模塊100、200中的薄膜晶體管為NPN型薄膜晶體管，所述控制模塊300中的薄膜晶體管也為NPN型薄膜晶體管，所述靜電抑制模塊400中的薄膜晶體管為PNP型薄膜晶體管。
[0063]由于通常情況下AA區(qū)像素采用列反轉(zhuǎn)的方式進(jìn)行驅(qū)動，即每一列Pixel采用正負(fù)極性的方式進(jìn)行驅(qū)動，比如第一列和第二列Pixel在一幀內(nèi)的電位極性不同。因此，由于現(xiàn)有測試電路第一列和第二列數(shù)據(jù)線上的測試電路的薄膜晶體管的漏電情況不一樣，而且同一列Pixel正負(fù)幀的漏電情況也不一樣，也會容易造成顯示畫面異常的狀況。
[0064]因此優(yōu)選地，所述數(shù)據(jù)線D1-D6用于在所述測試電路處于非工作狀態(tài)時接收數(shù)據(jù)信號，所述第一靜電控制端輸入的信號根據(jù)第2k+l條數(shù)據(jù)線輸入的數(shù)據(jù)信號設(shè)置、第二靜電控制端輸入的信號根據(jù)第2k條數(shù)據(jù)線輸入的數(shù)據(jù)信號設(shè)置。也即所述第一靜電控制端28輸入的信號根據(jù)奇數(shù)條數(shù)據(jù)線輸入的數(shù)據(jù)信號設(shè)置、第二靜電控制端29輸入的信號根據(jù)偶數(shù)條數(shù)據(jù)線輸入的數(shù)據(jù)信號設(shè)置。從而可以進(jìn)一步提高顯示效果。
[0065]如圖6所示，給出測試電路在255灰階下正幀充電過程中控制模塊的薄膜晶體管TFT工作狀態(tài)的示意圖。在255灰階下，Dl?D6數(shù)據(jù)端口分別充電至+5V、-5V、+5V、-5V、+5V、_5V，此時驅(qū)動芯片分別給+5V的ATDE信號和-5V的ATDO信號。此時薄膜晶體晶體管T9?T14的Vds = 0V，Vgs在-2V?-12V之間變化，此時因此薄膜晶體管T9?T14幾乎沒有漏電的情況，面板顯示不受到測試電路的影響，顯示質(zhì)量得到很大的提升。也即所述第一靜電控制端28輸入的信號與所述第二靜電控制端29輸入的信號大小相等，極性相反。
[0066]如圖7所示，給出測試電路在255灰階下負(fù)幀充電過程中控制模塊的薄膜晶體管TFT工作狀態(tài)的示意圖。在255灰階下，Dl?D6數(shù)據(jù)端口分別充電至-5V、+5V、-5V、+5V、-5V、+5V，此時驅(qū)動芯片分別給-5V的ATDE信號和+5V的ATDO信號。此時薄膜晶體管T9?T14的Vds= 0V，Vgs在-2V?-12V之間變化，此時薄膜晶體管T9?T14幾乎沒有漏電的情況，面板顯示不受到測試電路的影響，顯示質(zhì)量得到很大的提升。
[0067]如圖8所示，給出測試電路在127灰階下正幀充電過程中控制模塊的薄膜晶體管的工作示意圖。在127灰階下，Dl?D6數(shù)據(jù)端口分別充電至+2.5V、-2.5V、+2.5V、-2.5V、+
2.5V、-2.5V，此時驅(qū)動芯片分別給+2.5V的ATDE和-2.5V的ATDO信號。此時薄膜晶體管分析T9?T14的Vds = 0V，Vgs在-4.5V?-9.5V之間變化，此時薄膜晶體管T9?T14幾乎沒有漏電的情況，面板顯示不受到測試電路的影響，顯示質(zhì)量得到很大的提升。
[0068]如圖9所示，給出測試電路在127灰階下負(fù)幀充電過程中控制模塊的薄膜晶體管的工作示意圖。在127灰階下，01?06數(shù)據(jù)端口分別充電至-2.5￥、+2.5￥、-2.5￥、+2.5￥、-2.5￥、+2.5V，此時驅(qū)動芯片分別給-2.5V的ATDE和+2.5V的ATDO信號。此時薄膜晶體管分析T9?T14的Vds = 0V，Vgs在-4.5V?-9.5V之間變化，此時薄膜晶體管T9?T14幾乎沒有漏電的情況，面板顯示不受到測試電路的影響，顯示質(zhì)量得到很大的提升。
[0069]本發(fā)明的測試電路，由于在現(xiàn)有的測試電路的基礎(chǔ)上增加了靜電抑制模塊，通過該模塊控制與每個數(shù)據(jù)線連接的薄膜晶體管的源極的輸入電壓，使得柵極到源極之間的電壓Vgs〈0，從而避免了靜電對顯示畫面的影響，提高了顯示效果。
[0070]參考圖10，圖10為本發(fā)明的第二種測試電路的電路圖。
[0071]本實施例的測試電路也包括信號產(chǎn)生模塊500和600、控制模塊700、靜電抑制模塊800；
[0072]本實施例與上一實施例的區(qū)別在于:所述信號產(chǎn)生模塊中的薄膜晶體管為PNP型薄膜晶體管，所述控制模塊800中的薄膜晶體管也為PNP型薄膜晶體管，所述靜電抑制模塊700中的薄膜晶體管為NPN型薄膜晶體管。
[0073]也即當(dāng)測試電路工作時，ATEN信號為低電平，當(dāng)測試電路不工作時，ATEN信號為高電平。
[0074]具體地，本實施例的具體工作原理與上一實施例的類似，在此不再贅述。
[0075]本發(fā)明的測試電路，由于在現(xiàn)有的測試電路的基礎(chǔ)上增加了靜電抑制模塊，通過該模塊控制與每個數(shù)據(jù)線連接的薄膜晶體管的源極的輸入電壓，使得柵極到源極之間的電壓Vgs〈0，從而避免了靜電對顯示畫面的影響，提高了顯示效果。
[0076]綜上所述，雖然本發(fā)明已以優(yōu)選實施例揭露如上，但上述優(yōu)選實施例并非用以限制本發(fā)明，本領(lǐng)域的普通技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，均可作各種更動與潤飾，因此本發(fā)明的保護范圍以權(quán)利要求界定的范圍為準(zhǔn)。
【主權(quán)項】
1.一種測試電路，其特征在于，包括: 其中所述測試電路用于對顯示區(qū)域的薄膜晶體管進(jìn)行檢測；所述顯示區(qū)域包括η條數(shù)據(jù)線，其中η大于等于2; 測試公共信號輸入端、測試時鐘信號輸入端、測試控制端、η個數(shù)據(jù)輸出端、第一靜電控制端、第二靜電控制端;所述數(shù)據(jù)輸出端用于向?qū)?yīng)的所述數(shù)據(jù)線輸入測試數(shù)據(jù)信號;所述數(shù)據(jù)輸出端與所述數(shù)據(jù)線一一對應(yīng)； 所述測試電路還包括: 信號產(chǎn)生模塊，分別與所述測試公共信號輸入端、所述測試時鐘信號輸入端連接;所述信號產(chǎn)生模塊用于生成與所述數(shù)據(jù)線對應(yīng)的測試數(shù)據(jù)信號； 控制模塊，分別與所述測試控制端以及η個數(shù)據(jù)輸出端連接，所述控制模塊用于在所述測試電路處于工作狀態(tài)時，控制所述測試數(shù)據(jù)信號的輸出； 靜電抑制模塊，與所述第一靜電控制端、所述第二靜電控制端、所述控制模塊以及所述信號產(chǎn)生模塊連接，所述靜電抑制模塊用于在所述測試電路處于非工作狀態(tài)時，阻止所述數(shù)據(jù)輸出端輸出。2.根據(jù)權(quán)利要求1所述的測試電路，其特征在于，所述信號產(chǎn)生模塊具有η個輸出端； 所述靜電抑制模塊包括第一靜電抑制單元和第二靜電抑制單元;所述第一靜電抑制單元包括第一薄膜晶體管組； 所述第一薄膜晶體管組中的每個薄膜晶體管的第一抑制輸出端與所述信號產(chǎn)生模塊的第2k+1輸出端中的一個連接;每個所述第一抑制輸出端對應(yīng)一所述第2k+1輸出端;所述第一薄膜晶體管組中的每個薄膜晶體管的輸入端與所述第一靜電控制端連接;其中k大于等于O; 所述第一薄膜晶體管組中的每個薄膜晶體管的控制端與所述測試控制端連接。3.根據(jù)權(quán)利要求2所述的測試電路，其特征在于，所述第二靜電抑制單元包括第二薄膜晶體管組； 所述第二薄膜晶體管組中的每個薄膜晶體管的第二抑制輸出端與所述信號產(chǎn)生模塊的第2k輸出端中的一個連接，每個所述第二抑制輸出端對應(yīng)一所述第2k輸出端;所述第二薄膜晶體管組中的每個薄膜晶體管的輸入端與所述第二靜電控制端連接； 所述第二薄膜晶體管組中的每個薄膜晶體管的控制端與所述測試控制端連接。4.根據(jù)權(quán)利要求1所述的測試電路，其特征在于，所述測試時鐘信號輸入端包括m個總測試時鐘信號輸入端;所述信號產(chǎn)生模塊包括第一信號產(chǎn)生單元和第二信號產(chǎn)生單元； 所述第一信號產(chǎn)生單元包括第三薄膜晶體管組，所述第三薄膜晶體管組包括m個復(fù)用薄膜晶體管;其中所述復(fù)用薄膜晶體管與所述總測試時鐘信號輸入端一一對應(yīng)； 所述復(fù)用薄膜晶體管的輸入端與所述測試公共信號輸入端連接，所述復(fù)用薄膜晶體管的控制端與對應(yīng)的所述總測試時鐘信號輸入端連接，其中m大于O。5.根據(jù)權(quán)利要求4所述的測試電路，其特征在于，所述測試時鐘信號輸入端包括r個子測試時鐘信號輸入端； 所述第二信號產(chǎn)生單元包括m個第四薄膜晶體管組，所述第四薄膜晶體管組包括r級分級薄膜晶體管;其中每一級所述分級薄膜晶體管連接一與所述子測試時鐘信號輸入端;所述第四薄膜晶體管組與所述復(fù)用薄膜晶體管一一對應(yīng)； 同一所述第四薄膜晶體管組中的所述分級薄膜晶體管的輸入端與對應(yīng)的所述復(fù)用薄膜晶體管的輸出端連接，所述分級薄膜晶體管的控制端與對應(yīng)的所述子測試時鐘信號輸入端連接;所述分級薄膜晶體管的輸出端與所述第一抑制輸出端或者所述第二抑制輸出端連接，其中η等于m與r的乘積，r大于O。6.根據(jù)權(quán)利要求1所述的測試電路，其特征在于，所述控制模塊包括第五薄膜晶體管組，所述第五薄膜晶體管組包括η個測試薄膜晶體管； 所述測試薄膜晶體管的輸入端與對應(yīng)的所述分級薄膜晶體管的輸出端連接，所述測試薄膜晶體管的輸出端與對應(yīng)的所述數(shù)據(jù)輸出端連接，其中所述測試薄膜晶體管的輸出端與所述數(shù)據(jù)輸出端一一對應(yīng)，所述測試薄膜晶體管的控制端與所述測試控制端連接。7.根據(jù)權(quán)利要求1所述的測試電路，其特征在于，所述信號產(chǎn)生模塊中的薄膜晶體管為NPN型薄膜晶體管，所述控制模塊中的薄膜晶體管也為NPN型薄膜晶體管，所述靜電抑制模塊中的薄膜晶體管為PNP型薄膜晶體管。8.根據(jù)權(quán)利要求1所述的測試電路，其特征在于，所述信號產(chǎn)生模塊中的薄膜晶體管為PNP型薄膜晶體管，所述控制模塊中的薄膜晶體管也為PNP型薄膜晶體管，所述靜電抑制模塊中的薄膜晶體管為NPN型薄膜晶體管。9.根據(jù)權(quán)利要求1所述的測試電路，其特征在于，所述數(shù)據(jù)線用于在所述測試電路處于非工作狀態(tài)時接收數(shù)據(jù)信號，所述第一靜電控制端輸入的信號根據(jù)第2k+l條數(shù)據(jù)線輸入的數(shù)據(jù)信號設(shè)置、第二靜電控制端輸入的信號根據(jù)第2k條數(shù)據(jù)線輸入的數(shù)據(jù)信號設(shè)置。10.根據(jù)權(quán)利要求1所述的測試電路，其特征在于， 所述第一靜電控制端輸入的信號與所述第二靜電控制端輸入的信號大小相等，極性相反。
【文檔編號】G01R31/26GK106019115SQ201610549964
【公開日】2016年10月12日
【申請日】2016年7月13日
【發(fā)明人】馬亮, 趙莽
【申請人】武漢華星光電技術(shù)有限公司