一種超低功耗電源檢測電路的制作方法
【專利摘要】本發(fā)明公開了一種超低功耗電源檢測電路，該電路包括電容C1、電阻R1、M1/M2/M3、及M4；其中，電容C1一端連接電源電壓VDD，另一端連接地；電阻R1的一端連接VDD，另一端連接M1的漏極；M1的柵極連接VDD，源極連接M2的漏極，漏極連接電阻R1；M2的柵極連接自身的漏極，源極連接地，漏極連接到M1的源極。此電路解決了電路復(fù)雜、面積大、功耗大、斷電后不能長時間保存數(shù)據(jù)等問題。
【專利說明】
一種超低功耗電源檢測電路
技術(shù)領(lǐng)域
[0001]本發(fā)明屬于電源檢測的技術(shù)領(lǐng)域，特別涉及一種低功耗的電源檢測電路。
【背景技術(shù)】
[0002]在半導(dǎo)體集成電路中，內(nèi)置電源檢測電路，用于檢測電源電壓的情況，如果電源電壓過低小于檢測值則輸出相應(yīng)信號，電子系統(tǒng)則根據(jù)此信號復(fù)位或者關(guān)閉系統(tǒng)；如果電源電壓到達(dá)檢測值則輸出相應(yīng)信號，電子系統(tǒng)則根據(jù)此信號開啟。
[0003]如專利申請201520696767.2公開的一種印刷機電源檢測電路，該印刷機電源檢測電路，包括電源報警模塊、檢測電路，所述電源報警模塊包括電源輸入端J1、電鈴U2、三極管Ql、三極管Q2，所述檢測電路包括電容Cl、電容C2、電阻Rl、電阻R2、電阻R3、電阻R4、電阻R5、場效應(yīng)管Q3、場效應(yīng)管Q4、繼電器K1、與門U1。其對于具體的電路實現(xiàn)方式，是通過電容、電阻和場效應(yīng)管來實現(xiàn)的，存在著電路復(fù)雜，占用面積大，功耗大的缺陷。
[0004]再如圖1所示，是現(xiàn)有的電源檢測電路，由電容、分壓電阻、基準(zhǔn)電壓產(chǎn)生電路、比較器組成，分壓電阻對電源電壓VDD進(jìn)行分壓，然后通過比較器COM與基準(zhǔn)電壓VREF比較，如果VDD減小到一定閾值，比較器輸出VOUT為低電平;如果VDD在正常范圍，比較器輸出VOUT為高電平。此電路復(fù)雜，占用面積大，功耗大。
[0005]同時，在特定應(yīng)用場合中，在VDD斷電后，要求利用電容在較長時間內(nèi)保持一定電壓值，便于系統(tǒng)的數(shù)據(jù)寄存器保存數(shù)據(jù)。圖1所示電路中，由于功耗較大，VDD斷電后，很快將電容上的電荷放掉，直到VDD電壓為零，這樣導(dǎo)致系統(tǒng)的數(shù)據(jù)寄存器丟失數(shù)據(jù)。

【發(fā)明內(nèi)容】

[0006]為解決上述問題，本發(fā)明的目的在于提供一種超低功耗電源檢測電路，該電路解決了電路復(fù)雜、面積大、功耗大、斷電后不能長時間保存數(shù)據(jù)等問題。
[0007]為實現(xiàn)上述目的，本發(fā)明的技術(shù)方案如下。
[0008]一種超低功耗電源檢測電路，其特征在于該電路包括電容Cl、電阻Rl、M1/M2/M3、及M4;其中，電容CI 一端連接電源電壓VDD，另一端連接地；電阻Rl的一端連接VDD，另一端連接Ml的漏極;Ml的柵極連接VDD，源極連接M2的漏極，漏極連接電阻Rl ;M2的柵極連接自身的漏極，源極連接地，漏極連接到Ml的源極;M3的柵極連接VA，源極連接地，漏極連接到M4的漏極;M4的柵極連接VA，源極連接VDD，漏極連接到M3的漏極。此電路解決了電路復(fù)雜、面積大、功耗大、斷電后不能長時間保存數(shù)據(jù)等問題。
[0009 ] 所述VA為RI和MI的漏極連接節(jié)點，M2的漏極和MI的源極連接點為VB，M3和M4的漏極連接點為輸出信號VOUT。
[0010]所述M1/M2/M3 為 NMOS 管，所述 M4 為 PMOS 管。
[0011]作用原理為:
[0012]電源電壓VDD開始從O上升，NMOS管Ml、M2、M3的柵源電壓未達(dá)到開啟閾值均處于截止?fàn)顟B(tài)，PMOS管M4的柵源電壓也未達(dá)到開啟閾值處于截止?fàn)顟B(tài)，這時VA跟隨VDD上升，而VB、VOUT均為低電平。
[0013]當(dāng)電源電壓VDD上升到大于Ml的開啟閾值，Ml開始導(dǎo)通，M2未導(dǎo)通，M3也開始導(dǎo)通，而M4處于截止，這時VA繼續(xù)跟隨VDD上升，VB等于VDD減去Ml的開啟閾值，VOUT繼續(xù)保持低電平。
[0014]當(dāng)電源電壓VDD上升到大于Ml與M2開啟閾值之和，Ml導(dǎo)通，M2導(dǎo)通，M3也導(dǎo)通，而M4仍處于截止，這時VA等于VDD減去電阻Rl的壓降，VB等于VDD減去Ml的柵源電壓，VOUT繼續(xù)保持低電平。
[0015]當(dāng)電源電壓VDD繼續(xù)上升，直到PMOS管M4導(dǎo)通且把VOUT上拉到高電平，這時Ml、M2、M3也均已導(dǎo)通，VA等于VDD減去電阻Rl的壓降，VB等于VDD減去Ml的柵源電壓。此時VDD即達(dá)至IJ 了電源檢測值，由于VOUT輸出高電平，其做連接的電子系統(tǒng)解除復(fù)位而開啟。
[0016]電容Cl具有電源濾波作用以及存儲電荷作用。當(dāng)電源電壓VDD斷電后，由于電子系統(tǒng)的功耗，VDD電壓下降。當(dāng)VDD電壓下降到電源檢測值以下，PMOS管M4截止，而M1、M2、M3仍導(dǎo)通，這時VOUT被M3下拉到低電平，電子系統(tǒng)的其他電路關(guān)閉，只有所述的超低功耗電源檢測電路仍然產(chǎn)生功耗。VDD電壓繼續(xù)下降到略小Ml與M2開啟閾值之和，Ml、M2、M4均截止，M3仍然導(dǎo)通使得VOUT保持低電平，這時所述超低功耗電源檢測電路全部支路無電流，電子系統(tǒng)的其他電路早已關(guān)閉。因此，電容CI上的電荷得以長時間保持，VDD電壓長時間維持在略小Ml與M2開啟閾值之和的水平，此電壓可以保證電子系統(tǒng)中數(shù)據(jù)寄存器的數(shù)據(jù)得以保存。
[0017]所以，本發(fā)明所提供的超低功耗電源檢測電路，構(gòu)造簡單，易于實現(xiàn);通過電路的簡單組合解決了現(xiàn)有電路復(fù)雜、面積大、功耗大、斷電后不能長時間保存數(shù)據(jù)等問題。
【附圖說明】
[0018]圖1是現(xiàn)有技術(shù)所實施的電路圖。
[0019]圖2是本發(fā)明所實施的電路圖。
【具體實施方式】
[0020]為了使本發(fā)明的目的、技術(shù)方案及優(yōu)點更加清楚明白，以下結(jié)合附圖及實施例，對本發(fā)明進(jìn)行進(jìn)一步詳細(xì)說明。應(yīng)當(dāng)理解，此處所描述的具體實施例僅僅用以解釋本發(fā)明，并不用于限定本發(fā)明。
[0021]請參照圖2所示，為本發(fā)明所實施的超低功耗電源檢測電路，該電路包括電容Cl、電阻Rl、NMOS 管 Ml /M2/M3、PMOS 管 M4。
[0022]其中，電容Cl一端連接電源電壓VDD，另一端連接地。
[0023 ]電阻Rl的一端連接VDD，另一端連接Ml的漏極。
[0024]匪OS管MI的柵極連接VDD，源極連接M2的漏極，漏極連接電阻RI。RI和MI的漏極連接節(jié)點，即為VA。
[0025]NMOS管M2的柵極連接自身的漏極，源極連接地，漏極連接到Ml的源極。M2的漏極和Ml的源極連接點，即為VB。
[0026]NMOS管M3的柵極連接VA，源極連接地，漏極連接到M4的漏極。
[0027]PMOS管M4的柵極連接VA，源極連接VDD，漏極連接到M3的漏極J3和M4的漏極連接點，即為輸出信號VOUT。
[0028]該電路工作時，電源電壓VDD開始從O上升，此時，NMOS管Ml、M2、M3的柵源電壓未達(dá)到開啟閾值均處于截止?fàn)顟B(tài)，PMOS管M4的柵源電壓也未達(dá)到開啟閾值處于截止?fàn)顟B(tài)，這時VA跟隨VDD上升，而VB、V0UT均為低電平。
[0029]當(dāng)電源電壓VDD上升到大于Ml的開啟閾值，Ml開始導(dǎo)通，M2未導(dǎo)通，M3也開始導(dǎo)通，而M4處于截止，這時VA繼續(xù)跟隨VDD上升，VB等于VDD減去Ml的開啟閾值，VOUT繼續(xù)保持低電平。
[0030]當(dāng)電源電壓VDD上升到大于Ml與M2開啟閾值之和，Ml導(dǎo)通，M2導(dǎo)通，M3也導(dǎo)通，而M4仍處于截止，這時VA等于VDD減去電阻Rl的壓降，VB等于VDD減去Ml的柵源電壓，VOUT繼續(xù)保持低電平。
[0031]當(dāng)電源電壓VDD繼續(xù)上升，直到PMOS管M4導(dǎo)通且把VOUT上拉到高電平，這時Ml、M2、M3也均已導(dǎo)通，VA等于VDD減去電阻Rl的壓降，VB等于VDD減去Ml的柵源電壓。此時VDD即達(dá)到了電源檢測值，由于VOUT輸出高電平，電子系統(tǒng)解除復(fù)位而開啟。
[0032]由于電容Cl具有電源濾波作用以及存儲電荷作用。當(dāng)電源電壓VDD斷電后，由于電子系統(tǒng)的功耗，VDD電壓下降。當(dāng)VDD電壓下降到電源檢測值以下，PMOS管M4截止，而Ml、M2、M3仍導(dǎo)通，這時VOUT被M3下拉到低電平，電子系統(tǒng)的其他電路關(guān)閉，只有所述的超低功耗電源檢測電路仍然產(chǎn)生功耗。VDD電壓繼續(xù)下降到略小Ml與M2開啟閾值之和，Ml、M2、M4均截止，M3仍然導(dǎo)通使得VOUT保持低電平，這時所述超低功耗電源檢測電路全部支路無電流，電子系統(tǒng)的其他電路早已關(guān)閉。
[0033 ]因此，電容Cl上的電荷得以長時間保持，VDD電壓長時間維持在略小Ml與M2開啟閾值之和的水平，此電壓可以保證電子系統(tǒng)中數(shù)據(jù)寄存器的數(shù)據(jù)得以保存。
[0034]總之，本發(fā)明除了能夠解決了現(xiàn)有電路復(fù)雜、面積大、功耗大、斷電后不能長時間保存數(shù)據(jù)等問題外，其所實施的電路結(jié)構(gòu)簡單、易于實現(xiàn)。
[0035]以上所述僅為本發(fā)明的較佳實施例而已，并不用以限制本發(fā)明，凡在本發(fā)明的精神和原則之內(nèi)所作的任何修改、等同替換和改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。
【主權(quán)項】
1.一種超低功耗電源檢測電路，其特征在于該電路包括電容Cl、電阻Rl、M1/M2/M3、及M4;其中，電容CI 一端連接電源電壓VDD，另一端連接地；電阻RI的一端連接VDD，另一端連接Ml的漏極;Ml的柵極連接VDD，源極連接M2的漏極，漏極連接電阻Rl ;M2的柵極連接自身的漏極，源極連接地，漏極連接到Ml的源極;M3的柵極連接VA，源極連接地，漏極連接到M4的漏極;M4的柵極連接VA，源極連接VDD，漏極連接到M3的漏極。2.如權(quán)利要求1所述的超低功耗電源檢測電路，其特征在于所述VA為Rl和Ml的漏極連接節(jié)點，M2的漏極和Ml的源極連接點為VB，M3和M4的漏極連接點為輸出信號VOUT。3.如權(quán)利要求1所述的超低功耗電源檢測電路，其特征在于所述M1/M2/M3為NMOS管，所述M4為PMOS管。
【文檔編號】G01R31/40GK105891734SQ201610220445
【公開日】2016年8月24日
【申請日】2016年4月11日
【發(fā)明人】陸讓天
【申請人】芯?？萍迹ㄉ钲冢┕煞萦邢薰?br>