線性調(diào)頻信號(hào)極坐標(biāo)格式成像算法的fpga實(shí)現(xiàn)方法
【專利摘要】本發(fā)明涉及一種線性調(diào)頻信號(hào)極坐標(biāo)格式成像算法的FPGA實(shí)現(xiàn)方法，屬于SAR成像技術(shù)領(lǐng)域以及數(shù)字信號(hào)處理技術(shù)領(lǐng)域。該方法包括如下步驟:（1）利用上位機(jī)將雷達(dá)參數(shù)列表和原始雷達(dá)回波數(shù)據(jù)通過(guò)以太網(wǎng)發(fā)送給FPGA；(2)進(jìn)行參數(shù)模塊處理，計(jì)算得到距離向和方位模塊所要用到的,,，，和；(3)進(jìn)行距離向尺度變換處理；(4)進(jìn)行方位向插值處理；(5)進(jìn)行兩維FFT成像；(6)利用以太網(wǎng)將處理完的數(shù)據(jù)傳回上位機(jī)中，進(jìn)行直方圖均衡，在上位機(jī)上顯示最后的成像結(jié)果圖。該方法實(shí)現(xiàn)了極坐標(biāo)格式算法針對(duì)線性調(diào)頻信號(hào)的硬件實(shí)時(shí)成像處理,同時(shí)提出將參數(shù)列表由上位機(jī)發(fā)送的方式，方便用戶對(duì)參數(shù)進(jìn)行實(shí)時(shí)修改，而無(wú)需修改FPGA代碼。
【專利說(shuō)明】
線性調(diào)頻信號(hào)極坐標(biāo)格式成像算法的FPGA實(shí)現(xiàn)方法
技術(shù)領(lǐng)域
[0001] 本發(fā)明涉及一種線性調(diào)頻信號(hào)極坐標(biāo)格式成像算法的FPGA實(shí)現(xiàn)方法，屬于SAR成 像技術(shù)領(lǐng)域以及數(shù)字信號(hào)處理技術(shù)領(lǐng)域。
【背景技術(shù)】
[0002] 合成孔徑雷達(dá)（SAR)是利用信號(hào)處理技術(shù)對(duì)地面景物進(jìn)行成像的高分辨雷達(dá)。由 于合成孔徑雷達(dá)不受光照和氣候條件的限制，不僅能夠獲得比擬光學(xué)照片的大面積高分辨 的圖像，而且具有穿透遮蔽物的能力，在地球遙感、戰(zhàn)場(chǎng)感知、海洋測(cè)繪等領(lǐng)域有著廣泛的 應(yīng)用。合成孔徑雷達(dá)有多種工作模式，其中聚束模式是通過(guò)控制天線波束指向，使雷達(dá)發(fā)射 能量持續(xù)照射同一場(chǎng)景，從而獲得很大的合成孔徑。極坐標(biāo)格式算法是一種經(jīng)典的聚束SAR 成像算法。傳統(tǒng)的極坐標(biāo)格式算法通常通過(guò)兩維插值和兩維快速傅里葉變換(FFT)實(shí)現(xiàn)，由 于插值精度不夠造成的空頻相位誤差使得圖像質(zhì)量下降，但是提高插值精度又會(huì)降低算法 的運(yùn)算效率。為了改善這一限制，提出了尺度變換的方法，它在處理過(guò)程中能夠避免插值運(yùn) 算。尺度變換的方法在距離向以三次FFT(快速傅里葉變換）的代價(jià)代替插值，但在方位向依 然需要使用SINC(辛格)插值的方法。因?yàn)樵谡齻?cè)視和斜視情況下，距離向重采樣都是實(shí)現(xiàn) 距離頻率的尺度變換，因此在兩種情況下都能夠利用尺度變換原理來(lái)實(shí)現(xiàn)距離向重采樣， 然而對(duì)于方位向而言，在斜視情況下，需要預(yù)先進(jìn)行一次重采樣。因此，在大斜視情況下僅 僅利用尺度變換原理并不能實(shí)現(xiàn)方位向的重采樣。
[0003] 可編程邏輯器件(FPGA)是一種數(shù)字電路，它可以由用戶進(jìn)行編程和配置，利用它 可以解決不同的邏輯設(shè)計(jì)問(wèn)題。同時(shí)FPGA性能優(yōu)越，可采用并行的方式進(jìn)行數(shù)字信號(hào)處理， 滿足雷達(dá)數(shù)據(jù)處理實(shí)時(shí)性的要求
【發(fā)明內(nèi)容】
[0004] 本發(fā)明提出了一種線性調(diào)頻信號(hào)極坐標(biāo)格式成像算法的FPGA實(shí)現(xiàn)方法，該方法結(jié) 合雷達(dá)信號(hào)處理的特點(diǎn)及FPGA硬件優(yōu)勢(shì)，實(shí)現(xiàn)了極坐標(biāo)格式算法針對(duì)線性調(diào)頻信號(hào)的硬件 實(shí)時(shí)處理，同時(shí)提出將參數(shù)列表由上位機(jī)發(fā)送的方式，方便用戶對(duì)參數(shù)進(jìn)行實(shí)時(shí)修改，而無(wú) 需修改FPGA代碼。
[0005] 本發(fā)明為解決其技術(shù)問(wèn)題采用如下技術(shù)方案：
[0006] -種線性調(diào)頻信號(hào)極坐標(biāo)格式成像算法的FPGA實(shí)現(xiàn)方法，包括以下幾個(gè)步驟：
[0007] (1)利用上位機(jī)讀取雷達(dá)參數(shù)列表并將它通過(guò)以太網(wǎng)接口寫(xiě)入到FPGA板卡上的參 數(shù)寄存器中；
[0008] (2)再次利用上位機(jī)將原始雷達(dá)回波數(shù)據(jù)通過(guò)以太網(wǎng)接口傳輸?shù)紽PGA板卡上的 DDR內(nèi)存條中；
[0009] (3)將參數(shù)寄存中的數(shù)據(jù)傳給參數(shù)計(jì)算模塊，計(jì)算得到距離向和方位模塊所要用 到的坐標(biāo)軸距離向快時(shí)間τ，距離向尺度變換頻率軸^，距離向插值頻率軸f x，距離向尺度因 子心，雷達(dá)與目標(biāo)實(shí)時(shí)距離^，調(diào)頻斜率K;
[0010] (4)進(jìn)行距離向處理；
[0011] (5)進(jìn)行方位向處理：
[0012] (6)進(jìn)行兩維FFT成像；
[0013] (7)利用以太網(wǎng)將處理完的數(shù)據(jù)傳回上位機(jī)中，進(jìn)行直方圖均衡，在上位機(jī)上顯示 最后的成像結(jié)果圖。
[0014]所述步驟(4)的具體過(guò)程如下：
[0015] a、利用參數(shù)模塊的距離向快時(shí)間τ，計(jì)算二次相位函數(shù)(i>scl存入FIF0(First In First Out先進(jìn)先出）中緩存；
[0016] b、從DDR中讀取一個(gè)脈沖的原始回波數(shù)據(jù)，長(zhǎng)度為32768;
[0017] c、利用CORDIC(Coordinate Rotation Digital Computer坐標(biāo)旋轉(zhuǎn)數(shù)字計(jì)算方 法）IP(Intelligence Property知識(shí)產(chǎn)權(quán))核將這一個(gè)脈沖與二次相位函數(shù)Φ sc；i進(jìn)行復(fù)數(shù) 相乘；
[0018] d、利用FFT IP(快速傅里葉變換IP)核對(duì)步驟(c)的結(jié)果做快速傅里葉變換；
[00?9 ] e、在步驟(d)的同時(shí)計(jì)算濾波函數(shù)Hi;
[0020] f、將濾波函數(shù)Hi與步驟(d)的結(jié)果相乘輸入進(jìn)FFT IP核中，其中FFT IP核被設(shè)置 成流水線模式，最大處理長(zhǎng)度為32768點(diǎn);計(jì)算二次相位函數(shù)，將步驟(f)的結(jié)果與二次 相位函數(shù)Φ ins相乘；
[0021] g、對(duì)步驟(g)的結(jié)果做傅里葉逆變化，截取結(jié)果的32768點(diǎn)中的8192個(gè)有效點(diǎn)；
[0022] h、將步驟(h)的結(jié)果乘以濾波函數(shù)H2,將最終的結(jié)果以轉(zhuǎn)置的方式寫(xiě)入到DDR內(nèi)存 條中；
[0023] i、重復(fù)步驟(a)-(i)，直到處理完所有距離向脈沖數(shù)據(jù)。
[0024]所述步驟(5)的具體過(guò)程如下：
[0025] A、初始化數(shù)據(jù)RAM(隨機(jī)存儲(chǔ)內(nèi)存)表與小數(shù)RAM表，將其內(nèi)部元素都置0;同時(shí)初始 化SINC插值系數(shù)RAM表，采用8點(diǎn)插值結(jié)構(gòu)，量化位移為待插點(diǎn)間隔的1/16;
[0026] B、從DDR內(nèi)存中以轉(zhuǎn)置的方式讀取一個(gè)距離門(mén)的數(shù)據(jù)；
[0027] C、計(jì)算采樣點(diǎn)的頻率軸fy，將計(jì)算結(jié)果從浮點(diǎn)數(shù)轉(zhuǎn)成定點(diǎn)數(shù)，以定點(diǎn)數(shù)的整數(shù)部 分作為地址，將一個(gè)距離門(mén)數(shù)據(jù)存進(jìn)8個(gè)1024大小的RAM中，將定點(diǎn)數(shù)的小數(shù)部分以同樣的 方式存進(jìn)8個(gè)1024大小的RAM中，分別形成數(shù)據(jù)RAM表與小數(shù)RAM表；
[0028] D、根據(jù)待插頻率軸η的大小，在數(shù)據(jù)RAM表中找到8個(gè)數(shù)，以同樣的方式在小數(shù)RAM 表中找到對(duì)應(yīng)的8個(gè)數(shù)，以小數(shù)表中的8個(gè)數(shù)作為索引，找到SINC插值系數(shù)表中8個(gè)量化值， 將RAM表中8個(gè)數(shù)與SINC表中的量化值對(duì)應(yīng)相乘并相加，就是該待插點(diǎn)η對(duì)應(yīng)的數(shù)據(jù)值；
[0029] Ε、重復(fù)步驟(D)，直到計(jì)算完整個(gè)待插頻率軸的值，將結(jié)果以連續(xù)存儲(chǔ)的方式寫(xiě)進(jìn) DDR 中；
[0030] F、重復(fù)步驟(Β)--(Ε)步驟，直到完成所有數(shù)據(jù)處理。
[0031]所述步驟(6)的具體過(guò)程如下：
[0032] 1)從DDR中讀一個(gè)距離門(mén)數(shù)據(jù)，進(jìn)行方位向傅里葉變換，寫(xiě)進(jìn)DDR中，重復(fù)該步驟直 到處理完所有的數(shù)據(jù)；
[0033] 2)從DDR中讀一個(gè)脈沖數(shù)據(jù)，進(jìn)行距離向逆傅里葉變換，寫(xiě)進(jìn)DDR中，重復(fù)該步驟直 到處理完所有的脈沖。
[0034]本發(fā)明的有益效果如下：
[0035] 1、本發(fā)明利用FPGA強(qiáng)大的數(shù)字信號(hào)處理能力實(shí)現(xiàn)了合成孔徑雷達(dá)實(shí)時(shí)成像。由于 合成孔徑雷達(dá)能夠滿足在各種復(fù)雜氣象條件下對(duì)地表環(huán)境的觀測(cè)，突破傳統(tǒng)光學(xué)成像的限 制，因此在環(huán)境監(jiān)測(cè)、資源勘探、應(yīng)急救災(zāi)、地形測(cè)繪等民用領(lǐng)域具有廣泛的應(yīng)用前景。 [0036] 2、本發(fā)明提出了一種實(shí)時(shí)修改雷達(dá)參數(shù)的模式，能夠滿足機(jī)載雷達(dá)在飛行過(guò)程中 變換參數(shù)時(shí)的數(shù)據(jù)實(shí)時(shí)處理要求。本發(fā)明將基本的雷達(dá)參數(shù)作為輸入變量，利用FPGA計(jì)算 由基本雷達(dá)參數(shù)得到的各個(gè)變量，然后進(jìn)行算法處理，因此無(wú)需修改代碼。本發(fā)明在處理 2GB大小的數(shù)據(jù)時(shí)，處理時(shí)間為11.6s，能夠滿足實(shí)時(shí)成像的需求。
【附圖說(shuō)明】
[0037]圖1為聚束SAR的幾何模型示意圖。
[0038]圖2為算法硬件實(shí)現(xiàn)結(jié)構(gòu)框圖。
[0039] 圖3(a)為讀DDR時(shí)序圖，圖3(b)為寫(xiě)DDR時(shí)序圖。
[0040] 圖4(a)為距離向處理流程圖，圖4(b)為方位向處理流程圖。
【具體實(shí)施方式】
[0041 ]下面結(jié)合附圖對(duì)本發(fā)明創(chuàng)造做進(jìn)一步詳細(xì)說(shuō)明。
[0042]本發(fā)明是直接采樣線性調(diào)頻信號(hào)的極坐標(biāo)格式算法的FPGA實(shí)現(xiàn)，圖1是聚束SAR的 幾何模型，雷達(dá)參數(shù)列表如下表1所示。在圖1中，飛機(jī)從A點(diǎn)飛到C點(diǎn)，B點(diǎn)表示載機(jī)實(shí)時(shí)位 置，Rref為參考距離，Η為載機(jī)飛行高度。
[0044]表1雷達(dá)回波數(shù)據(jù)參數(shù)列表
[0045]本發(fā)明硬件結(jié)構(gòu)如圖2所示。硬件實(shí)現(xiàn)平臺(tái)是采用賽林思(Xi 1 inx)公司的VIRTEX 7系列芯片構(gòu)建的一套通用數(shù)字信號(hào)處理系統(tǒng)。軟件平臺(tái)使用了微軟公司的微軟基礎(chǔ)庫(kù)類(lèi) (MFC)編程框架編寫(xiě)了一個(gè)上位機(jī)應(yīng)用程序。利用了套接字原理實(shí)現(xiàn)了 UDP/IP(用戶數(shù)據(jù) 報(bào))數(shù)據(jù)傳輸協(xié)議。上位機(jī)的作用是在電腦上將數(shù)據(jù)發(fā)送給FPGA開(kāi)發(fā)板處理并接收處理完 的數(shù)據(jù)進(jìn)行顯示。
[0046]在上位機(jī)的代碼設(shè)計(jì)中，分成五個(gè)模塊，分別是:設(shè)置IP地址及端口號(hào)，設(shè)置雷達(dá) 參數(shù)列表，文件選擇模塊，信息提示框以及顯示成像結(jié)果圖模塊。首先利用上位機(jī)設(shè)置IP地 址及端口號(hào)，建立起電腦與FPGA開(kāi)發(fā)板之間的數(shù)據(jù)連接通道。提示建立成功后，設(shè)置雷達(dá)參 數(shù)列表然后將參數(shù)列表發(fā)送到FPGA。然后再通過(guò)文件選擇模塊將雷達(dá)回波數(shù)據(jù)通過(guò)以太網(wǎng) 發(fā)送給FPGA的DDR(雙倍速率同步動(dòng)態(tài)隨機(jī)存取內(nèi)存)模塊。信息提示框用來(lái)進(jìn)行人機(jī)交互， 顯示成像結(jié)果圖模塊用來(lái)顯示經(jīng)過(guò)FPGA處理后的數(shù)據(jù)所成的圖。
[0047]在FPGA代碼的設(shè)計(jì)中，分成以太網(wǎng)模塊，DDR模塊，算法處理以及時(shí)鐘模塊。其中以 太網(wǎng)模塊利用了Xi 1 inx公司提供的三態(tài)以太網(wǎng)（Tri-Mode Ethernet MAC) IP核以及用戶數(shù) 據(jù)報(bào)協(xié)議(UDP)和接收緩沖區(qū)（RX_FIF0)和發(fā)送緩沖區(qū)（TX_FIF0)來(lái)完成數(shù)據(jù)收發(fā)功能。DDR 模塊使用了Xi 1 inx公司提供了DDR3內(nèi)存接口（MIG)解決方案。該解決方案提供了內(nèi)存控制 器和物理層設(shè)計(jì)，用戶基于該方案可以直接對(duì)DDR內(nèi)存進(jìn)行操作。由于單個(gè)雷達(dá)數(shù)據(jù)是 64bit的浮點(diǎn)型數(shù)，為了方便算法模塊讀取，在該解決方案上編寫(xiě)了一套DDR接口，該接口包 含了一些控制邏輯和寫(xiě)緩沖區(qū)(WR_FIF0)以及讀緩沖區(qū)（RD_FIF0)。同時(shí)因?yàn)槔走_(dá)回波數(shù)據(jù) 經(jīng)過(guò)距離向處理后需要將矩陣轉(zhuǎn)置后輸入方位向模塊，因此在DDR接口里也設(shè)計(jì)了如何進(jìn) 行轉(zhuǎn)置模式的讀寫(xiě)。利用接口時(shí)序圖，如圖3所示，就可以控制將數(shù)據(jù)以連續(xù)或者轉(zhuǎn)置的方 式讀出或者寫(xiě)進(jìn)DDR。圖3(a)為讀DDR時(shí)序圖，當(dāng)檢測(cè)到read_availabl e信號(hào)有效時(shí)，設(shè)置 start_trigger為高，則ddr_busy信號(hào)被置高，幾個(gè)時(shí)鐘后data_rdy有效，此時(shí)設(shè)置read_en 為高，貝U可以將第一個(gè)數(shù)據(jù)Data 1從DDR讀出，r ead_da ta_va 1 i d表示該數(shù)據(jù)有效，以此類(lèi)推 讀出所需要的數(shù)據(jù)。圖3(b)為寫(xiě)DDR時(shí)序圖，首先將start_trigger信號(hào)置高，此時(shí)可以輸入 需要寫(xiě)進(jìn)DDR的數(shù)據(jù)，以￥1^6_(^丨3_^11(1表示數(shù)據(jù)有效的信號(hào)，'\￥1'；^6_；^111811表示一幀數(shù) 據(jù)結(jié)束信號(hào)，以此類(lèi)推寫(xiě)入所有的數(shù)據(jù)。為了加快速率，在DDR模塊設(shè)計(jì)中使用了流水結(jié)構(gòu) 的讀寫(xiě)模式，支持兩個(gè)脈沖數(shù)據(jù)的同時(shí)計(jì)算。
[0048]在進(jìn)行距離向處理之前先進(jìn)行參數(shù)模塊的計(jì)算。將之前緩存在參數(shù)寄存中的數(shù)據(jù) 傳給參數(shù)計(jì)算模塊，利用浮點(diǎn)型(FLOATING-POINT) IP核實(shí)現(xiàn)浮點(diǎn)數(shù)的四則運(yùn)算以及三角函 數(shù)的運(yùn)算，得到距離向快時(shí)間τ，距離向尺度變化呢頻率軸，距離向插值頻率軸fx以及距離 向尺度因子，雷達(dá)與目標(biāo)實(shí)時(shí)距離R a，調(diào)頻斜率K這些量，將這些變量緩存在RAM當(dāng)中，等待 距離向與方位向模塊進(jìn)行讀取。
[0049]距離向處理流程如圖4(a)所示，采用了尺度變換的原理。首先需要根據(jù)上位機(jī)發(fā) 送的參數(shù)，計(jì)算二次相位函數(shù)以及濾波函數(shù)，其次從DDR中讀出一個(gè)脈沖的數(shù)據(jù)，根據(jù)距離 向處理流程，經(jīng)過(guò)復(fù)數(shù)相乘以及傅里葉變換之后將距離向處理過(guò)的脈沖再次寫(xiě)進(jìn)DDR中。由 于原始回波數(shù)據(jù)占用的內(nèi)存空間為0-2G，為了不覆蓋原始回波數(shù)據(jù)，因此距離向處理完的 數(shù)據(jù)寫(xiě)入的內(nèi)存空間為2G-2.5G。具體處理步驟如下：
[0050] (a)利用參數(shù)模塊的變量計(jì)算二次相位函數(shù)錢(qián)_:
[0052]式中τ為距離向快時(shí)間，為距離向尺度因子，Ra為雷達(dá)與目標(biāo)實(shí)時(shí)距離，k為調(diào)頻 斜率，c為光速。
[0053] (b)讀取一個(gè)脈沖長(zhǎng)度的原始回波數(shù)據(jù)，長(zhǎng)度為32768點(diǎn)，將原始回波數(shù)據(jù)與二次 相位函數(shù)Φ scd進(jìn)行復(fù)數(shù)相乘。
[0054] (c)對(duì)(b)的結(jié)果做32768點(diǎn)傅里葉變換。
[0055] (d)將(c)的結(jié)果乘以濾波函數(shù)：
[0057] 式中為距離向頻率軸。
[0058] (e)對(duì)(d)的結(jié)果做32768點(diǎn)傅里葉逆變換。
[0059] (f)將(e)的結(jié)果乘以二次相位函數(shù)：
[0060]
[0061]式中fc為發(fā)射脈沖頻率。
[0062] (g)對(duì)(f)的結(jié)果截取其中的8192點(diǎn)數(shù)據(jù)存入FIF0中緩存。
[0063] (h)通過(guò)FFT IP核的控制信號(hào)，將其由原來(lái)的32768點(diǎn)FFT運(yùn)算變?yōu)?192點(diǎn)的運(yùn)算， 這樣的目的是復(fù)用FFT IP核，節(jié)省FPGA片內(nèi)RAM資源。然后對(duì)(g)的結(jié)果做8192點(diǎn)的傅里葉 變換。
[0064] (i)計(jì)算濾波函數(shù)：
[0065]
[0066] 式中，截?cái)嗪蟮念l率軸，λ為波長(zhǎng)。將(h)結(jié)果與濾波函數(shù)進(jìn)行復(fù)數(shù)相乘。
[0067] (j)重復(fù)步驟(a)-(i)，直到處理完所有距離向脈沖數(shù)據(jù)。
[0068] 方位向處理流程如圖4(b)所示，采用了SINC插值的原理。本發(fā)明采用了8點(diǎn)SINC插 值結(jié)構(gòu)，插值系數(shù)表如表2所;^。
[0070] 表2 SINC插值系數(shù)表
[0071] 首先計(jì)算輸入進(jìn)插值核的頻率軸fy，根據(jù)fy整數(shù)部分尋址原始回波數(shù)據(jù)、小數(shù)部分 尋址插值核系數(shù)，在同一個(gè)時(shí)鐘周期取出一組回波數(shù)據(jù)和插值系數(shù)進(jìn)行相乘后進(jìn)入后續(xù)并 行加法樹(shù)即可得到插值結(jié)果。具體處理步驟如下：
[0072] (a)初始化數(shù)據(jù)RAM表與小數(shù)RAM表，將其內(nèi)部元素都置0。同時(shí)初始化SINC插值系 數(shù)RAM表，采用8點(diǎn)插值核，量化位移為待插點(diǎn)間隔的1/16。
[0073] (b)從DDR內(nèi)存中以轉(zhuǎn)置的方式讀取一個(gè)距離門(mén)的數(shù)據(jù)。
[0074] (C)計(jì)算采樣點(diǎn)的頻率軸fy:
[0076] 式中fx為距離向插值頻率軸，fy_init為方位向頻率軸初始點(diǎn)，delta_fy為方位向重 新抽樣后的間隔。將計(jì)算結(jié)果從浮點(diǎn)數(shù)轉(zhuǎn)成定點(diǎn)數(shù)，以定點(diǎn)數(shù)的整數(shù)部分作為地址，將一個(gè) 距離門(mén)數(shù)據(jù)存進(jìn)8個(gè)1024大小的RAM中，將定點(diǎn)數(shù)的小數(shù)部分以同樣的方式存進(jìn)8個(gè)1024大 小的RAM中，分別形成數(shù)據(jù)RAM表與小數(shù)RAM表。
[0077] (d)根據(jù)待插頻率軸η的大小，在數(shù)據(jù)RAM表中找到8個(gè)數(shù)，以同樣的方式在小數(shù)RAM 表中找到對(duì)應(yīng)的8個(gè)數(shù)，以小數(shù)表中的這8個(gè)數(shù)作為索引，找到SINC插值系數(shù)表中8個(gè)量化 值，將RAM表中8個(gè)數(shù)與SINC表中的量化值對(duì)應(yīng)相乘并相加，就是該待插點(diǎn)η對(duì)應(yīng)的值。
[0078] (e)重復(fù)(d)的步驟，直到計(jì)算完整個(gè)待插頻率軸的值，將結(jié)果以連續(xù)存儲(chǔ)的方式 寫(xiě)進(jìn)DDR中。
[0079] (f)重復(fù)(b)-(e)步驟，直到完成所有的數(shù)據(jù)。
[0080] 方位向處理結(jié)束后經(jīng)過(guò)兩維傅里葉運(yùn)算將最后的結(jié)果通過(guò)以太網(wǎng)傳回上位機(jī)，進(jìn) 行直方圖均衡后將最后的成像結(jié)果圖顯示在上位機(jī)上。
[0081 ] 本發(fā)明利用FPGA VC707處理處理2G實(shí)測(cè)雷達(dá)回波數(shù)據(jù)，即32768*8192點(diǎn)64位浮點(diǎn) 數(shù)的情況下算法處理總時(shí)間為11.6s。由處理結(jié)果看，本發(fā)明的方法能夠獲得良好的SAR圖 像，并且運(yùn)算效率較高，基本能滿足雷達(dá)實(shí)時(shí)處理的要求。
【主權(quán)項(xiàng)】
1. 一種線性調(diào)頻信號(hào)極坐標(biāo)格式成像算法的FPGA實(shí)現(xiàn)方法，其特征在于，包括以下幾 個(gè)步驟： (1) 利用上位機(jī)讀取雷達(dá)參數(shù)列表并將它通過(guò)以太網(wǎng)接口寫(xiě)入到FPGA板卡上的參數(shù)寄 存器中； (2) 再次利用上位機(jī)將原始雷達(dá)回波數(shù)據(jù)通過(guò)以太網(wǎng)接口傳輸?shù)紽PGA板卡上的DDR內(nèi) 存條中； (3) 將參數(shù)寄存中的數(shù)據(jù)傳給參數(shù)計(jì)算模塊，計(jì)算得到距離向和方位模塊所要用到的 坐標(biāo)軸距離向快時(shí)間τ，距離向尺度變換頻率軸匕，距離向插值頻率軸f x，距離向尺度因子 心，雷達(dá)與目標(biāo)實(shí)時(shí)距離Ra，調(diào)頻斜率K; (4) 進(jìn)行距離向處理； (5) 進(jìn)行方位向處理： (6) 進(jìn)行兩維FFT成像； (7) 利用以太網(wǎng)將處理完的數(shù)據(jù)傳回上位機(jī)中，進(jìn)行直方圖均衡，在上位機(jī)上顯示最后 的成像結(jié)果圖。2. 根據(jù)權(quán)利要求1所述的線性調(diào)頻信號(hào)極坐標(biāo)格式成像算法的FPGA實(shí)現(xiàn)方法，其特征 在于，所述步驟(1)和(2)中的利用上位機(jī)發(fā)送參數(shù)列表和回波數(shù)據(jù)的具體過(guò)程如下： ① 在上位機(jī)上設(shè)置好IP地址和端口號(hào)； ② 上位機(jī)提示連接成功后發(fā)送雷達(dá)參數(shù)列表； ③ 上位機(jī)提示列表發(fā)送成功后選擇雷達(dá)回波數(shù)據(jù)進(jìn)行發(fā)送； ④ 發(fā)送成功后上位機(jī)等待接收FPGA處理完的數(shù)據(jù)； ⑤ 對(duì)處理完的數(shù)據(jù)進(jìn)行保存并顯示。3. 根據(jù)權(quán)利要求1所述的線性調(diào)頻信號(hào)極坐標(biāo)格式成像算法的FPGA實(shí)現(xiàn)方法，其特征 在于，所述步驟(4)的具體過(guò)程如下： a、 利用參數(shù)模塊的距離向快時(shí)間τ，計(jì)算二次相位函數(shù)Φ sci存入FIFO中緩存； b、 從DDR中讀取一個(gè)脈沖的原始回波數(shù)據(jù)，長(zhǎng)度為32768; c、 利用CORDIC IP核將這一個(gè)脈沖與二次相位函數(shù)Φ 3。1進(jìn)行復(fù)數(shù)相乘； d、 利用FFT IP核對(duì)步驟(c)的結(jié)果做快速傅里葉變換； e、 在步驟(d)的同時(shí)計(jì)算濾波函數(shù)Hi; f、 將濾波函數(shù)Hi與步驟(d)的結(jié)果相乘輸入進(jìn)FFT IP核中，其中FFT IP核被設(shè)置成流水 線模式，最大處理長(zhǎng)度為32768點(diǎn);計(jì)算二次相位函數(shù)，將步驟(f)的傅里葉變換結(jié)果與 二次相位函數(shù)Φ ins相乘； g、 對(duì)步驟(f)里復(fù)數(shù)相乘結(jié)果做傅里葉逆變化，截取結(jié)果的32768點(diǎn)中的8192個(gè)有效 占. h、 將步驟(g)的結(jié)果乘以濾波函數(shù)Η2,將最終的結(jié)果以轉(zhuǎn)置的方式寫(xiě)入到DDR內(nèi)存條中； i、 重復(fù)步驟(a)-(h)，直到處理完所有距離向脈沖數(shù)據(jù)。4. 根據(jù)權(quán)利要求1所述的線性調(diào)頻信號(hào)極坐標(biāo)格式成像算法的FPGA實(shí)現(xiàn)方法，其特征 在于，所述步驟(5)的具體過(guò)程如下： A、初始化數(shù)據(jù)RAM表與小數(shù)RAM表，將其內(nèi)部元素都置0;同時(shí)初始化SINC插值系數(shù)RAM 表，采用8點(diǎn)插值結(jié)構(gòu)，量化位移為待插點(diǎn)間隔的1/16; B、 從DDR內(nèi)存中以轉(zhuǎn)置的方式讀取一個(gè)距離門(mén)的數(shù)據(jù)； C、 計(jì)算采樣點(diǎn)的頻率軸fy，將計(jì)算結(jié)果從浮點(diǎn)數(shù)轉(zhuǎn)成定點(diǎn)數(shù)，以定點(diǎn)數(shù)的整數(shù)部分作為 地址，將一個(gè)距離門(mén)數(shù)據(jù)存進(jìn)8個(gè)1024大小的RAM中，將定點(diǎn)數(shù)的小數(shù)部分以同樣的方式存 進(jìn)8個(gè)1024大小的RAM中，分別形成數(shù)據(jù)RAM表與小數(shù)RAM表； D、 根據(jù)待插頻率軸η的大小，在數(shù)據(jù)RAM表中找到8個(gè)數(shù)，以同樣的方式在小數(shù)RAM表中 找到對(duì)應(yīng)的8個(gè)數(shù)，以小數(shù)表中的8個(gè)數(shù)作為索引，找到SINC插值系數(shù)表中8個(gè)量化值，將RAM 表中8個(gè)數(shù)與SINC表中的量化值對(duì)應(yīng)相乘并相加，就是該待插點(diǎn)η對(duì)應(yīng)的數(shù)據(jù)值； Ε、重復(fù)步驟(D)，直到計(jì)算完整個(gè)待插頻率軸的值，將結(jié)果以連續(xù)存儲(chǔ)的方式寫(xiě)進(jìn)DDR 中； F、重復(fù)步驟(Β)--(Ε)步驟，直到完成所有數(shù)據(jù)處理。5.根據(jù)權(quán)利要求1所述的線性調(diào)頻信號(hào)極坐標(biāo)格式成像算法的FPGA實(shí)現(xiàn)方法，其特征 在于，所述步驟(6)的具體過(guò)程如下： 1) 從DDR中讀一個(gè)距離門(mén)數(shù)據(jù)，進(jìn)行方位向傅里葉變換，寫(xiě)進(jìn)DDR中，重復(fù)該步驟直到處 理完所有的數(shù)據(jù)； 2) 從DDR中讀一個(gè)脈沖數(shù)據(jù)，進(jìn)行距離向逆傅里葉變換，寫(xiě)進(jìn)DDR中，重復(fù)該步驟直到處 理完所有的脈沖。
【文檔編號(hào)】G01S13/90GK105866774SQ201610173065
【公開(kāi)日】2016年8月17日
【申請(qǐng)日】2016年3月23日
【發(fā)明人】朱岱寅, 石佳寧, 李威, 聊蕾, 左瀟麗, 胡曉琛
【申請(qǐng)人】南京航空航天大學(xué)