一種基于dsp和fpga的雙波束點(diǎn)跡數(shù)據(jù)處理裝置及其處理方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明屬于一次雷達(dá)領(lǐng)域，特別涉及一種基于DSP和FPGA的雙波束點(diǎn)跡數(shù)據(jù)處理
目.ο
【背景技術(shù)】
[0002]點(diǎn)跡數(shù)據(jù)處理是現(xiàn)代雷達(dá)信號處理和數(shù)據(jù)處理相融合的產(chǎn)物，現(xiàn)行雷達(dá)一部分沒有專用的點(diǎn)跡數(shù)據(jù)處理功能，另一部分直接將信號處理經(jīng)過脈壓、濾波后的回波數(shù)據(jù)參數(shù)送給終端顯示，目標(biāo)分裂嚴(yán)重、而且精度不高，同時其中包含大量氣象雜波、地物雜波、噪聲等引起的虛假目標(biāo)，影響目標(biāo)的觀察；即使有專用的點(diǎn)跡處理系統(tǒng)，較多運(yùn)行于嵌入式計(jì)算機(jī)或PC平臺，設(shè)備成本較高、開發(fā)代價大、通用性要求差。

【發(fā)明內(nèi)容】

[0003]本發(fā)明為了克服上述現(xiàn)有技術(shù)的不足，提供了一種基于DSP和FPGA的雙波束點(diǎn)跡數(shù)據(jù)處理裝置，本裝置具有專用的點(diǎn)跡數(shù)據(jù)處理功能，而且結(jié)構(gòu)緊湊、可靠性高、處理速度快、成本低廉。
[0004]為實(shí)現(xiàn)上述目的，本發(fā)明采用了以下技術(shù)措施:
[0005]一種基于DSP和FPGA的雙波束點(diǎn)跡數(shù)據(jù)處理裝置，包括信號處理模塊和控制時序模塊，所述信號處理模塊分別通過第一板間鏈路口、第二板間鏈路口接收高、低波束回波信號的數(shù)據(jù)信息，所述信號處理模塊與控制時序模塊之間雙向通信連接，所述信號處理模塊與存儲器模塊之間雙向通信連接，所述控制時序模塊分別與存儲器模塊、外部端口模塊之間雙向通信連接，所述存儲器模塊與外部端口模塊之間雙向通信連接。
[0006]優(yōu)選的，所述信號處理模塊包括如下組成部分:
[0007]第一 DSP芯片，用于接收來自第一板間鏈路口的高波束回波信號的數(shù)據(jù)信息，并將接收到的高波束回波信號的數(shù)據(jù)信息進(jìn)行點(diǎn)跡凝聚處理，形成高波束一次點(diǎn)跡數(shù)據(jù)送給第四DSP芯片，所述第一 DSP芯片與第一板間鏈路口之間雙向通信連接，所述第一 DSP芯片與存儲器模塊之間通過一根數(shù)據(jù)總線雙向通信連接，所述第一 DSP芯片分別與第二 DSP芯片、第三DSP芯片、第四DSP芯片之間雙向通信連接；
[0008]第二 DSP芯片，用于接收來自第二板間鏈路口的低波束回波信號的數(shù)據(jù)信息，并將接收到的低波束回波信號的數(shù)據(jù)信息進(jìn)行點(diǎn)跡凝聚處理，形成低波束一次點(diǎn)跡數(shù)據(jù)送給第四DSP芯片，所述第二 DSP芯片與第二板間鏈路口之間雙向通信連接，所述第二 DSP芯片與存儲器模塊之間通過一根數(shù)據(jù)總線雙向通信連接，所述第二 DSP芯片分別與第三DSP芯片、第四DSP芯片之間雙向通信連接；
[0009]第三DSP芯片，用于接收所述第四DSP芯片發(fā)送來的單一點(diǎn)跡數(shù)據(jù)，并對所述單一點(diǎn)跡數(shù)據(jù)進(jìn)行點(diǎn)跡跟蹤，存儲前3幀單一點(diǎn)跡數(shù)據(jù)，根據(jù)前3幀的單一點(diǎn)跡數(shù)據(jù)預(yù)測出當(dāng)前單一點(diǎn)跡數(shù)據(jù)的點(diǎn)跡參數(shù)，即當(dāng)前模擬單一點(diǎn)跡數(shù)據(jù)，然后將當(dāng)前模擬單一點(diǎn)跡數(shù)據(jù)發(fā)送給第四DSP芯片，所述第三DSP芯片與存儲器模塊之間通過一根數(shù)據(jù)總線雙向通信連接，所述第三DSP芯片分別與第四DSP芯片、控制時序模塊之間雙向通信連接；
[0010]第四DSP芯片，用于接收分別來自第一 DSP芯片、第二 DSP芯片的高波束一次點(diǎn)跡數(shù)據(jù)、低波束一次點(diǎn)跡數(shù)據(jù)，并將高波束一次點(diǎn)跡數(shù)據(jù)、低波束一次點(diǎn)跡數(shù)據(jù)進(jìn)行點(diǎn)跡融合處理，形成單一點(diǎn)跡數(shù)據(jù)，將單一點(diǎn)跡數(shù)據(jù)發(fā)送至第三DSP芯片，然后接收來自第三DSP芯片的當(dāng)前模擬單一點(diǎn)跡數(shù)據(jù)，所述單一點(diǎn)跡數(shù)據(jù)與當(dāng)前模擬單一點(diǎn)跡數(shù)據(jù)在第四DSP芯片中進(jìn)行點(diǎn)跡融合處理，最終形成的點(diǎn)跡數(shù)據(jù)發(fā)送至第三DSP芯片進(jìn)行存儲，并且由外部端口模塊發(fā)送至終端顯示，所述第四DSP芯片與存儲器模塊之間通過一根數(shù)據(jù)總線雙向通信連接，所述第四DSP芯片與控制時序模塊之間雙向通信連接。
[0011]優(yōu)選的，所述存儲器模塊包括如下組成部分:
[0012]第一雙口 RAM，分別與第一 DSP芯片、第二 DSP芯片、第三DSP芯片、第四DSP芯片之間通過一根數(shù)據(jù)總線雙向通信連接，所述第一雙口 RAM還分別與外部端口模塊、控制時序模塊之間雙向通信連接；
[0013]第二雙口 RAM，分別與第一 DSP芯片、第二 DSP芯片、第三DSP芯片、第四DSP芯片之間通過一根數(shù)據(jù)總線雙向通信連接，所述第二雙口 RAM還分別與外部端口模塊、控制時序模塊之間雙向通信連接；
[0014]FLASH存儲器，分別與第一 DSP芯片、第二 DSP芯片、第三DSP芯片、第四DSP芯片之間通過一根數(shù)據(jù)總線雙向通信連接；
[0015]SDRAM存儲器，分別與第一 DSP芯片、第二 DSP芯片、第三DSP芯片、第四DSP芯片之間通過一根數(shù)據(jù)總線雙向通信連接。
[0016]進(jìn)一步的，所述外部端口模塊用于將最終形成的點(diǎn)跡數(shù)據(jù)發(fā)送至終端顯示，所述外部端口模塊包括第一外部端口和第二外部端口，所述第一外部端口的兩個信號端口分別與第一雙口 RAM、第二雙口 RAM之間雙向通信連接，第一外部端口的兩個信號端口均與控制時序模塊之間雙向通信連接；所述第二外部端口的兩個信號端口均與控制時序模塊之間雙向通信連接。
[0017]進(jìn)一步的，所述第一 DSP芯片、第二 DSP芯片、第三DSP芯片、第四DSP芯片型號均為美國Analog Devices公司生產(chǎn)的TS1系列芯片。
[0018]進(jìn)一步的，所述控制時序模塊為FPGA。
[0019]本發(fā)明還同時提供了上述一種基于DSP和FPGA的雙波束點(diǎn)跡數(shù)據(jù)處理裝置的處理方法，即:
[0020]1)所述第一 DSP芯片、第二 DSP芯片分別接收來自第一板間鏈路口的高波束回波信號的數(shù)據(jù)信息、第二板間鏈路口的低波束回波信號的數(shù)據(jù)信息，第一 DSP芯片、第二 DSP芯片分別將接收到的高波束回波信號的數(shù)據(jù)信息、低波束回波信號的數(shù)據(jù)信息進(jìn)行點(diǎn)跡凝聚處理；所述第一 DSP芯片、第二 DSP芯片的內(nèi)部程序首先初始化第一 DSP芯片、第二 DSP芯片內(nèi)部的寄存器以及緩存區(qū)，進(jìn)入主程序后判斷第一 DSP芯片、第二 DSP芯片的狀態(tài)是否改變，若狀態(tài)改變則繼續(xù)初始化第一 DSP芯片、第二 DSP芯片內(nèi)部的緩存區(qū)，若狀態(tài)未改變判斷所述第一 DSP芯片、第二 DSP芯片內(nèi)部的進(jìn)數(shù)緩存區(qū)是否進(jìn)完數(shù)據(jù)，若進(jìn)數(shù)緩存區(qū)沒有進(jìn)完數(shù)據(jù)，則返回主程序，直到所述進(jìn)數(shù)緩存區(qū)進(jìn)完數(shù)據(jù)為止，芯片內(nèi)部程序分別對高波束回波信號的數(shù)據(jù)、低波束回波信號的數(shù)據(jù)進(jìn)行頻道篩選，剔除氣象雜波、地物雜波、噪聲形成的虛假點(diǎn)跡，篩選出真實(shí)的點(diǎn)跡，再分別對高波束回波信號的數(shù)據(jù)、低波束回波信號的數(shù)據(jù)進(jìn)行距離凝聚，消除回波信號在距離上的延伸，對回波信號進(jìn)行解速度模糊，可以準(zhǔn)確估算出回波信號的速度，再分別對高波束回波信號的數(shù)據(jù)、低波束回波信號的數(shù)據(jù)進(jìn)行方位凝聚，消除回波信號在方位上的延伸，最后將形成的高波束一次點(diǎn)跡數(shù)據(jù)和低波束一次點(diǎn)跡數(shù)據(jù)發(fā)送至第四DSP芯片進(jìn)行點(diǎn)跡融合處理。
[0021]2)所述第四DSP芯片接收分別來自第一 DSP芯片、第二 DSP芯片的高波束一次點(diǎn)跡數(shù)據(jù)、低波束一次點(diǎn)跡數(shù)據(jù)，并將高波束一次點(diǎn)跡數(shù)據(jù)、低波束一次點(diǎn)跡數(shù)據(jù)進(jìn)行點(diǎn)跡融合處理；所述第四DSP芯片的內(nèi)部程序首先初始化第四DSP芯片內(nèi)部的寄存器以及緩存區(qū)，進(jìn)入主程序后判斷高波束一次點(diǎn)跡數(shù)據(jù)、低波束一次點(diǎn)跡數(shù)據(jù)是否進(jìn)入第四DSP芯片，進(jìn)入第四DSP芯片后分別對高波束一次點(diǎn)跡數(shù)據(jù)、低波束一次點(diǎn)跡數(shù)據(jù)進(jìn)行數(shù)據(jù)相關(guān)性處理，然后進(jìn)行點(diǎn)跡融合處理，形成單一點(diǎn)跡數(shù)據(jù)，將單一點(diǎn)跡數(shù)據(jù)發(fā)送至第三DSP芯片，所述第三DSP芯片對所述單一點(diǎn)跡數(shù)據(jù)進(jìn)行點(diǎn)跡跟蹤，存儲前3幀單一點(diǎn)跡數(shù)據(jù)，根據(jù)前3幀的單一點(diǎn)跡數(shù)據(jù)預(yù)測出當(dāng)前單一點(diǎn)跡數(shù)據(jù)的點(diǎn)跡參數(shù)，即當(dāng)前模擬單一點(diǎn)跡數(shù)據(jù)，然后將當(dāng)前模擬單一點(diǎn)跡數(shù)據(jù)發(fā)送給第四DSP芯片，所述第四DSP芯片對單一點(diǎn)跡數(shù)據(jù)與當(dāng)前模擬單一點(diǎn)跡數(shù)據(jù)再次進(jìn)行點(diǎn)跡融合處理，最終形成的點(diǎn)跡數(shù)據(jù)由外部端口模塊發(fā)送至終端顯示，然后判斷最終形成的點(diǎn)跡數(shù)據(jù)置信度是否最高，若最終形成的點(diǎn)跡數(shù)據(jù)最為真實(shí)，則將最終形成的點(diǎn)跡數(shù)據(jù)發(fā)送至第三DSP芯片進(jìn)行存儲，否則清空第三DSP芯片的點(diǎn)跡存儲緩存區(qū)。
[0022]本發(fā)明的有益效果在于:
[0023]1)、本發(fā)明由四片DSP芯片和一片F(xiàn)PGA組成，第一 DSP芯片接收來自第一板間鏈路口的高波束回波信號的數(shù)據(jù)信息，第二 DSP芯片接收來自第二板間鏈路口的低波束回波信號的數(shù)據(jù)信息，并將接收到的數(shù)據(jù)信息進(jìn)行點(diǎn)跡凝聚處理，處理后的數(shù)據(jù)送入第四DSP芯片進(jìn)行點(diǎn)跡融合處理，第三DSP芯片接收來自第四DSP芯片的單一點(diǎn)跡數(shù)據(jù)進(jìn)行點(diǎn)跡跟蹤，本發(fā)明的第一 DSP芯片、第二 DSP芯片、第三DSP芯片、第四DSP芯片的內(nèi)部軟件的可移植性好，而且本裝置