集成電路及判斷集成電路的接腳連接狀況的方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明有關(guān)于一種集成電路，特別是一種可供使用者判斷接腳連接狀況的信息的集成電路。
【背景技術(shù)】
[0002]為符合使用者的需求，電子裝置中的集成電路常須配合機(jī)構(gòu)設(shè)計而透過不同材質(zhì)的線材與其他電路連接，例如筆記型電腦的顯示面板的影像數(shù)據(jù)集成電路，其接腳即可能經(jīng)由軟性電路板或玻璃基板上的印刷電路與其他電路相耦接。由于集成電路如影像數(shù)據(jù)集成電路可能設(shè)置于電子裝置的機(jī)構(gòu)中較為復(fù)雜的部位，因此當(dāng)電子裝置被檢測出故障時，較難以檢測出問題產(chǎn)生的原因。
[0003]在現(xiàn)有技術(shù)中，為檢測出電子裝置故障的原因，會檢測集成電路的接腳連接狀況，亦即集成電路的每一個接腳是否皆已確實的與線路連接。由于部分接腳可能透過軟性電路板與其他電路連接，而軟性電路板的連接狀況無法由外觀上直接得知，因此可能須將電子裝置的機(jī)構(gòu)拆開，并利用電表量測外部電路連接至集成電路的接腳間的阻值是否正常，若阻值過大，則表示集成電路的接腳與其他電路的連接狀況不良。然而由于集成電路的體積較小，而若在接線較為復(fù)雜的情況下，利用電表量測阻值的方式則更加顯得困難且復(fù)雜。另外利用電表量測阻值時，亦可能破壞機(jī)構(gòu)而使得維修更加困難，甚至無法還原。因此如何有效地判斷集成電路的接腳連接狀況即成為一個有待解決的課題。

【發(fā)明內(nèi)容】

[0004]本發(fā)明的一實施例提供一種集成電路，集成電路包含感測輸出接腳、驅(qū)動器、第一感測輸入接腳、第二感測輸入接腳及感測器。驅(qū)動器用以經(jīng)由感測輸出接腳輸出感測信號。第一感測輸入接腳經(jīng)由第一外部線路耦接于感測輸出接腳，并可用以接收感測信號。第二感測輸入接腳經(jīng)由第二外部線路耦接于感測輸出接腳，并可用以接收感測信號。感測器耦接于第一感測輸入接腳及第二感測輸入接腳，并可用以將第一感測輸入接腳所接收的感測信號與時脈信號進(jìn)行比較以產(chǎn)生第一比較結(jié)果，及將第二感測輸入接腳所接收的感測信號與時脈信號進(jìn)行比較以產(chǎn)生第二比較結(jié)果，該感測信號為脈沖寬度調(diào)制信號。
[0005]本發(fā)明的一實施例提供一種判斷集成電路的接腳連接狀況的方法。集成電路包含感測輸出接腳、第一感測輸入接腳及第二感測輸入接腳。其方法包含經(jīng)由感測輸出接腳輸出感測信號，第一感測輸入接腳經(jīng)由第一外部線路接收感測信號，第二感測輸入接腳經(jīng)由第二外部線路接收感測信號，將時脈信號與第一感測輸入接腳所接收的感測信號的責(zé)任周期比較，以產(chǎn)生第一比較結(jié)果，將時脈信號與第二感測輸入接腳所接收的感測信號的責(zé)任周期比較，以產(chǎn)生第二比較結(jié)果，及根據(jù)至少第一比較結(jié)果及第二比較結(jié)果判斷集成電路的接腳連接狀況，該感測信號為脈沖寬度調(diào)制信號。
【附圖說明】
[0006]圖1為本發(fā)明一實施例的集成電路的示意圖。
[0007]圖2為本發(fā)明一實施例的時脈信號與感測信號的比較圖。
[0008]圖3為本發(fā)明一實施例的感測信號的責(zé)任周期與外部線路阻抗的對照曲線圖。
[0009]圖4為本發(fā)明另一實施例的集成電路的示意圖。
[0010]圖5為本發(fā)明另一實施例的集成電路的示意圖。
[0011]圖6為判斷圖1的集成電路的接腳連接狀況的方法流程圖。
[0012]圖7為判斷圖4的集成電路的接腳連接狀況的方法流程圖。
[0013]圖8為判斷圖5的集成電路的接腳連接狀況的方法流程圖。
[0014]其中，附圖標(biāo)記:
[0015]100、200、300集成電路
[0016]110、310感測輸入接腳
[0017]120、320驅(qū)動電路
[0018]130、132、134、140、142感測輸出接腳
[0019]146,330,340
[0020]150,350感測器
[0021]160、170、190、360、370開關(guān)
[0022]180功能電路
[0023]Cl附屬電路
[0024]C2面板電路
[0025]G玻璃板
[0026]A1、A2、A3、A4外部線路
[0027]L1、L2、LG1、LG2、LG3導(dǎo)電走線
[0028]Lg4、Lg5
[0029]SIGA、SIGA1、SIGA2、SIGai,感測信號
[0030]SIGA1’’、SIGA2’、SIGA2”
[0031]SIGb、SIGb1、SIGb2
[0032]Vl高電位
[0033]V2低電位
[0034]T1、T2、T3、T4時段
[0035]CK時脈信號
[0036]Tck周期
【具體實施方式】
[0037]圖1為本發(fā)明一實施例的集成電路100的示意圖。集成電路100包含感測輸出接腳110、驅(qū)動器120、感測輸入接腳130、140及感測器150。驅(qū)動器120可用以經(jīng)由感測輸出接腳110輸出感測信號SIGa。感測輸入接腳130可經(jīng)由外部線路Al耦接于感測輸出接腳110，因此感測輸入接腳130可經(jīng)由外部線路Al接收感測輸出接腳110所發(fā)出的感測信號。感測輸入接腳140可經(jīng)由外部線路A2耦接于感測輸出接腳110，因此感測輸入接腳140可經(jīng)由外部線路A2接收自感測輸出接腳110所發(fā)出的感測信號。在圖1中，驅(qū)動器120與感測器150雖以兩個不同的硬件單元表示，然而本發(fā)明并不以此為限，在本發(fā)明的其他實施例中，驅(qū)動器120與感測器150亦可設(shè)置于相同的硬件單元中。
[0038]感測器150耦接于感測輸入接腳130及感測輸入接腳140。由于感測信號SIG#5過外部線路Al后可能會衰減，因此感測輸入接腳130所接收的感測信號SIGai可能會與感測信號SIGa有所差異。感測器150可將感測輸入接腳130所接收的感測信號SIGai與時脈信號CK進(jìn)行比較以產(chǎn)生第一比較結(jié)果，并可將感測輸入接腳140所接收的感測信號SIGa2與時脈信號CK進(jìn)行比較以產(chǎn)生第二比較結(jié)果。時脈信號CK可由感測器150自行產(chǎn)生，亦或感測器150可根據(jù)集成電路100中其他元件所產(chǎn)生的時脈信號作為時脈信號CK。根據(jù)第一比較結(jié)果及第二比較結(jié)果可得知感測輸入接腳130與外部線路Al的連接狀況以及感測輸入接腳140與外部線路A2的連接狀況。
[0039]圖2為本發(fā)明一實施例的時脈信號CK、感測信號SIGA& SIGai的比較圖。在圖2的實施例中，感測輸出接腳110所輸出的感測信號5164可為脈沖寬度調(diào)制信號(Pulse WidthModulat1n, PWM)，且其責(zé)任周期(Duty Cycle)為二分之一(50%)，亦即感測信號SIGA&于高電位Vl的時段Tl會與感測信號SIGa處于低電位V2的時段T2相等。由于外部線路Al具有阻抗，因此感測輸入接腳130實際上所接收的感測信號SIGai會有所延遲，導(dǎo)致感測信號SIGai處于高電位Vl的時段T3會小于時段Tl，而感測信號SIGai處于非高電位Vl的時段T4則會大于時段T3，亦即感測信號SIGaJ^責(zé)任周期會小于二分之一。當(dāng)外部線路Al的阻抗越大時，感測信號SIGai的波形變化延遲會越嚴(yán)重，因此感測信號SIGai的責(zé)任周期會越短；而當(dāng)外部線路Al的阻抗越小時，感測信號SIGai的波形則會越接近感測信號SIGJA波形。
[0040]申言之，感測器150可將時脈信號CK與感測信號SIGai相