一種基于dsp／fpga無線電導(dǎo)航接收機數(shù)字信號處理平臺的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種無線電導(dǎo)航接收機數(shù)字信號處理平臺，尤其是采用一種基于DSP / FPGA的設(shè)計模式的無線電導(dǎo)航接收機數(shù)字信號處理模塊。
【背景技術(shù)】
[0002]海軍導(dǎo)航裝備“十五”科研建設(shè)計劃的發(fā)展要求研制無線電導(dǎo)航系統(tǒng)，作為復(fù)合導(dǎo)航定位系統(tǒng)的補充，滿足工作區(qū)域內(nèi)的各種設(shè)備對導(dǎo)航定位的需求。
[0003]現(xiàn)代海戰(zhàn)是一種敵我雙方“不見面”的作戰(zhàn)樣式下，海軍大中型水面艦船、潛艇等兵力的活動范圍必須做到連續(xù)可靠定位。其次作戰(zhàn)艦艇有很強的機動靈活性，要根據(jù)作戰(zhàn)任務(wù)和海區(qū)情況不斷制訂和修改航線。在經(jīng)過狹窄航道、淺灘暗礁、水下障礙物等復(fù)雜海域時，導(dǎo)航定位必須十分精確。尤其是在敵我態(tài)勢瞬息萬變的作戰(zhàn)過程中，艦艇機動性要更強，對導(dǎo)航定位的準(zhǔn)確性、可靠性要求更高。再次在水雷戰(zhàn)中，無論是攻勢雷陣、基本雷陣，還是防御雷陣，布雷和掃雷都需要高精度的定位手段。
[0004]然而，目前為我國艦艇服務(wù)的導(dǎo)航系統(tǒng)均存在相應(yīng)的問題。GPS/GLONASS導(dǎo)航定位系統(tǒng):我們所使用的接收機均只能接收民用碼，抗干擾能力差，在未來作戰(zhàn)中肯定不能用。
[0005]長河II號定位系統(tǒng):在重點區(qū)域存在定位盲區(qū)；不能應(yīng)用于武器制導(dǎo)，飛機定位使用?！氨倍芬惶枴毙l(wèi)星定位系統(tǒng):定位實時性差；用戶隱蔽性差；有源工作方式，用戶數(shù)目受限；地面中心控制系統(tǒng)遭遇攻擊將使系統(tǒng)癱瘓。原理型用戶機的研制已基本完成、可滿足艦艇、飛機和導(dǎo)彈使用的用戶機的研制還未開展。能否立即投入使用有待明確。
[0006]綜上所述，開展隱蔽性好、抗干擾能力強的區(qū)域無線電導(dǎo)航系統(tǒng)的研宄具有非常重要的現(xiàn)實意義及應(yīng)用前景。同時區(qū)域無線電導(dǎo)航系統(tǒng)工作附近，信道模型復(fù)雜，因此實現(xiàn)難度大?？梢哉f，在此頻段上開展導(dǎo)航應(yīng)用的擴(kuò)頻通信系統(tǒng)研宄還是一個嶄新的課題。本課題圍繞系統(tǒng)的有關(guān)理論和方法展開，對其信道特性進(jìn)行了分析，提出了接收機的設(shè)計方案并對其中關(guān)鍵技術(shù)進(jìn)行仿真和研宄，驗證了方案的可行性，為系統(tǒng)的實現(xiàn)奠定基礎(chǔ)。因此本論文選題不僅具有重要的理論意義，而且具有十分重要的現(xiàn)實價值。

【發(fā)明內(nèi)容】

[0007]本發(fā)明的目的在于設(shè)計采用DSP+ FPGA的設(shè)計模式的無線電導(dǎo)航接收機數(shù)字信號處理模塊，用于無線電導(dǎo)航接收機數(shù)字信號處理。本設(shè)計通過采用DSP+ FPGA的設(shè)計模式對無線電導(dǎo)航接收機進(jìn)行數(shù)字信號處理，F(xiàn)PGA負(fù)責(zé)本地偽碼序列和載波信號的產(chǎn)生，擴(kuò)頻信號混頻和相關(guān)提??；DSP負(fù)責(zé)對FPGA的相關(guān)結(jié)果進(jìn)行處理，并控制FPGA的運行，設(shè)計接收機系統(tǒng)，捕獲跟蹤無線電信號，提取導(dǎo)航臺信息。
[0008]本發(fā)明的目的是這樣實現(xiàn)的:一種基于DSP / FPGA無線電導(dǎo)航接收機數(shù)字信號處理平臺，包括數(shù)字信號處理模塊、A/D采樣模塊、DSP/FPGA信號處理單元；A/D采樣模塊連接Stratix EP1S40B956C6，Stratix EP1S40B956C6連接 DSP_1，DSP_1 連接 DSP_2，DSP_2連接液晶顯示器IXD和全雙工串口。
[0009]所述的Stratix EP1S40B956C6連接有RPC16、JTAG下載線、時鐘輸出、外部晶振輸入1、外部晶振輸入2。
[0010]所述的DSP_1連接引導(dǎo)用閃存FLASH、外擴(kuò)存儲器SRAM。
[0011]所述的DSP_2連接引導(dǎo)用閃存FLASH、外擴(kuò)存儲器SRAM、實時時鐘RTC、鍵盤KEY。
[0012]所述的硬件部分利用FPGA負(fù)責(zé)本地偽碼序列和載波信號的產(chǎn)生，擴(kuò)頻信號混頻和相關(guān)提?。籇SP負(fù)責(zé)對FPGA的相關(guān)結(jié)果進(jìn)行處理，實現(xiàn)反饋控制，調(diào)整相應(yīng)的功能部件，以此形成信號捕獲、碼跟蹤及載波跟蹤環(huán)路；接收機數(shù)字信號處理系統(tǒng)模塊主要對3通道信號處理模塊進(jìn)行實時控制，并根據(jù)信號處理模塊提供的數(shù)據(jù)進(jìn)行實時解算，輸出載體的位置、速度等信息等導(dǎo)航定位解信息。
[0013]本發(fā)明的結(jié)構(gòu)特點及有益效果:1、該發(fā)明針對無線電導(dǎo)航系統(tǒng)，采用DSP+ FPGA的設(shè)計模式對無線電導(dǎo)航接收機數(shù)字信號處理，接收機具有小型化、可靠性高的優(yōu)點；2、本發(fā)明應(yīng)用于無線電導(dǎo)航系統(tǒng)的接收機具有隱蔽性好、抗干擾能力、作用范圍大、定位精度高和成本低的特點；3、采用采用DS/ BPSK的調(diào)制方式和碼分多址的通信技術(shù)，在保證實現(xiàn)系統(tǒng)功能和定位精度的條件下，并簡化了系統(tǒng)設(shè)備復(fù)雜度和技術(shù)難度。
【附圖說明】
[0014]圖1為本發(fā)明的整體設(shè)計原理結(jié)構(gòu)圖。
[0015]圖2為本發(fā)明的接收機結(jié)構(gòu)框圖。
[0016]圖3為本發(fā)明的DSP電源管理電路原理圖。
[0017]圖4為本發(fā)明的FPGA電源管理電路原理圖。
圖5為本發(fā)明的PLLV輸入端濾波電路原理圖。
[0018]下面結(jié)合附圖對本發(fā)明的原理和具體連接關(guān)系做更詳細(xì)地描述:
實施例1
結(jié)合圖1，圖1是發(fā)明的整體設(shè)計原理結(jié)構(gòu)圖；
一種基于DSP / FPGA無線電導(dǎo)航接收機數(shù)字信號處理平臺，包括數(shù)字信號處理模塊、A/D采樣模塊、DSP/FPGA信號處理單元；A/D采樣模塊連接Stratix EP1S40B956C6，StratixEP1S40B956C6連接DSP_1，DSP_1連接DSP_2，DSP_2連接液晶顯示器LCD和全雙工串口。
[0019]所述的Stratix EP1S40B956C6連接有RPC16、JTAG下載線、時鐘輸出、外部晶振輸入1、外部晶振輸入2。
[0020]所述的DSP_1連接引導(dǎo)用閃存FLASH、外擴(kuò)存儲器SRAM。
[0021]所述的DSP_2連接引導(dǎo)用閃存FLASH、外擴(kuò)存儲器SRAM、實時時鐘RTC、鍵盤KEY。
[0022]所述的硬件部分利用FPGA負(fù)責(zé)本地偽碼序列和載波信號的產(chǎn)生，擴(kuò)頻信號混頻和相關(guān)提?。籇SP負(fù)責(zé)對FPGA的相關(guān)結(jié)果進(jìn)行處理，實現(xiàn)反饋控制，調(diào)整相應(yīng)的功能部件，以此形成信號捕獲、碼跟蹤及載波跟蹤環(huán)路；接收機數(shù)字信號處理系統(tǒng)模塊主要對3通道信號處理模塊進(jìn)行實時控制，并根據(jù)信號處理模塊提供的數(shù)據(jù)進(jìn)行實時解算，輸出載體的位置、速度等信息等導(dǎo)航定位解信息。
[0023]本設(shè)計采用DS / BPSK的調(diào)制方式和碼分多址的通信技術(shù)，每個導(dǎo)航臺分配一個偽碼序列作為