本實用新型涉及電子儀器
技術(shù)領(lǐng)域：
，尤其涉及基于FPGA的信號源、示波器、萬用表一體機(jī)。
背景技術(shù)：
：信號源、示波器、萬用表是電子實驗室日常使用頻率最高的三種儀器。傳統(tǒng)的信號源采用模擬電子技術(shù)，由分立元件或模擬集成電路構(gòu)成，其電路結(jié)構(gòu)復(fù)雜、尺寸大、價格貴、功耗大，僅能產(chǎn)生正弦波、方波、鋸齒波和三角波等幾種簡單波形，且漂移較大，使輸出的波形的幅度穩(wěn)定性差。采用微處理器對DAC進(jìn)行程序控制，就可以得到各種波形，然而軟件控制波形的一個最大缺點就是輸出波形的頻率低，這主要是由CPU的工作速度決定的。傳統(tǒng)的模擬示波器采用的是模擬電路(示波管，其基礎(chǔ)是電子槍)電子槍向屏幕發(fā)射電子,發(fā)射的電子經(jīng)聚焦形成電子束,并打到屏幕上。屏幕的內(nèi)表面涂有熒光物質(zhì),這樣電子束打中的點就會發(fā)出光來。這種示波器雖然其實時性很好，但帶寬不是很高，目前最高的就1G帶寬，而且功能單一，操作復(fù)雜，不能連接電腦形成系統(tǒng)化測試，提高測試效率，也不能進(jìn)行復(fù)雜的數(shù)學(xué)運(yùn)算如FFT。傳統(tǒng)的萬用表使用磁石偏轉(zhuǎn)指針的表盤，測量不夠精確，調(diào)零和從儀表面板上準(zhǔn)確的讀數(shù)都容易產(chǎn)生偏差。而且其內(nèi)阻較小，多采用分立元件構(gòu)成分流分壓電路，所以頻率特性不太均勻。目前市場上的數(shù)字萬用表都是采用由外圍電路、雙積分A/D轉(zhuǎn)換器及顯示器組成。其中，測量方法基本上是將跟蹤被測參量轉(zhuǎn)換為電壓、電流量進(jìn)行間接測量，由于AD轉(zhuǎn)換有誤差、量程較大，較難精確測量。市場上的信號源、示波器、萬用表不僅價格昂貴(三者相加可能會超萬元)，還存在體積較大、功耗較高、使用不方便等問題。技術(shù)實現(xiàn)要素：本實用新型的目的是提出一種性能好、環(huán)境適應(yīng)性強(qiáng)、體積小、重量輕、易攜帶且價格合理、成本低的實驗平臺。即基于FPGA的信號源、示波器、萬用表一體機(jī)。這實現(xiàn)上述目的，本實用新型采用的技術(shù)方案是：基于FPGA的信號源、示波器、萬用表一體機(jī)，包括殼體，還包括殼體內(nèi)設(shè)置的FPGA板、PCB板，以及殼體上設(shè)置的高清觸摸屏；PCB板上設(shè)置有信號源系統(tǒng)、示波器系統(tǒng)和萬用表系統(tǒng)；FPGA板內(nèi)設(shè)置有控制與顯示模塊；信號源系統(tǒng)、示波器系統(tǒng)和萬用表系統(tǒng)分別連接控制與顯示模塊，控制與顯示模塊連接高清觸摸屏。在上述的基于FPGA的信號源、示波器、萬用表一體機(jī)中，F(xiàn)PGA板采用ALTERA公司的EP4CE40F23C8芯片，用于數(shù)字信號的運(yùn)算和處理；控制與顯示模塊采用EP4CE40F23C8芯片內(nèi)嵌入NIOSⅡ嵌入式處理器，用于人機(jī)交互。在上述的基于FPGA的信號源、示波器、萬用表一體機(jī)中，信號源系統(tǒng)包括DDS模塊、信號調(diào)制模塊、DAC904數(shù)模轉(zhuǎn)換模塊、第一無源低通濾波模塊和后級程控放大模塊；控制與顯示模塊的輸出與DDS模塊輸入相連，控制與顯示模塊的輸出和DDS模塊的輸出分別與信號調(diào)制模塊的輸入相連，DDS模塊的輸出和信號調(diào)制模塊的輸出通過一個二選一開關(guān)與DAC904數(shù)模轉(zhuǎn)換模塊的輸入相連，控制與顯示模塊的輸出與二選一開關(guān)的控制端相連，DAC904數(shù)模轉(zhuǎn)換模塊的輸出與第一無源低通濾波模塊的輸入相連，控制與顯示模塊的輸出與第一無源低通濾波模塊的輸出分別與后級程控放大模塊的輸入相連。在上述的基于FPGA的信號源、示波器、萬用表一體機(jī)中，示波器系統(tǒng)包括前級信號調(diào)理模塊、第二無源低通濾波模塊、MAX1425模數(shù)轉(zhuǎn)換模塊、觸發(fā)信號產(chǎn)生模塊、短時間ΔT測量模塊、采樣數(shù)據(jù)存儲模塊、FFT運(yùn)算模塊和第一等精度測頻模塊；控制與顯示模塊的輸出與前級信號調(diào)理模塊的控制輸入相連，前級信號調(diào)理模塊的輸出與第二無源低通濾波模塊的輸入相連，第二無源低通濾波模塊的輸出與第一等精度測頻模塊的輸入與MAX1425模數(shù)轉(zhuǎn)換模塊的輸入相連，第一等精度測頻模塊輸出與控制與顯示模塊相連，MAX1425模數(shù)轉(zhuǎn)換模塊的輸出與觸發(fā)信號產(chǎn)生模塊的輸入相連，MAX1425模數(shù)轉(zhuǎn)換模塊的輸出、觸發(fā)信號產(chǎn)生模塊的輸出、短時間ΔT測量模塊的輸出和控制與顯示模塊的輸出分別與采樣數(shù)據(jù)存儲模塊的輸入相連，采樣數(shù)據(jù)存儲模塊的輸出和FFT運(yùn)算模塊的輸入相連，采樣數(shù)據(jù)存儲模塊的輸出和FFT運(yùn)算模塊的輸出分別和控制與顯示模塊的輸入相連。在上述的基于FPGA的信號源、示波器、萬用表一體機(jī)中，萬用表系統(tǒng)包括電阻值和電容值轉(zhuǎn)換成頻率模塊、電感值轉(zhuǎn)換成頻率模塊、電壓和電流轉(zhuǎn)換成頻率模塊和第二等精度測頻模塊；電阻值和電容值轉(zhuǎn)換成頻率模塊的輸出、電感值轉(zhuǎn)換成頻率模塊的輸出、電壓和電流轉(zhuǎn)換成頻率模塊的輸出分別通過一個三選一的開關(guān)和第二等精度測頻模塊的輸入相連，控制與顯示模塊的輸出與三選一開關(guān)控制端相連，控制與顯示模塊輸出與電阻值和電容值轉(zhuǎn)換成頻率模塊的控制輸入和電壓和電流轉(zhuǎn)換成頻率模塊的控制輸入相連，第二等精度測頻模塊輸出和控制與顯示模塊輸入相連。在上述的基于FPGA的信號源、示波器、萬用表一體機(jī)中，DDS模塊包括頻率字輸入同步寄存器、相位累加器、相位字輸入同步寄存器、相位調(diào)制器和ROM查找表；頻率字輸入同步寄存器的輸出和相位累加器的輸入相連，相位累加器的輸出和相位字輸入同步寄存器的輸出和相位調(diào)制器的輸入相連，相位調(diào)制器的輸出和ROM查找表的輸入相連，ROM查找表的輸出和DAC904數(shù)模轉(zhuǎn)換模塊的輸入相連；信號調(diào)制模塊用于產(chǎn)生調(diào)幅信號、調(diào)頻信號、移相鍵控信號、移幅鍵控信號；DAC904數(shù)模轉(zhuǎn)換模塊的輸出選擇高速運(yùn)放opa690作為電流電壓轉(zhuǎn)換器；第一無源低通濾波模塊采用7階的巴特沃斯低通濾波器，其截至頻率為50MHz；后級程控放大模塊的壓控放大器選用AD603；可變增益的范圍為：Gain(dB)＝40*VG+10dB，控制端電壓由12位數(shù)模轉(zhuǎn)換器TLV5616輸出，后級固定放大倍數(shù)為10倍。在上述的基于FPGA的信號源、示波器、萬用表一體機(jī)中，前級信號調(diào)理模塊采用三級放大的形式，前后兩級采用繼電器切換運(yùn)放和Rg的形式，中間采用PGA芯片THS7001，組合產(chǎn)生10種放大倍數(shù)；第二無源低通濾波模塊采用7階巴特沃斯低通濾波器，其截止頻率為300MHz；MAX1425模數(shù)轉(zhuǎn)換模塊采用A/D接口的高速差分運(yùn)放THS4151提供2.5V的偏置電壓；觸發(fā)信號產(chǎn)生模塊采用兩個10位寄存器和比較器模塊，兩個10位寄存器的輸入分別與MAX1425模數(shù)轉(zhuǎn)換模塊的輸出相連，兩個10位寄存器的輸出分別與比較器模塊的輸入相連，比較器模塊的輸出和短時間ΔT測量模塊的輸入及采樣數(shù)據(jù)存儲模塊的輸入相連；短時間ΔT測量模塊采用等相位檢測模塊和計數(shù)模塊，等相位檢測模塊的輸出與計數(shù)模塊的輸入相連，計數(shù)模塊的輸出與采樣數(shù)據(jù)存儲模塊的輸入相連；采樣數(shù)據(jù)存儲模塊采用波形暫存模塊和波形重構(gòu)模塊，短時間ΔT測量模塊的輸出、觸發(fā)信號輸出與采樣數(shù)據(jù)存儲模塊的輸入相連，用來使能波形存儲；MAX1425模數(shù)轉(zhuǎn)換模塊的輸出和波形暫存模塊的輸入相連，短時間ΔT測量模塊的輸出和波形暫存模塊的輸出分別和波形重構(gòu)模塊的輸入相連，用于根據(jù)所測得的短時間ΔT對波形數(shù)據(jù)重新排序，以重構(gòu)波形；FFT運(yùn)算模塊用于所采波形數(shù)據(jù)的FFT運(yùn)算，得到所采信號的頻譜并顯示；第一等精度測頻模塊采用等精度測頻原理，實現(xiàn)低頻信號和高頻信號的精確測量。在上述的基于FPGA的信號源、示波器、萬用表一體機(jī)中，電阻值和電容值轉(zhuǎn)換成頻率模塊采用555定時器構(gòu)成振蕩電路，電容采用多層陶瓷電容，電阻采用高精度電阻，用于電阻值和電容值轉(zhuǎn)變?yōu)轭l率；電感值轉(zhuǎn)換成頻率模塊采用集成芯片E1648構(gòu)成振蕩電路,用于電感轉(zhuǎn)換為頻率；電壓和電流轉(zhuǎn)換成頻率模塊采用V/F轉(zhuǎn)換芯片LM331，測交流電壓時，采用真有效值/直流轉(zhuǎn)換器AD637將交流量轉(zhuǎn)換成與有效值成比例的直流電壓，再進(jìn)行電壓和頻率的轉(zhuǎn)換；測量電流時，采用運(yùn)放OPA277把電流轉(zhuǎn)變?yōu)殡妷?，再進(jìn)行電壓和頻率的轉(zhuǎn)換；第二等精度測頻模塊用于測量前級轉(zhuǎn)換得到的方波頻率，采用等精度測頻原理。在上述的基于FPGA的信號源、示波器、萬用表一體機(jī)中，高清觸摸屏采用TFTLCD電容式觸摸屏，分辨率為800*480。本實用新型的有益效果是：一體機(jī)的信號源不僅具有產(chǎn)生任意波形、頻率可調(diào)、幅值可調(diào)的功能，還具有調(diào)幅、調(diào)頻、調(diào)相、PSK和ASK等調(diào)制功能。示波器具有對頻率0.2Hz～100MHz、峰值為2mV～24V信號的測量和顯示、單次觸發(fā)和連續(xù)觸發(fā)、波形平移、存儲/回放、測頻、測幅、自動測量、光標(biāo)測量、交/直流耦合切換、FFT頻譜分析和探頭*1/*10切換等功能。萬用表具有精確測量電容、電感、直流電壓、直流電流、交流電壓、交流電流的功能。采用FPGA將信號源、示波器和萬用表三種常用的儀器集成在一起，為電子教學(xué)和各種實驗活動提供了便利的條件。該一體機(jī)具有性能好、價格低、適應(yīng)環(huán)境能力強(qiáng)、體積小、重量輕、易攜帶等特點。附圖說明圖1為本發(fā)明一個實施例的系統(tǒng)框圖；圖2為本發(fā)明一個實施例的信號源中DDS模塊原理圖；圖3為本發(fā)明一個實施例的信號源中DAC904數(shù)模轉(zhuǎn)換模塊電路圖；圖4為本發(fā)明一個實施例的信號源中第一無源低通濾波器模塊電路圖；圖5為本發(fā)明一個實施例的信號源中后級程控放大模塊電路圖；圖6為本發(fā)明一個實施例的示波器中隨機(jī)等效采樣原理圖；圖7為本發(fā)明一個實施例的示波器中等效排序算法示意圖；圖8為本發(fā)明一個實施例的示波器中短時間間隔ΔT測量模塊原理圖；圖9為本發(fā)明一個實施例的示波器中等相位檢測模塊電路圖；圖10為本發(fā)明一個實施例的示波器中前級信號調(diào)理電路；圖11為本發(fā)明一個實施例的示波器中比較器模塊電路圖；圖12為本發(fā)明一個實施例的示波器中MAX1425模數(shù)轉(zhuǎn)換模塊電路圖；圖13為本發(fā)明一個實施例的萬用表中第二等精度測頻原理時序圖；圖14為本發(fā)明一個實施例的萬用表中電阻值和電容值轉(zhuǎn)換成頻率模塊電路圖；圖15為本發(fā)明一個實施例的萬用表中電感值轉(zhuǎn)換成頻率模塊電路圖；圖16為本發(fā)明一個實施例的萬用表中電壓和電流轉(zhuǎn)換成頻率模塊電路圖。具體實施方式下面結(jié)合附圖對本實用新型的實施方式進(jìn)行詳細(xì)描述。本實用新型的描述中，需要說明的是，除非另有規(guī)定和限定，術(shù)語“相連”“連接"應(yīng)做廣義理解，例如，可以是機(jī)械連接或電連接，也可以是兩個元件內(nèi)部的連通，可以是直接相連，也可以通過中間媒介間接相連，對于相關(guān)領(lǐng)域的普通技術(shù)人員而言，可以根據(jù)具體情況理解上述術(shù)語的具體含義。本實施例采用如下技術(shù)方案：基于FPGA的信號源、示波器、萬用表一體機(jī)，包括殼體，還包括殼體內(nèi)設(shè)置的FPGA板、PCB板，以及殼體上設(shè)置的高清觸摸屏；PCB板上設(shè)置有信號源系統(tǒng)、示波器系統(tǒng)和萬用表系統(tǒng)；FPGA板內(nèi)設(shè)置有控制與顯示模塊；信號源系統(tǒng)、示波器系統(tǒng)和萬用表系統(tǒng)分別連接控制與顯示模塊，控制與顯示模塊連接高清觸摸屏。進(jìn)一步，F(xiàn)PGA板采用ALTERA公司的EP4CE40F23C8芯片，用于數(shù)字信號的運(yùn)算和處理；控制與顯示模塊采用EP4CE40F23C8芯片內(nèi)嵌入NIOSⅡ嵌入式處理器，用于人機(jī)交互。進(jìn)一步，信號源系統(tǒng)包括DDS模塊、信號調(diào)制模塊、DAC904數(shù)模轉(zhuǎn)換模塊、第一無源低通濾波模塊和后級程控放大模塊；控制與顯示模塊的輸出與DDS模塊輸入相連，控制與顯示模塊的輸出和DDS模塊的輸出分別與信號調(diào)制模塊的輸入相連，DDS模塊的輸出和信號調(diào)制模塊的輸出通過一個二選一開關(guān)與DAC904數(shù)模轉(zhuǎn)換模塊的輸入相連，控制與顯示模塊的輸出與二選一開關(guān)的控制端相連，DAC904數(shù)模轉(zhuǎn)換模塊的輸出與第一無源低通濾波模塊的輸入相連，控制與顯示模塊的輸出與第一無源低通濾波模塊的輸出分別與后級程控放大模塊的輸入相連。進(jìn)一步，示波器系統(tǒng)包括前級信號調(diào)理模塊、第二無源低通濾波模塊、MAX1425模數(shù)轉(zhuǎn)換模塊、觸發(fā)信號產(chǎn)生模塊、短時間ΔT測量模塊、采樣數(shù)據(jù)存儲模塊、FFT運(yùn)算模塊和第一等精度測頻模塊；控制與顯示模塊的輸出與前級信號調(diào)理模塊的控制輸入相連，前級信號調(diào)理模塊的輸出與第二無源低通濾波模塊的輸入相連，第二無源低通濾波模塊的輸出與第一等精度測頻模塊的輸入與MAX1425模數(shù)轉(zhuǎn)換模塊的輸入相連，第一等精度測頻模塊輸出與控制與顯示模塊相連，MAX1425模數(shù)轉(zhuǎn)換模塊的輸出與觸發(fā)信號產(chǎn)生模塊的輸入相連，MAX1425模數(shù)轉(zhuǎn)換模塊的輸出、觸發(fā)信號產(chǎn)生模塊的輸出、短時間ΔT測量模塊的輸出和控制與顯示模塊的輸出分別與采樣數(shù)據(jù)存儲模塊的輸入相連，采樣數(shù)據(jù)存儲模塊的輸出和FFT運(yùn)算模塊的輸入相連，采樣數(shù)據(jù)存儲模塊的輸出和FFT運(yùn)算模塊的輸出分別和控制與顯示模塊的輸入相連。進(jìn)一步，萬用表系統(tǒng)包括電阻值和電容值轉(zhuǎn)換成頻率模塊、電感值轉(zhuǎn)換成頻率模塊、電壓和電流轉(zhuǎn)換成頻率模塊和第二等精度測頻模塊；電阻值和電容值轉(zhuǎn)換成頻率模塊的輸出、電感值轉(zhuǎn)換成頻率模塊的輸出、電壓和電流轉(zhuǎn)換成頻率模塊的輸出分別通過一個三選一的開關(guān)和第二等精度測頻模塊的輸入相連，控制與顯示模塊的輸出與三選一開關(guān)控制端相連，控制與顯示模塊輸出與電阻值和電容值轉(zhuǎn)換成頻率模塊的控制輸入和電壓和電流轉(zhuǎn)換成頻率模塊的控制輸入相連，第二等精度測頻模塊輸出和控制與顯示模塊輸入相連。進(jìn)一步，DDS模塊包括頻率字輸入同步寄存器、相位累加器、相位字輸入同步寄存器、相位調(diào)制器和ROM查找表；頻率字輸入同步寄存器的輸出和相位累加器的輸入相連，相位累加器的輸出和相位字輸入同步寄存器的輸出和相位調(diào)制器的輸入相連，相位調(diào)制器的輸出和ROM查找表的輸入相連，ROM查找表的輸出和DAC904數(shù)模轉(zhuǎn)換模塊的輸入相連；信號調(diào)制模塊用于產(chǎn)生調(diào)幅信號、調(diào)頻信號、移相鍵控信號、移幅鍵控信號；DAC904數(shù)模轉(zhuǎn)換模塊的輸出選擇高速運(yùn)放opa690作為電流電壓轉(zhuǎn)換器；第一無源低通濾波模塊采用7階的巴特沃斯低通濾波器，其截至頻率為50MHz；后級程控放大模塊的壓控放大器選用AD603；可變增益的范圍為：Gain(dB)＝40*VG+10dB，控制端電壓由12位數(shù)模轉(zhuǎn)換器TLV5616輸出，后級固定放大倍數(shù)為10倍。進(jìn)一步，前級信號調(diào)理模塊采用三級放大的形式，前后兩級采用繼電器切換運(yùn)放和Rg的形式，中間采用PGA芯片THS7001，組合產(chǎn)生10種放大倍數(shù)；第二無源低通濾波模塊采用7階巴特沃斯低通濾波器，其截止頻率為300MHz；MAX1425模數(shù)轉(zhuǎn)換模塊采用A/D接口的高速差分運(yùn)放THS4151提供2.5V的偏置電壓；觸發(fā)信號產(chǎn)生模塊采用兩個10位寄存器和比較器模塊，兩個10位寄存器的輸入分別與MAX1425模數(shù)轉(zhuǎn)換模塊的輸出相連，兩個10位寄存器的輸出分別與比較器模塊的輸入相連，比較器模塊的輸出和短時間ΔT測量模塊的輸入及采樣數(shù)據(jù)存儲模塊的輸入相連；短時間ΔT測量模塊采用等相位檢測模塊和計數(shù)模塊，等相位檢測模塊的輸出與計數(shù)模塊的輸入相連，計數(shù)模塊的輸出與采樣數(shù)據(jù)存儲模塊的輸入相連；采樣數(shù)據(jù)存儲模塊采用波形暫存模塊和波形重構(gòu)模塊，短時間ΔT測量模塊的輸出、觸發(fā)信號輸出與采樣數(shù)據(jù)存儲模塊的輸入相連，用來使能波形存儲；MAX1425模數(shù)轉(zhuǎn)換模塊的輸出和波形暫存模塊的輸入相連，短時間ΔT測量模塊的輸出和波形暫存模塊的輸出分別和波形重構(gòu)模塊的輸入相連，用于根據(jù)所測得的短時間ΔT對波形數(shù)據(jù)重新排序，以重構(gòu)波形；FFT運(yùn)算模塊用于所采波形數(shù)據(jù)的FFT運(yùn)算，得到所采信號的頻譜并顯示；第一等精度測頻模塊采用等精度測頻原理，實現(xiàn)低頻信號和高頻信號的精確測量。進(jìn)一步，電阻值和電容值轉(zhuǎn)換成頻率模塊采用555定時器構(gòu)成振蕩電路，電容采用多層陶瓷電容，電阻采用高精度電阻，用于電阻值和電容值轉(zhuǎn)變?yōu)轭l率；電感值轉(zhuǎn)換成頻率模塊采用集成芯片E1648構(gòu)成振蕩電路,用于電感轉(zhuǎn)換為頻率；電壓和電流轉(zhuǎn)換成頻率模塊采用V/F轉(zhuǎn)換芯片LM331，測交流電壓時，采用真有效值/直流轉(zhuǎn)換器AD637將交流量轉(zhuǎn)換成與有效值成比例的直流電壓，再進(jìn)行電壓和頻率的轉(zhuǎn)換；測量電流時，采用運(yùn)放OPA277把電流轉(zhuǎn)變?yōu)殡妷海龠M(jìn)行電壓和頻率的轉(zhuǎn)換；第二等精度測頻模塊用于測量前級轉(zhuǎn)換得到的方波頻率，采用等精度測頻原理。更進(jìn)一步，高清觸摸屏采用TFTLCD電容式觸摸屏，分辨率為800*480。具體實施時，一種基于FPGA的信號源、示波器、萬用表一體機(jī)，如圖1所示，一體機(jī)由一塊FPGA板、一塊3機(jī)一體的PCB板、一塊高清觸摸屏組成，合起來體積只有一般信號源的一半不到，重量只有一般信號源的1/4不到，價格只有一般信號源的一半，性能可以達(dá)到一般實驗場所的要求。由于FPGA具有并行處理的特點，所以可以將這三個功能同時完成。FPGA主要完成數(shù)字信號的處理和運(yùn)算，而內(nèi)嵌其中的NIOSII軟核則主要負(fù)責(zé)控制、顯示和人機(jī)交互。一體機(jī)還包括用于信號源的產(chǎn)生正弦波、三角波等波形的DDS模塊，用于信號源的產(chǎn)生調(diào)制信號的信號調(diào)制模塊，用于信號源的DAC904數(shù)模轉(zhuǎn)換模塊，用于信號源的第一無源低通濾波模塊，用于信號源的后級程控放大模塊。用于示波器的前級信號調(diào)理模塊，用于示波器的第二無源低通濾波模塊，用于示波器的MAX1425模數(shù)轉(zhuǎn)換模塊，用于示波器的觸發(fā)信號產(chǎn)生模塊，用于示波器的短時間ΔT測量模塊，用于示波器的采樣數(shù)據(jù)存儲模塊，用于示波器的FFT運(yùn)算模塊，用于示波器的第一等精度測頻模塊。用于萬用表的將電阻值和電容值轉(zhuǎn)換成頻率模塊，用于萬用表的將電感值轉(zhuǎn)換成頻率模塊，用于萬用表的將電壓和電流轉(zhuǎn)換成頻率模塊，用于萬用表的第二等精度測頻模塊，用于整個一體機(jī)的控制與顯示模塊。在信號源中，控制與顯示模塊輸出和DDS模塊輸入相連，控制與顯示模塊輸出和DDS模塊輸出分別與信號調(diào)制模塊輸入相連，DDS模塊輸出和信號調(diào)制模塊輸出通過一個二選一的開關(guān)與DAC904數(shù)模轉(zhuǎn)換模塊輸入相連，控制與顯示模塊輸出與二選一開關(guān)控制端相連，DAC904數(shù)模轉(zhuǎn)換模塊輸出與第一無源低通濾波模塊輸入相連，控制與顯示模塊輸出和第一無源低通濾波模塊輸出分別與后級程控放大模塊輸入相連。在示波器中，控制與顯示模塊輸出和前級信號調(diào)理模塊控制輸入相連，前級信號調(diào)理模塊輸出和第二無源低通濾波模塊輸入相連，第二無源低通濾波模塊輸出和第一等精度測頻模塊輸入與MAX1425模數(shù)轉(zhuǎn)換模塊輸入相連，第一等精度測頻模塊輸出和控制與顯示模塊相連，MAX1425模數(shù)轉(zhuǎn)換模塊輸出和觸發(fā)信號產(chǎn)生模塊輸入相連，MAX1425模數(shù)轉(zhuǎn)換模塊輸出、觸發(fā)信號產(chǎn)生模塊輸出、短時間ΔT測量模塊輸出和控制與顯示模塊輸出分別和采樣數(shù)據(jù)存儲模塊輸入相連，采樣數(shù)據(jù)存儲模塊輸出和FFT運(yùn)算模塊輸入相連，采樣數(shù)據(jù)存儲模塊輸出和FFT運(yùn)算模塊輸出分別和控制與顯示模塊輸入相連。在萬用表中，電阻值和電容值轉(zhuǎn)換成頻率模塊輸出、電感值轉(zhuǎn)換成頻率模塊輸出、電壓和電流轉(zhuǎn)換成頻率模塊輸出分別通過一個三選一的開關(guān)和第二等精度測頻模塊輸入相連，控制與顯示模塊輸出與三選一開關(guān)控制端相連，控制與顯示模塊輸出也與電阻值和電容值轉(zhuǎn)換成頻率模塊的控制輸入和電壓和電流轉(zhuǎn)換成頻率模塊的控制輸入相連，第二等精度測頻模塊輸出和控制與顯示模塊輸入相連。信號源中的DDS模塊用于產(chǎn)生正弦波、三角波、方波等波形。DDS模塊包括頻率字輸入同步寄存器、相位累加寄存器、相位字輸入同步寄存器、相位調(diào)制器和ROM查找表組成。頻率字輸入同步寄存器輸出和相位累加寄存器輸入相連，相位累加寄存器輸出和相位字輸入同步寄存器輸出和相位調(diào)制器輸入相連，相位調(diào)制器輸出和ROM查找表輸入相連，ROM查找表輸出和DAC904數(shù)模轉(zhuǎn)換模塊輸入相連。其中，頻率字輸入同步寄存器用于實現(xiàn)產(chǎn)生波形的頻率的改變，相位累加寄存器根據(jù)不同的頻率字輸入同步寄存器的值形成不同間距的相位地址，相位累加寄存器的值和相位字輸入同步寄存器的值經(jīng)過相位調(diào)制器相加后形成所對應(yīng)的相位的地址，最后再由此地址在ROM查找表查得對應(yīng)的數(shù)據(jù)。信號源中的信號調(diào)制模塊用于產(chǎn)生AM(調(diào)幅)信號、FM(調(diào)頻)信號、PSK(移相鍵控)信號、ASK(移幅鍵控)信號等調(diào)制信號。其載波和調(diào)制波的輸入和DDS模塊的輸出相連，其輸出和DDS模塊的輸出分別通過一個二選一開關(guān)和DAC904數(shù)模轉(zhuǎn)換模塊輸入相連。信號源的DAC904數(shù)模轉(zhuǎn)換模塊用于將DDS模塊輸出的數(shù)字信號或者信號調(diào)制模塊輸出的數(shù)字信號轉(zhuǎn)換成模擬的電壓信號。因為DAC904輸出的為電流量，所以要用一個運(yùn)放將電流量轉(zhuǎn)變?yōu)殡妷毫?。信號源的第一無源低通濾波模塊用于濾除DAC904數(shù)模轉(zhuǎn)換模塊輸出電壓信號中的高頻雜波。因為DDS模塊輸出的數(shù)字信號是不連續(xù)的，其經(jīng)過DAC904數(shù)模轉(zhuǎn)換模塊輸出的電壓信號也是階梯狀的，所以需要經(jīng)過第一無源低通濾波模塊進(jìn)行波形的平滑。信號源的后級程控放大模塊用于進(jìn)行信號幅度和功率的放大。后級程控放大模塊由DAC數(shù)模轉(zhuǎn)換模塊、壓控放大模塊和后級固定放大組成。其中，控制與顯示模塊輸出和DAC數(shù)模轉(zhuǎn)換模塊輸入相連，DAC數(shù)模轉(zhuǎn)換模塊輸出和壓控放大模塊輸入相連，壓控放大模塊輸出和后級固定放大輸入相連。DAC數(shù)模轉(zhuǎn)換模塊用來給壓控放大模塊提供高精度的控制電壓，以實現(xiàn)準(zhǔn)確的幅值輸出。后級固定放大用來實現(xiàn)信號幅度和功率的進(jìn)一步放大。示波器的前級信號調(diào)理模塊用來將輸入信號放大或縮小到MAX1425模數(shù)轉(zhuǎn)換模塊所能接受的輸入電壓的范圍和進(jìn)行阻抗匹配與隔離。前級信號調(diào)理模塊由前級固定放大模塊，程控放大模塊和后級固定放大模塊組成，三者依次級聯(lián)，共組合產(chǎn)生需要的10多種放大倍數(shù)。示波器的第二無源低通濾波模塊用來濾除輸入信號的高頻噪聲，使MAX1425模數(shù)轉(zhuǎn)換模塊采得的電壓更加精確。示波器的第一等精度測頻模塊用來準(zhǔn)確測得輸入信號的頻率，以在使用“Auto”功能的情況下自動確定所用的采樣頻率。測頻首先通過高頻和低頻比較器相結(jié)合的方式將輸入的波形整形成方波，再將其送到FPGA中進(jìn)行測頻。為了加大比較器抗干擾的能力，電路中采用了滯回比較的方法。測頻采用等精度測頻原理，實現(xiàn)了低頻信號和高頻信號都能夠精確測量。示波器的MAX1425模數(shù)轉(zhuǎn)換模塊用來采集輸入電壓信號的幅值。利用MAX1425芯片的內(nèi)部2.5VREF，這樣可以產(chǎn)生內(nèi)部Vrefp＝3.25v，Vcml＝2.25v，Vrefn＝1.25v，可以提供±2V的信號差分輸入范圍。為了避免前級電路對偏置電壓的影響，需要在前級信號中提供相同的直流偏置。示波器的觸發(fā)信號產(chǎn)生模塊用來產(chǎn)生觸發(fā)信號使示波器顯示的波形穩(wěn)定，即顯示的波形數(shù)據(jù)都是從任意電壓周期的同一個位置開始的。觸發(fā)信號產(chǎn)生模塊和短時間ΔT測量模塊一起為采樣數(shù)據(jù)存儲模塊提供此時刻所采電壓值在波形重構(gòu)模塊中的地址值。觸發(fā)信號采用內(nèi)部觸發(fā)且是上升沿觸發(fā)，觸發(fā)電平可調(diào)。觸發(fā)信號產(chǎn)生模塊由兩個10位寄存器和比較器模塊構(gòu)成，MAX1425模數(shù)轉(zhuǎn)換模塊輸出與其中一個10位寄存器的輸入相連，其輸出和另一個10位寄存器的輸入相連。兩個10位寄存器的輸出和比較器模塊的輸入相連，比較器模塊的輸出和短時間ΔT測量模塊輸入和采樣數(shù)據(jù)存儲模塊輸入相連。示波器的短時間ΔT測量模塊用來測量采樣時鐘和觸發(fā)信號之間的時間差，以此來確定本次采樣的數(shù)據(jù)是否有效，若有效又應(yīng)該存儲在采樣數(shù)據(jù)存儲模塊中的哪一個位置。因為該示波器采用隨機(jī)等效采樣算法，所以短時間ΔT測量模塊的地位至關(guān)重要。短時間ΔT測量模塊由等相位檢測模塊和計數(shù)模塊組成。采樣時鐘信號、系統(tǒng)時鐘信號分別與等相位檢測模塊的輸入相連，等相位檢測模塊的輸出和計數(shù)模塊輸入相連。計數(shù)模塊的輸出和采樣數(shù)據(jù)存儲模塊輸入相連。示波器的采樣數(shù)據(jù)存儲模塊用來存儲MAX1425模數(shù)轉(zhuǎn)換模塊所采得的數(shù)據(jù)。其分為兩個部分，一個是波形暫存模塊，另一個是波形重構(gòu)模塊。短時間ΔT測量模塊輸出、觸發(fā)信號輸出和采樣數(shù)據(jù)存儲模塊的輸入相連，用來使能波形存儲。MAX1425模數(shù)轉(zhuǎn)換模塊輸出和波形暫存模塊輸入相連，短時間ΔT測量模塊輸出和波形暫存模塊輸出分別和波形重構(gòu)模塊輸入相連，用來根據(jù)所測得的短時間ΔT對波形數(shù)據(jù)重新排序，以重構(gòu)波形。示波器的FFT運(yùn)算模塊用來將所采得的波形數(shù)據(jù)進(jìn)行FFT運(yùn)算，來得到所采信號的頻譜，并在控制與顯示模塊上加以顯示。頻譜分析是示波器的一個最重要的功能之一，可以獲取隱藏在信號中的許多有價值的信息。萬用表的電阻值和電容值轉(zhuǎn)換成頻率模塊由555定時器等元件構(gòu)成振蕩電路，將電阻值、電容值轉(zhuǎn)變?yōu)轭l率；電感值轉(zhuǎn)換成頻率模塊由采用由集成芯片E1648構(gòu)成振蕩電路,將電感轉(zhuǎn)換為頻率；電壓和電流轉(zhuǎn)換成頻率模塊由V/F轉(zhuǎn)換芯片LM331直接將電壓轉(zhuǎn)變?yōu)轭l率，測電流時，先將電流用運(yùn)放構(gòu)成的電路轉(zhuǎn)換為電壓。以上三模塊的輸出通過三選一的繼電器與萬用表的第二等精度測頻模塊相連。萬用表的第二等精度測頻模塊用來準(zhǔn)確測得前級轉(zhuǎn)換得到的方波頻率，其采用等精度測頻原理。顯示與控制模塊用來進(jìn)行人機(jī)交互，完成顯示和控制的功能，其由內(nèi)嵌FPGA中的NIOSII軟核和TFTLCD電容式觸摸屏組成。而且，信號源中的DDS模塊中的ROM查找表中采用12位地址，14位數(shù)據(jù)，以使波形精準(zhǔn)地產(chǎn)生。頻率字輸入同步寄存器和相位累加寄存器的位數(shù)均為32位，然后截取高12位形成ROM查找表中的地址，以實現(xiàn)波形頻率的精確控制。而且，信號源的DAC904數(shù)模轉(zhuǎn)換模塊的輸出選擇高速運(yùn)放opa690作為為電流電壓轉(zhuǎn)換器。而且，信號源的第一無源低通濾波模塊采用7階的巴特沃斯低通濾波器，其截至頻率為50MHz。而且，信號源的后級程控放大模塊中的壓控放大器選用AD603，其可變增益的范圍為其增益為：Gain(dB)＝40*VG+10dB，其控制端電壓由精密12位數(shù)模轉(zhuǎn)換器TLV5616輸出。信號源的后級固定放大倍數(shù)為10倍。而且，示波器的前級信號調(diào)理模塊采用三級放大的形式，前后兩級采用繼電器切換運(yùn)放和Rg的形式，中間采用PGA芯片THS7001，組合產(chǎn)生需要的10種放大倍數(shù)。而且，示波器的第二無源低通濾波模塊采用7階巴特沃斯低通濾波器，其截止頻率為300MHz。而且，示波器的第一等精度測頻模塊為了提高比較器的抗干擾能力，信號在進(jìn)入比較器之前用運(yùn)放放大11倍以提高其邊沿斜率，同時為了避免方波信號頻率較高時對電路的干擾，高頻比較器TL3116的輸出經(jīng)過四分頻。然后將比較器輸出信號經(jīng)過一個非門進(jìn)入FPGA。而且，示波器的MAX1425模數(shù)轉(zhuǎn)換模塊采用可以直接提供偏置的適于同A/D接口的高速差分運(yùn)放THS4151提供2.5V的偏置電壓。而且，示波器的觸發(fā)信號產(chǎn)生模塊采用軟件觸發(fā)。在FPGA的觸發(fā)電平寄存器中設(shè)置比較電平的數(shù)字值，將兩次A/D采樣值同這個值比較，當(dāng)滿足第一次的采樣值小于第二次的采樣值并且第二次的采樣值和比較電平的數(shù)字值相接近時產(chǎn)生觸發(fā)信號。這種方案結(jié)構(gòu)簡單，不需要額外的外圍芯片，設(shè)置和調(diào)節(jié)方便，容易做到較高精度。而且，示波器的短時間ΔT測量模塊采用游標(biāo)卡尺法。用FPGA中的一個鎖相環(huán)來完成采樣時鐘和系統(tǒng)時鐘的頻率關(guān)系31:30的功能。當(dāng)系統(tǒng)進(jìn)入等效采樣時，采樣時鐘始終保持一個固定的頻率，比如50MHz。同時利用計數(shù)器對兩個等相位點之間的采樣時鐘進(jìn)行計數(shù)，當(dāng)?shù)竭_(dá)等相位點時清零計數(shù)器。觸發(fā)信號到來時，采樣數(shù)據(jù)存儲模塊從短時間測量模塊中讀出計數(shù)器的值，以此得知采樣時鐘相對于觸發(fā)信號的時間間隔。而且，示波器的采樣數(shù)據(jù)存儲模塊調(diào)用Quartus中的兩片關(guān)于RAM的IP核完成。而且，示波器的FFT運(yùn)算模塊同樣調(diào)用Quartus中的關(guān)于FFT的IP核完成。使用IP核的好處是能夠更高速地進(jìn)行信號的處理。而且，萬用表的電阻值和電容值轉(zhuǎn)換成頻率模塊中，測電阻時電容為已知,為提高測量精度,電容采用多層陶瓷電容；測電容時電阻為已知,為提高測量精度,電阻采用高精度電阻。而且，電壓和電流轉(zhuǎn)換成頻率模塊，測交流電壓時,首先采用真有效值/直流轉(zhuǎn)換器AD637將交流量轉(zhuǎn)換成與有效值成比例的直流電壓，再用V/F轉(zhuǎn)換芯片LM331完成電壓和頻率的轉(zhuǎn)換。而且，F(xiàn)PGA芯片是采用ALTERA公司的EP4CE40F23C8芯片，片內(nèi)嵌入了NIOSⅡ嵌入式處理器。而且，顯示屏采用TFTLCD電容式觸摸屏，分辨率為800*480。為了方便本領(lǐng)域普通技術(shù)人員理解和實施，下面結(jié)合附圖作詳細(xì)說明。1.數(shù)字信號源的具體實施方式：(1)DDS模塊的具體實現(xiàn)：本實施例中，采用DDS(直接數(shù)字式頻率合成器，DirectDigitalSynthesizer)技術(shù)，以奈奎斯特采樣定理為基礎(chǔ)，在時域中進(jìn)行頻率合成，它可以快速改變頻率，并且通過更換波形數(shù)據(jù)可以實現(xiàn)任意波形功能。與傳統(tǒng)的頻率合成器相比，DDS具有相對帶寬高，輸出頻率、相位連續(xù)，低成本、低功耗、高分辨率和快速轉(zhuǎn)換時間等優(yōu)點。其原理如圖2所示。正弦信號發(fā)生器的輸出可以用sout＝Asinωt＝Asin(2πfoutt)來描述：在一個時鐘周期Tclk內(nèi),相位θ的變化量為：為了對Δθ進(jìn)行數(shù)字量化,把2π切割成2N份,由此每個Tclk周期的相位增量Δθ用量化值BΔθ表示。即顯然,信號發(fā)生器的輸出可用下式描述。由上面的推導(dǎo)可以看出,只要對相位的量化值進(jìn)行簡單的累加運(yùn)算,就可以得到正弦信號的當(dāng)前相位值,而用于累加的相位增量量化值BΔθ決定了信號的輸出頻率fout并呈線形關(guān)系。如圖2所示,相位累加器是整個DDS的核心,在這里完成上述原理推導(dǎo)中的相位累加功能。相位累加器在功能上說實質(zhì)是一個N位快速可循環(huán)累加器(一般N＝32),N位的相位累加器在每一個時鐘來臨時與頻率控制所決定的相位增量BΔθ累加一次,計數(shù)大于2的N次方時則自動溢出,保留后面N位數(shù)字于累加器中。每當(dāng)相位累加器計數(shù)滿后,可自動循環(huán)重新累加,所以輸出相位可以保持連續(xù)變化,這就保證了輸出正弦波的連續(xù)性。相位調(diào)制器接收相位累加器的相位輸出,在這里加上一個相位偏移值,主要用于信號的相位調(diào)制,如PM(調(diào)幅)、PSK(相移鍵控)等,在不使用時可以去掉該部分,或者加一個固定的相位字輸入。相位字輸入也需要用同步寄存器保持同步。用RAM存儲所需波形的量化數(shù)據(jù)，按照不同頻率要求以頻率控制字為步進(jìn)對相位增量進(jìn)行累加，以累加相位的值作為地址碼讀取存在存儲器內(nèi)的波形數(shù)據(jù)，經(jīng)D/A轉(zhuǎn)換和幅度控制，再濾波即可得到所需的波形。(2)信號調(diào)制模塊的具體實現(xiàn)：①幅度調(diào)制(AM)的具體實施方式：調(diào)幅(AM)是指用調(diào)制信號去控制載波的振幅，使已調(diào)波的包絡(luò)按照調(diào)制信號幅度的規(guī)律線性變化的過程。假設(shè)調(diào)制信號為Uacosωat，載波為Uccosωct，則已調(diào)信號為:采用(1)中的改變頻率控制字的方法可以獲得頻率可設(shè)定的載波和調(diào)制波。由上式可知，在進(jìn)行調(diào)幅時，要進(jìn)行兩次乘法運(yùn)算，一次用于波形的調(diào)制，另一次用于調(diào)制度的改變，為提高速度可以使用IP核乘法器實現(xiàn)。即使使用IP核，F(xiàn)PGA進(jìn)行兩次乘法運(yùn)算還是需要一定時間的。為了產(chǎn)生頻率較高的信號本實施例中把其中一次乘法轉(zhuǎn)變?yōu)榱思臃ㄟ\(yùn)算即，只要FPGA的ROM足夠，這個改變能夠提高載波的頻率。②幅度鍵控(ASK)的具體實現(xiàn)：ASK是按載波的幅度受到數(shù)字?jǐn)?shù)據(jù)的調(diào)制而取不同的值，例如對應(yīng)二進(jìn)制0，載波振幅為0；對應(yīng)二進(jìn)制1，載波振幅為1。調(diào)幅技術(shù)實現(xiàn)起來簡單。設(shè)信息源發(fā)出消息代碼是由二進(jìn)制符號1、0組成的序列，假定符號1出現(xiàn)的概率為P，符號0出現(xiàn)概率為1-P，它們彼此獨立。即根據(jù)幅度調(diào)制的原理，一個二進(jìn)制的振幅鍵控信號可以表示成一個單極性矩形脈沖序列與一個正弦型載波的相乘，即它可用在FPGA內(nèi)部搭建開關(guān)電路來實現(xiàn)。(3)DAC904數(shù)模轉(zhuǎn)換模塊、第一無源低通濾波模塊、后級程控放大模塊的具體實現(xiàn)：電路如圖3、圖4和圖5所示，數(shù)字信號經(jīng)過數(shù)模轉(zhuǎn)換器DAC904和電流電壓轉(zhuǎn)換器變成模擬的電壓信號，再經(jīng)過第一無源低通濾波模塊濾除高頻雜波，再經(jīng)過AD603獲得不同的放大倍數(shù)來控制信號幅度，再通過后級固定放大電路進(jìn)行驅(qū)動和信號的進(jìn)一步放大。如圖3所示，DAC904數(shù)模轉(zhuǎn)換模塊中選擇運(yùn)放opa690為電流電壓轉(zhuǎn)換器，其為單位增益穩(wěn)定的電壓反饋型運(yùn)放。opa690能驅(qū)動一個峰值為1v到4v輸出擺動，以及150mA驅(qū)動電流，150MHz帶寬。這組合特征構(gòu)造opa690一個理想的ADC輸出驅(qū)動。如圖4所示，第一無源低通濾波模塊采用巴特沃斯型濾波器，其幅頻特性曲線在通帶內(nèi)十分平坦。所選電阻、電容值根據(jù)截止頻率和解歸一化計算得到，為了增強(qiáng)通帶外的衰減故需要較高的階數(shù)，采用如圖4所示七階低通濾波器。如圖5所示，信號首先經(jīng)過AD603進(jìn)行程控放大。后級固定放大模塊采用兩級放大，第一級放大選用TI公司的THS4011，它是高速電壓型反饋運(yùn)放。G＝1時，-3dB帶寬為290MHz；擺率為310V/us，最大輸出電流為110mA。第二級放大選用高電壓低失真電流反饋型運(yùn)放THS3091，壓擺率7300v/us，在G＝2，負(fù)載RL＝100Ω時，帶寬210MHZ，最大輸出電流為100mA.兩級級聯(lián)產(chǎn)生10倍放大。2.數(shù)字示波器的具體實施方式：(1)采樣數(shù)據(jù)存儲模塊等效采樣的具體實現(xiàn)：等效采樣是用低頻時鐘采高頻信號的一種信號采樣方法，等效采樣又分為順序等效采樣和隨機(jī)等效采樣。兩者的區(qū)別在于:隨機(jī)等效采樣不僅局限于在觸發(fā)點之后，還能在觸發(fā)點之前進(jìn)行采樣。本實施例中采用隨機(jī)等效采樣。隨機(jī)等效采樣的測量原理是通過測量從觸發(fā)時刻起到第一個采樣點的時間間隔ΔT，再根據(jù)A/D采樣周期就能確定本次采樣序列在重建的信號波形中的位置。這個時間是隨機(jī)分布的并且在一定的時間段內(nèi)遍歷一個A/D采樣周期內(nèi)所有可能的取值，通過在這個時間段上的多次采樣獲得數(shù)據(jù)序列來重構(gòu)波形，在采樣次數(shù)足夠大時，可以遍歷所有我們需要的等間隔點上的波形數(shù)據(jù)，從而重構(gòu)目標(biāo)信號的完整采樣波形。圖6是隨機(jī)等效時間采樣的原理圖，我們可以設(shè)定每一次觸發(fā)后采集的點數(shù)，采集完后再開始下一次觸發(fā)采樣，每一次采樣后測量該次采樣的觸發(fā)時刻到觸發(fā)后第一個采樣點的時間間隔，根據(jù)此時間間隔值確定本次采樣序列在重建的信號波形中的位置。這里的關(guān)鍵是精確測量這個時間間隔，由于時間很短，直接測量難度很大，我們采用了游標(biāo)卡尺法去測量兩脈沖間極短的時間間隔，能精確到0.7ns的時間間隔的測量。表1等效采樣速率和實時采樣速率之間的關(guān)系隨機(jī)等效排序算法所要解決的是每次采樣得到的N個數(shù)據(jù)如何放到最后的波形數(shù)組中。等效采樣速率受到實時采樣率的限制，不同的實時采樣速率和等效采樣速度，采樣次數(shù)和每輪采樣數(shù)據(jù)中有用的采樣點數(shù)也不同。以采樣10MHz信號為例，實時采樣頻率為100MHz，那么在一個周期我們只能采樣10個點，而在某些信號處理算法中經(jīng)常需要在一個周期中采樣幾百個點，如果不采用等效采樣算法就不能達(dá)到要求，表1中為具體隨機(jī)等效采樣的參數(shù)，一個周期為例，每次采樣數(shù)據(jù)放在數(shù)組a1中，等效后的波形數(shù)據(jù)放在數(shù)組a2中。表1中實時采樣率為100MHz，每次采樣的點數(shù)為10點，等效采樣速率可以根據(jù)需要選取不同的值，等效倍率M是等效采樣對應(yīng)實時采樣的倍數(shù)。每次采樣結(jié)束后，從FPGA中讀取時間差值ΔT，將A/D采樣周期T分成等長度的M段，每個段映射一個0～M-1間的整數(shù)值I，然后通過ΔT/T+0.5得出對應(yīng)的I值。之后就可以從數(shù)組a1中讀取有效數(shù)據(jù)，進(jìn)行等效算法排序，然后將排序結(jié)果寫入a2中。等效排序算法就是按照順序從數(shù)組a1中讀取10個有效數(shù)據(jù)，以a2為基地址，以I為地址偏移量，以M為地址步長，寫入數(shù)組a2中。如圖7所示，算法公式為：ADD＝BASE+I+K×M，其中ADD為某個數(shù)據(jù)寫入數(shù)組a2中對應(yīng)單元的地址，K為從數(shù)組a1中順序讀取的數(shù)據(jù)的次序值，K的范圍是0～9，BASE為數(shù)組a2的首地址。這里需要注意的是把數(shù)據(jù)寫入數(shù)組a2對應(yīng)的地址單元中完成一輪采樣只是采集到一個完成波形的一部分?jǐn)?shù)據(jù)，要得到完整波形的全部數(shù)據(jù)須經(jīng)過多次觸發(fā)、多輪采樣，而每一輪采樣并不一定都有效，只有不重復(fù)的ΔT值對應(yīng)的采樣才是有效的。經(jīng)過若干次采樣，數(shù)組a2寫滿之后一次完整的等效采樣過程就完成了。數(shù)組a1和a2存儲在FPGA中的RAM中，分別屬于采樣數(shù)據(jù)存儲模塊中的波形暫存RAM模塊和波形重構(gòu)RAM模塊，以實現(xiàn)高速采樣和排序。(2)短時間ΔT測量模塊的具體實現(xiàn)：本實施例中利用了游標(biāo)卡尺的原理，同時也借助FPGA內(nèi)部的鎖相環(huán)來實現(xiàn)。如圖8所示，系統(tǒng)時鐘和采樣時鐘就好像游標(biāo)卡尺上的兩個刻度，系統(tǒng)時鐘就相當(dāng)于主尺，采樣時鐘就相當(dāng)于標(biāo)尺。不過在這里不是對長度的測量而是對時間的測量。本實施例用FPGA中的一個鎖相環(huán)來完成采樣時鐘和系統(tǒng)時鐘的頻率關(guān)系的功能。當(dāng)系統(tǒng)進(jìn)入等效采樣時，采樣時鐘始終保持一個固定的頻率(比如50MHz)。同時利用計數(shù)器對采樣時鐘和系統(tǒng)時鐘的兩個等相位點之間的采樣時鐘進(jìn)行計數(shù)，當(dāng)?shù)竭_(dá)等相位點時清零計數(shù)器。觸發(fā)信號到來時，采樣數(shù)據(jù)存儲模塊從短時間測量模塊中讀出計數(shù)器的值，以此得知采樣時鐘相對于觸發(fā)信號的時間間隔。假設(shè)設(shè)置輸入時鐘為50MHz，輸出時鐘端選擇c0為內(nèi)部時鐘網(wǎng)絡(luò)輸出，輸入與輸出的頻率關(guān)系設(shè)置為31/30，輸出時鐘頻率為51.66667MHz，即為采樣頻率。根據(jù)上面介紹的游標(biāo)卡尺的原理，當(dāng)采樣的外部觸發(fā)信號為高電平時，其與采樣時鐘之間的相位差可以通過對采樣時鐘的計數(shù)得知，系統(tǒng)時鐘在經(jīng)過0～31個時鐘后必定與采樣時鐘出現(xiàn)等相位點，當(dāng)檢測到系統(tǒng)時鐘與采樣時鐘等相位時，停止并清零記數(shù)。等相位檢測模塊如圖9所示?？梢灾赖谝粋€采樣點相對于觸發(fā)時刻的時間，其計算公式為：T＝(20/31)·(N-1)式中N為觸發(fā)開始點到等相位點所經(jīng)過的時間計數(shù)器的數(shù)值。按此設(shè)計的最小精度為0.667ns。因此短時間的測量只需要將觸發(fā)信號有效后對系統(tǒng)時鐘計數(shù)，當(dāng)采樣時鐘和系統(tǒng)時鐘同相位時停止計數(shù)，得到的計數(shù)器的值就是上面公式中的N的值，就可以計算第一個采樣點相對于觸發(fā)信號的間隔時間。當(dāng)進(jìn)一步縮小系統(tǒng)時鐘與采樣時鐘之間的比值時，誤差將會更小。(3)垂直靈敏度的具體劃分和放大倍數(shù)的具體選擇垂直刻度為8div，對于不同的垂直靈敏度，示波器滿刻度顯示時輸入信號的峰峰值為：24V、16V、8V、4V、1.6V、0.8V、400mV、160mV、80mV、40mV、16mV、8mV。垂直靈敏度和前級放大倍數(shù)成反比例關(guān)系，我們將垂直靈敏度檔位分為12檔，分布如表1所示。由于我們選用的MAX1425采樣所能接受的的范圍為-2V+2V，因此系統(tǒng)針對不同信號范圍設(shè)計了多級放大或者衰減電路。每一檔放大電路的增益必須滿足下式：每檔對應(yīng)最佳測量范圍用于AUTO功能的實現(xiàn)，即對不同幅度信號自動選擇最佳垂直靈敏度檔位和根據(jù)信號的不同范圍自動選擇放大和衰減倍數(shù)，使波形顯示盡可能多的占用整個屏幕。由下表可見，系統(tǒng)能測量的信號峰峰值范圍為2mV～24V。表2垂直靈敏度檔位與放大倍數(shù)的對應(yīng)關(guān)系垂直靈敏度/div3V2V1V500mV200mV測量出入信號16-24V8-16V4-8V1.6-4V0.8-1.6V放大倍數(shù)1/161/101/51/2.51100mV50mV20mV10mV5mV2mV400-800mV160-400mV80-160mV40-80mV16-40mV8-16mV241020401001mV2-8mV200由于本實施例中的放大倍數(shù)較多，所以采用繼電器選擇固定放大倍數(shù)和程控放大器THS7001相結(jié)合的方式較好地把信號放大到模數(shù)轉(zhuǎn)換器MAX1425所能接受和測量準(zhǔn)確的范圍內(nèi)。由于MAX1425的接收信號的范圍較窄，輸入信號超過該范圍可能會損壞ADC芯片，所以本實施例中還采用了比較器判斷電壓是否超出范圍的電路。一旦電壓超出范圍立刻用繼電器切斷輸入MAX1425的信號，并立刻調(diào)整前級調(diào)理電路放大倍數(shù)，重新自動調(diào)整信號調(diào)理電路的放大倍數(shù)，極大程度地避免了ADC芯片的損壞。在手動調(diào)節(jié)中，系統(tǒng)會根據(jù)此時所選的垂直電壓靈敏度自動調(diào)整信號調(diào)理電路放大倍數(shù)，實現(xiàn)對不同范圍的電壓信號的精確測量。(4)掃描速度的具體劃分和采樣速率的具體選擇：掃描速度反映了示波器在水平方向展寬信號的能力，觀察高速瞬變信號或者高頻連續(xù)信號時，屏幕的現(xiàn)實點必須進(jìn)行高速水平掃描，觀察慢速低頻信號時，顯示屏幕必須進(jìn)行相應(yīng)的慢速掃描。掃描速度表征示波器能夠展寬被測信號波形的能力。掃描速度定義為：單位時間內(nèi)光點在屏幕水平方向移動的距離。掃描速度與該通道采樣速率由如下式關(guān)系，采樣率越高,這說明其捕捉信號的能力越強(qiáng)。公式如下：掃描速度表征示波器能夠展寬被測信號波形的能力。掃描速度定義為：單位時間。為使0.2Hz～100MHz信號在示波器上有較好顯示，即任意頻率信號的一個周期占1div～10div。本實施例中水平顯示分辨率60點/div，掃描速度共24檔，分別為500ms/div、200ms/div、100ms/div、50ms/div、20ms/div、10ms/div、5ms/div、2ms/div、1ms/div、0.5ms/div、200μs/div、100μs/div、50μs/div、20μs/div、10μs/div、5μs/div、2μs/div、1μs/div、0.5μs/div、200ns/div、100ns/div、50ns/div、20ns/div、10ns/div，根據(jù)上面公式，可以計算出對應(yīng)的采樣率如下表所示。最佳測量頻率范圍用于AUTO功能的實現(xiàn)，即根據(jù)不同頻率信號自動選擇最佳掃描速度檔位。表3掃描速度檔位與等效采樣速率的對應(yīng)關(guān)系(5)其余各部分電路的具體實現(xiàn)：①前級信號調(diào)理模塊的具體實現(xiàn)：如圖10所示，前級采用三級放大的形式，前后兩級采用繼電器切換運(yùn)放和Rg的形式，中間采用PGA芯片THS7001，組合產(chǎn)生需要的10種放大倍數(shù)，需要注意的是當(dāng)探筆打到×10檔位的時候，探筆的輸入阻抗同運(yùn)放輸入偏流對輸出信號造成的影響。②第一等精度測頻模塊的具體實現(xiàn)：如圖11所示，為了使FPGA能夠進(jìn)行等精度測頻，要首先把輸入信號用比較器整形成方波。本系統(tǒng)比較器模塊采用高低頻信號分開處理比較的方案。為了提高比較器的抗干擾能力，信號在進(jìn)入比較器之前用運(yùn)放放大11倍以提高其邊沿斜率，同時為了避免方波信號頻率較高時對電路的干擾，高頻比較器TL3116的輸出經(jīng)過四分頻。然后將比較器輸出信號經(jīng)過一個非門進(jìn)入FPGA。③MAX1425模數(shù)轉(zhuǎn)換模塊的具體實現(xiàn)：如圖12所示，MAX1425模數(shù)轉(zhuǎn)換模塊中，采用模數(shù)轉(zhuǎn)換芯片MAX1425實現(xiàn)AD采樣。MAX1425是10位并口高速模數(shù)轉(zhuǎn)換器，最高采樣率為20MHz。信號進(jìn)入MAX1425之前都要進(jìn)行相應(yīng)的處理，以使信號滿足MAX1425采樣的輸入范圍和偏置要求，我們采用芯片的內(nèi)部2.5VREF，這樣可以產(chǎn)生內(nèi)部Vrefp＝3.25vVcml＝2.25vVrefn＝1.25v，可以提供±2V的信號差分輸入范圍。為了避免前級電路對偏置電壓的影響，需要在前級信號中提供相同的直流偏置。本實施例中采用可以適于同A/D接口的高速差分運(yùn)放THS4151直接提供偏置。④觸發(fā)信號產(chǎn)生模塊的具體實現(xiàn)：本實施例中選擇數(shù)字觸發(fā)方式。觸發(fā)信號產(chǎn)生模塊由兩個10位寄存器和比較器模塊構(gòu)成，MAX1425模數(shù)轉(zhuǎn)換模塊輸出一個10位寄存器的輸入相連，其輸出和另一個10位寄存器的輸入相連。兩個10位寄存器的輸出和比較器模塊的輸入相連。兩個10位寄存器構(gòu)成移位寄存器。通過ADC對波形信號進(jìn)行采集，在采樣時鐘的作用下，采得的數(shù)據(jù)被依次送到兩個10位寄存器中。當(dāng)?shù)谝粋€寄存器的值小于第二個寄存器的值，并且第二個寄存器的值和預(yù)設(shè)的電平值之差小于規(guī)定值的時候產(chǎn)生觸發(fā)信號。此方案硬件實現(xiàn)簡單，能夠排除硬件毛刺產(chǎn)生的干擾，易于觸發(fā)電平的調(diào)整，且可以通過軟件做插值找出比較接近觸發(fā)電平的值，對于抖動問題可以有效去除。3.數(shù)字萬用表的具體實施方式：(1)第二等精度測頻模塊的具體實現(xiàn)：如圖13所示，本實施例中采用等精度測頻法，其精確門限由被測信號和預(yù)制門控制共同控制，測量精度與被測信號的頻率無關(guān)，只與基準(zhǔn)信號的頻率和穩(wěn)定度有關(guān)，因此可以保證在整個測量頻段內(nèi)測量精度不變。同時使用兩個計數(shù)器A和B分別對待測信號頻率fx和頻標(biāo)信號頻率fm在設(shè)定的精確門內(nèi)進(jìn)行計數(shù)，精確門與預(yù)置門的門限周期相同，fx的上升沿觸發(fā)精確門。用兩個計數(shù)器在精確門內(nèi)對fx和fm分別計數(shù)，計數(shù)值分別為M和N，則待測信號的頻率為fx＝M*fm/N實現(xiàn)了頻率的高精度測量。由于計數(shù)由待測信號上升沿控制，計數(shù)值M不存在計數(shù)誤差，N存在±1誤差，又頻標(biāo)信號為FPGA內(nèi)部100MHz的時鐘，故理論可達(dá)頻率測量精度為10-8，又時鐘由外部有源溫補(bǔ)晶振提供具有較高的穩(wěn)定度，所以誤差較小，可以10-4的要求。(2)電阻值和電容值轉(zhuǎn)換成頻率模塊的具體實現(xiàn)：如圖14所示，本實施例中采用555時基電路構(gòu)成的多諧振蕩器，測電阻時電容為已知,為提高測量精度,電容采用多層陶瓷電容；測電容時電阻為已知,為提高測量精度,電阻采用高精度電阻。根據(jù)FPGA所測得的振蕩頻率和已知的電容或電阻值，在NiosII軟核中反推出未知的電阻或電容值。本電路的振蕩頻率為結(jié)合(1)中的頻率fx＝M*fm/N可以解得被測電阻和被測電容為：測電容時取R＝R1。(3)電感值轉(zhuǎn)換成頻率模塊的具體實現(xiàn)：如圖15所示，為了得到頻率、振幅具有較高穩(wěn)定度的振蕩電路,本設(shè)計中采用由集成芯片E1648構(gòu)成的振蕩電路,將電感轉(zhuǎn)換為頻率。外接電容、電感構(gòu)成并聯(lián)振蕩,振蕩頻率由外接的電容、電感決定，其為結(jié)合(1)中的頻率得被測的電感值為(4)電壓和電流轉(zhuǎn)換成頻率模塊的具體實現(xiàn)：如圖16所示，本實施例中電路主要元件采用美國NS公司生產(chǎn)的可用作精密電壓/頻率轉(zhuǎn)換器的LM331，外接電路簡單易行。測交流電壓時,首先采用真有效值/直流轉(zhuǎn)換器AD637將交流量轉(zhuǎn)換成與有效值成比例的直流電壓。測量電流時，要先用運(yùn)放OPA277把電流轉(zhuǎn)變?yōu)殡妷?，在按照上面所述的方法，把電壓轉(zhuǎn)變?yōu)轭l率。應(yīng)當(dāng)理解的是，本說明書未詳細(xì)闡述的部分均屬于現(xiàn)有技術(shù)。雖然以上結(jié)合附圖描述了本實用新型的具體實施方式，但是本領(lǐng)域普通技術(shù)人員應(yīng)當(dāng)理解，這些僅是舉例說明，可以對這些實施方式做出多種變形或修改，而不背離本實用新型的原理和實質(zhì)。本實用新型的范圍僅由所附權(quán)利要求書限定。當(dāng)前第1頁1 2 3