本發(fā)明涉及衛(wèi)星導(dǎo)航技術(shù)，特別是一種衛(wèi)星導(dǎo)航信號多分量間功率配比和載波相位關(guān)系調(diào)整方法。

背景技術(shù)：

衛(wèi)星導(dǎo)航信號在單個頻點內(nèi)部存在多個信號分量，衛(wèi)星導(dǎo)航信號生成過程中，將多個信號分量通過固定的恒包絡(luò)查找表合成為一路正交的復(fù)信號，然后通過正交調(diào)制實現(xiàn)導(dǎo)航信號的生成，該方法存在如下缺點：

(1)通過固定的恒包絡(luò)查找表實現(xiàn)將多個信號分量復(fù)合為一路信號，無法實現(xiàn)信號分量之間的功率配比和載波相位關(guān)系的調(diào)整；

(2)固定的恒包絡(luò)查找表易受到空間單粒子翻轉(zhuǎn)的影響，查找表是導(dǎo)航信號生成中的單點，一旦查找表被單粒子打翻，則下行導(dǎo)航信號生成產(chǎn)生錯誤，導(dǎo)致導(dǎo)航服務(wù)功能中斷，該問題可通過三模冗余解決，但是采用通用的三模設(shè)計方法對關(guān)鍵寄存器進行加固，無法實現(xiàn)錯誤糾正功能，導(dǎo)致恒包絡(luò)查找表的單粒子翻轉(zhuǎn)在軌累積，當(dāng)某一比特累積出現(xiàn)兩位單粒子翻轉(zhuǎn)錯誤時，導(dǎo)航信號生成產(chǎn)生錯誤。

技術(shù)實現(xiàn)要素：

本發(fā)明解決的技術(shù)問題是：克服現(xiàn)有技術(shù)的不足，提供了衛(wèi)星導(dǎo)航信號多分量間功率配比和載波相位關(guān)系調(diào)整方法，解決了無法實現(xiàn)信號分量之間的功率配比和載波相位關(guān)系的調(diào)整，某一比特累積出現(xiàn)兩位以上單粒子翻轉(zhuǎn)錯誤時，導(dǎo)航信號生成產(chǎn)生錯誤的問題，能夠靈活調(diào)整導(dǎo)航信號多個信號分量之間的功率配比和載波相位關(guān)系，具有可靠性高、不易受到單粒子翻轉(zhuǎn)影響的優(yōu)點。

本發(fā)明的技術(shù)解決方案是：衛(wèi)星導(dǎo)航信號多分量間功率配比和載波相位關(guān)系調(diào)整方法，包括如下步驟：

(1)在地面產(chǎn)生恒包絡(luò)查找表；所述的恒包絡(luò)查找表包括衛(wèi)星導(dǎo)航信號所有分量間的功率配比和載波相位，能夠根據(jù)衛(wèi)星導(dǎo)航信號單個頻點存在的多個信號分量生成一路正交的復(fù)信號，并進行正交調(diào)制得到導(dǎo)航信號；

(2)將恒包絡(luò)查找表上注至導(dǎo)航信號生成載荷，控制導(dǎo)航信號生成載荷使用帶有反饋支路的三模冗余接收鎖存電路接收并存儲恒包絡(luò)查找表，然后將恒包絡(luò)查找表置入FPGA內(nèi)部Slice；所述的帶有反饋支路的三模冗余接收鎖存電路為帶有反饋支路的接收鎖存電路的三模冗余設(shè)計，實現(xiàn)將恒包絡(luò)查找表三模判決結(jié)果反饋至帶有反饋支路的三模冗余接收鎖存電路的輸入端，使用恒包絡(luò)查找表三模判決結(jié)果對輸入信號恒包絡(luò)查找表進行校正；所述的接收鎖存電路為通過FPGA內(nèi)部的D觸發(fā)器、LUT實現(xiàn)，實現(xiàn)對恒包絡(luò)查找表的接收功能；

(3)控制導(dǎo)航信號生成載荷使用恒包絡(luò)查找表生成導(dǎo)航信號；

(4)當(dāng)需要更改衛(wèi)星導(dǎo)航信號分量間的功率配比和載波相位時，產(chǎn)生新的恒包絡(luò)查找表并上注至衛(wèi)星信號生成載荷，然后轉(zhuǎn)入步驟(2)。

所述的帶有反饋支路的接收鎖存電路的方法包括如下步驟：

(1)找出接收鎖存電路所有的觸發(fā)器；

(2)將接收鎖存電路觸發(fā)器的置位關(guān)口斷開，然后將置位端口連接低電平；

(3)將D觸發(fā)器的輸出信號接FPGA中LUT的輸入端口，實現(xiàn)CPU置入；

(4)修改LUT的真值表，直至當(dāng)寫入FPGA的控制信號有效且地址正確時，LUT輸出為地面置入的信號，當(dāng)寫入FPGA的控制信號無效或地址不正確時，LUT輸出為輸入端口1的電平，然后將LUT輸出端口接D觸發(fā)器的輸入端口。

所述的有反饋支路的三模冗余接收鎖存電路采用TMRTool工具。

本發(fā)明與現(xiàn)有技術(shù)相比的優(yōu)點在于：

(1)本發(fā)明通過在恒包絡(luò)查找表中增加注入接口，在不中斷衛(wèi)星導(dǎo)航信號的情況下允許地面通過注入指令參數(shù)的方式更改查找表的內(nèi)容，解決了地面控制系統(tǒng)無法更改導(dǎo)航衛(wèi)星的恒包絡(luò)查找表的問題，實現(xiàn)了多個信號分量之間的功率配比和載波相位關(guān)系的靈活調(diào)整；

(2)本發(fā)明通過對帶有反饋支路的電路進行三模冗余設(shè)計，解決了單粒子翻轉(zhuǎn)后的糾正問題，當(dāng)恒包絡(luò)查找表因為單粒子翻轉(zhuǎn)時可以進行糾正，單粒子翻轉(zhuǎn)不會累積，保證了導(dǎo)航信號的穩(wěn)定連續(xù)播發(fā)。

附圖說明

圖1為本發(fā)明一種衛(wèi)星導(dǎo)航信號多分量間功率配比和載波相位關(guān)系調(diào)整方法原理流程圖；

圖2為普通恒包絡(luò)查找表的FPGA接收和存儲電路；

圖3為普通恒包絡(luò)查找表的FPGA接收和存儲電路的全三模冗余設(shè)計；

圖4為普通恒包絡(luò)查找表的FPGA接收和存儲電路的部分三模冗余設(shè)計；

圖5為帶有反饋支路的恒包絡(luò)查找表的FPGA接收和存儲電路；

圖6為帶有反饋支路的恒包絡(luò)查找表的FPGA接收和存儲電路的全三?；虿糠秩Ｈ哂嘣O(shè)計電路。

具體實施方式

本發(fā)明克服現(xiàn)有技術(shù)的不足，提出一種衛(wèi)星導(dǎo)航信號多分量間功率配比和載波相位關(guān)系調(diào)整方法，解決了無法實現(xiàn)信號分量之間的功率配比和載波相位關(guān)系的調(diào)整，某一比特累積出現(xiàn)兩位以上單粒子翻轉(zhuǎn)錯誤時，導(dǎo)航信號生成產(chǎn)生錯誤的問題，能夠靈活調(diào)整導(dǎo)航信號多個信號分量之間的功率配比和載波相位關(guān)系，具有可靠性高、不易受到單粒子翻轉(zhuǎn)影響的優(yōu)點，下面結(jié)合附圖對本發(fā)明方法進行說明。

如圖1所示為本發(fā)明公開的衛(wèi)星導(dǎo)航信號多分量間功率配比和載波相位關(guān)系調(diào)整方法流程圖，包括以下步驟：

(1)導(dǎo)航信號生成載荷預(yù)存一份恒包絡(luò)查找表，實現(xiàn)導(dǎo)航信號的多個信號分量復(fù)用。假設(shè)本發(fā)明方法中信號分量的個數(shù)為N，則恒包絡(luò)查找表的行數(shù)為2^N行，列數(shù)為1列；每個信號分量的電平為+1或-1，因此每個信號分量可采用1bit二進制數(shù)表示；N個信號分量可采用N個二進制數(shù)表示；在某一時刻，每一個信號分量均為某一固定狀態(tài)(+1或-1)，N個信號分量所組成的二進制數(shù)為m＝0～2^N-1之間的任意一個數(shù)，該數(shù)對應(yīng)恒包絡(luò)查找表中的第m行第1列的內(nèi)容。恒包絡(luò)查找表以信號分量之間的功率配比和載波相位關(guān)系為輸入條件，利用成熟技術(shù)，例如POCET算法，產(chǎn)生行數(shù)為2^N行，列數(shù)為1列的表格。

(2)如果地面用戶需要更改多個信號分量的載波相位關(guān)系和功率配比，生成新的恒包絡(luò)查找表，并利用地面控制系統(tǒng)向?qū)Ш叫l(wèi)星注入新的恒包絡(luò)查找表；

(3)導(dǎo)航信號生成載荷接收新的查找表，按照順序置入FPGA中。

(4)FPGA接收恒包絡(luò)查找表后，存儲在FPGA內(nèi)部Slice中，設(shè)計帶有反饋支路的電路實現(xiàn)恒包絡(luò)查找表的接收和存儲。

(5)對上述帶有反饋支路的電路進行部分三模冗余設(shè)計；本發(fā)明方法中的三模冗余設(shè)計過程采用TMRTool工具實現(xiàn)。

(6)通過設(shè)計電路檢驗是否實現(xiàn)三模判決結(jié)果反饋至輸入端，保證三模判決結(jié)果對輸入信號進行校正，實現(xiàn)1比特單粒子翻轉(zhuǎn)的糾正。

(7)地面注入的查找表取代原有的查找表，實現(xiàn)導(dǎo)航信號恒包絡(luò)調(diào)制。

步驟(4)中的帶有反饋支路的電路的實現(xiàn)方法，包括如下步驟：

(1)在導(dǎo)航衛(wèi)星有效載荷的CPU接收地面注入的恒包絡(luò)查找表，然后將該查找表的內(nèi)容轉(zhuǎn)發(fā)給FPGA；

(2)FPGA實現(xiàn)從CPU中接收恒包絡(luò)查找表數(shù)據(jù)的電路；

(3)找出該部分電路中所有的觸發(fā)器；

(4)圖2所示為普通恒包絡(luò)查找表的FPGA接收和存儲電路，該電路可實現(xiàn)接收地面注入的恒包絡(luò)查找表功能，對該部分電路進行全三模冗余設(shè)計，得到如圖3所示的電路，如圖3所示為普通恒包絡(luò)查找表的FPGA接收和存儲電路的全三模冗余設(shè)計；對該部分電路進行部分三模冗余設(shè)計，得到如圖4所示電路，如圖4所示為普通恒包絡(luò)查找表的FPGA接收和存儲電路的部分三模冗余設(shè)計；可以看出，圖3和圖4所示的三模冗余設(shè)計僅對LUT查找表電路和D出發(fā)器電路進行了三模冗余設(shè)計，沒有反饋修正功能，如果出現(xiàn)了單粒子翻轉(zhuǎn)，會導(dǎo)致錯誤bit隨時間的累積。

(5)將觸發(fā)器的置位關(guān)口斷開，然后將置位端口連接低電平。

(6)將D觸發(fā)器的輸出信號接入FPGA內(nèi)部的LUT的輸入端口1，利用反饋回路實現(xiàn)CPU置入功能，如圖5所示為帶有反饋支路的恒包絡(luò)查找表的FPGA接收和存儲電路。

(7)修改LUT的真值表的內(nèi)容，實現(xiàn)如下功能：

如果CPU寫入FPGA的控制信號有效且地址正確，則LUT輸出為地面置入的信號；如果CPU寫入FPGA的控制信號無效或地址不正確，則LUT輸出為輸入端口1的電平。

(8)將LUT輸出接入D觸發(fā)器的輸入端。

如圖2所示為普通恒包絡(luò)查找表的FPGA接收和存儲電路，對該電路進行全三模冗余設(shè)計，得到如圖3所示的電路，對該電路進行部分三模冗余設(shè)計，得到如圖4所示的電路。圖3、圖4雖然進行了三模冗余設(shè)計，但是由于沒有反饋回路，無法實現(xiàn)單粒子翻轉(zhuǎn)的修正，如圖6所示為帶有反饋支路的恒包絡(luò)查找表的FPGA接收和存儲電路的全三?；虿糠秩Ｈ哂嘣O(shè)計電路，圖6由于存在反饋回路，三模冗余后仍存在反饋回路，可實現(xiàn)單粒子翻轉(zhuǎn)的修正。可以看出，無論是全三模冗余設(shè)計還是部分三模冗余設(shè)計方法，對關(guān)鍵寄存器進行加固，均無法實現(xiàn)錯誤糾正功能，導(dǎo)致恒包絡(luò)查找表的單粒子翻轉(zhuǎn)在軌累積，當(dāng)某一比特累積出現(xiàn)兩位單粒子翻轉(zhuǎn)錯誤時，導(dǎo)航信號生成產(chǎn)生錯誤。

如圖5所示為帶有反饋支路的恒包絡(luò)查找表的FPGA接收和存儲電路，對該電路進行全三模冗余或部分三模冗余設(shè)計，得到如圖6所示電路?？梢钥闯觯撾娐穼⑷Ｈ哂嗪蟮妮敵鼋Y(jié)果回饋回輸入端，對輸入端的單粒子翻轉(zhuǎn)故障進行校正，保證了單粒子翻轉(zhuǎn)不會隨時間累積。

本發(fā)明說明書中未作詳細描述的內(nèi)容屬本領(lǐng)域技術(shù)人員的公知技術(shù)。