本發(fā)明提出了一種用于協(xié)同動(dòng)態(tài)電壓頻率調(diào)整系統(tǒng)的片上電壓降報(bào)警器，尤其是一種可用于檢測(cè)電源電壓降噪聲的片上傳感器結(jié)構(gòu)，并提出了將其用于協(xié)同集成電路動(dòng)態(tài)電壓頻率調(diào)整系統(tǒng)的實(shí)現(xiàn)方案與測(cè)試方法。屬于微型電子器件
技術(shù)領(lǐng)域：
。
背景技術(shù)：
：集成電路(integratedcircuit)是一種微型電子器件或部件。它是經(jīng)過復(fù)雜的半導(dǎo)體制造工藝，將用于實(shí)現(xiàn)特定功能電路所需的晶體管、電阻、電容和電感等元件及布線互相連接，制作在半導(dǎo)體晶片或介質(zhì)基片上。相比傳統(tǒng)的電路實(shí)現(xiàn)方法，集成電路具有微小型化、低功耗、智能化以及高可靠性的特點(diǎn)。其顯著特征為體積小，重量輕，壽命長(zhǎng)，可靠性高，同時(shí)具有性能好等優(yōu)點(diǎn)。二十世紀(jì)半導(dǎo)體技術(shù)的發(fā)展使得集成電路的生產(chǎn)具有成本低，適用于大規(guī)模制造的優(yōu)點(diǎn)。集成電路按其應(yīng)用領(lǐng)域可分為標(biāo)準(zhǔn)通用集成電路和專用集成電路。集成電路作為現(xiàn)代電子信息系統(tǒng)的核心部分在軍事、工業(yè)和民用領(lǐng)域發(fā)揮著越來越重要的作用。在絕大部分電子信息系統(tǒng)中，集成電路作為設(shè)備整體的控制模塊對(duì)電子設(shè)備的性能起決定性作用。集成電路的可靠運(yùn)行對(duì)系統(tǒng)正常運(yùn)轉(zhuǎn)至關(guān)重要。隨著集成電路制造工藝的發(fā)展，集成電路器件的尺寸在不斷減小，電路的集成度在持續(xù)提高。先進(jìn)的互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)元件的柵極長(zhǎng)度已經(jīng)達(dá)到20納米，與此同時(shí)，系統(tǒng)的最高工作頻率已達(dá)到千兆赫茲(GHz)。在這種情況下，大規(guī)模數(shù)量的門級(jí)器件與時(shí)鐘信號(hào)存在同時(shí)的翻轉(zhuǎn)動(dòng)作，晶體管中產(chǎn)生短暫的導(dǎo)通電流。由于電路電源網(wǎng)絡(luò)中寄生參數(shù)的存在(主要為寄生電阻和電感)，大量的導(dǎo)通電流將導(dǎo)致供電電源產(chǎn)生不可忽視的電壓降，即電流/電阻壓降(IR-Drop)，是主要的電源噪聲來源。在申請(qǐng)?zhí)枮?00910052451.9的專利中發(fā)表了“快速設(shè)計(jì)電源網(wǎng)絡(luò)的方法”。在此文獻(xiàn)的圖1中公開了電源網(wǎng)絡(luò)的示意圖。近期的研究表明，電源電壓降噪聲的峰值可達(dá)到參考電壓的10％～20％。供電電壓的降低將導(dǎo)致器件時(shí)延以同等程度增加，導(dǎo)致電路的速度隨著電源電壓值的降低同時(shí)降低，電路中對(duì)電壓敏感的數(shù)字模塊的工作頻率也會(huì)相應(yīng)降低。過大的電壓降還將導(dǎo)致芯片功耗增加、發(fā)生時(shí)序錯(cuò)誤、數(shù)據(jù)讀取失敗以及非正常重啟等問題。為此，動(dòng)態(tài)電壓頻率調(diào)整(DVFS-DynamicVoltageFrequencyScaling)系統(tǒng)被廣泛的應(yīng)用在重要集成電路中。其工作原理為，通過調(diào)整供電電壓、偏置電壓、改變集成電路工作頻率等方式保持供電電源的穩(wěn)定。根據(jù)其工作原理的不同,動(dòng)態(tài)電壓頻率調(diào)整系統(tǒng)可分為兩類：一類用于降低電源噪聲，另一種用于降低集成電路對(duì)電源噪聲的敏感性。對(duì)于以上兩種工作原理來說，快速而準(zhǔn)確的片上電壓降報(bào)警器是其工作基礎(chǔ)，用于控制其運(yùn)行。對(duì)于集成電路電壓噪聲的測(cè)量方法主要有兩種：片外測(cè)量和片上測(cè)量。片外測(cè)量方法通過使用示波器和片上自主測(cè)試設(shè)備等實(shí)現(xiàn)。因其需要外部測(cè)量設(shè)備，具有難以實(shí)現(xiàn)實(shí)時(shí)測(cè)量、測(cè)試深度和測(cè)試位置受限、測(cè)試探頭及傳輸線寄生參數(shù)對(duì)測(cè)試結(jié)果產(chǎn)生影響、無法實(shí)現(xiàn)高精度測(cè)試等缺點(diǎn)。片上測(cè)量的方法則利用片上傳感器實(shí)現(xiàn)。片上測(cè)量的優(yōu)點(diǎn)在于：寄生參數(shù)小，分辨率高，降低測(cè)試成本，可以實(shí)現(xiàn)對(duì)集成電路各個(gè)區(qū)域的實(shí)時(shí)測(cè)量。綜上所述，設(shè)計(jì)用于檢測(cè)供電電源電壓降的片上傳感器結(jié)構(gòu)，并將其用于動(dòng)態(tài)電壓頻率調(diào)整系統(tǒng)，可以實(shí)現(xiàn)快速有效的電壓調(diào)節(jié)，保證集成電路的可靠運(yùn)行。經(jīng)過對(duì)現(xiàn)有的技術(shù)文獻(xiàn)進(jìn)行檢索發(fā)現(xiàn)，W.Song等人于2012年在題為“SensingVoltageTransientsUsingBuilt-inVoltageSensor(利用內(nèi)嵌電壓傳感器測(cè)試電路電壓瞬態(tài)波形)”的論文中介紹了一種利用模-數(shù)(AD)轉(zhuǎn)換器實(shí)現(xiàn)瞬態(tài)電源波形測(cè)量的方法。其工作方法為：將電源網(wǎng)絡(luò)連接到AD轉(zhuǎn)換模塊，電壓信號(hào)經(jīng)過采樣，轉(zhuǎn)換為數(shù)字信號(hào)。然而，為了獲得單個(gè)時(shí)鐘周期內(nèi)的電壓噪聲波形，要求ADC模塊的工作頻率是系統(tǒng)時(shí)鐘的數(shù)倍，需要額外的高速時(shí)鐘，增加了設(shè)計(jì)成本。對(duì)于工作在千兆赫茲(GHz)的集成電路來說，很難實(shí)現(xiàn)，此外也會(huì)造成較大的功耗。Z.Abuhamdeh等人于2007年在IEEEDesign&TestofComputers(計(jì)算機(jī)設(shè)計(jì)與測(cè)試雜志)發(fā)表了題為“AProductionIR-dropScreenonAChip(片上電壓降檢測(cè))”的文章，提出利用環(huán)形振蕩器(RO-RingOscillator)振蕩頻率的變化來檢測(cè)電源噪聲的方法。環(huán)形振蕩器因其由基本數(shù)字模塊組成，具有易移植，設(shè)計(jì)簡(jiǎn)單的特點(diǎn)，但是其只能用于檢測(cè)一段時(shí)間內(nèi)的平均電源噪聲，無法提供高精度的實(shí)時(shí)測(cè)量。為了解決以上的問題，R.Franch等人于2007年在IEEEInternationalTestConference(國(guó)際測(cè)試大會(huì))上發(fā)表了題為“On-chipTimingUncertaintyMeasurementsonIBMMicroprocessors(用于IBM微處理器的片上時(shí)序檢測(cè)結(jié)構(gòu))”的文章中介紹了一種delay-to-digitalconverter(延時(shí)-數(shù)字轉(zhuǎn)換器)。該轉(zhuǎn)換器由數(shù)字時(shí)延電路和觸發(fā)器組成。在測(cè)試階段，時(shí)延器件的運(yùn)行速度受到電源電壓降的影響，最終影響觸發(fā)器的輸出信號(hào)。測(cè)試階段完成后，觸發(fā)器的輸出信號(hào)用于電壓降分析。然而，這種方法無法獲得電壓降在一個(gè)時(shí)鐘周期內(nèi)的瞬態(tài)信息。此外，需要額外的時(shí)鐘周期供動(dòng)態(tài)電壓頻率調(diào)整系統(tǒng)進(jìn)行分析并制定調(diào)整策略；在很大程度上增加了調(diào)節(jié)時(shí)間。雖然上述文獻(xiàn)提出了用于實(shí)現(xiàn)片上測(cè)量電源電壓降的測(cè)試結(jié)構(gòu)與方法，但其不能實(shí)現(xiàn)對(duì)電源電壓降瞬態(tài)波形的精確測(cè)量，測(cè)量速度慢；其測(cè)試結(jié)果無法滿足對(duì)動(dòng)態(tài)電壓頻率調(diào)整系統(tǒng)的控制要求。技術(shù)實(shí)現(xiàn)要素：本發(fā)明的目的在于提供一種用于協(xié)同動(dòng)態(tài)電壓頻率調(diào)整系統(tǒng)的片上電壓降報(bào)警器，其輸出信號(hào)可以用于協(xié)同動(dòng)態(tài)電壓頻率調(diào)整系統(tǒng)實(shí)現(xiàn)穩(wěn)定供電電壓的功能。該片上測(cè)量系統(tǒng)能夠?qū)崟r(shí)監(jiān)測(cè)集成電路芯片在一個(gè)工作時(shí)周期內(nèi)的電壓降，根據(jù)既定電壓降閾值給出報(bào)警信號(hào)，啟動(dòng)動(dòng)態(tài)電壓頻率調(diào)整系統(tǒng)。該測(cè)量系統(tǒng)可連接至不同類型的動(dòng)態(tài)電壓頻率調(diào)節(jié)系統(tǒng)(DVFS)，通過對(duì)電源噪聲的高精度測(cè)量完成與動(dòng)態(tài)電壓頻率調(diào)整系統(tǒng)的配合。通過校準(zhǔn)過程可以提高報(bào)警器的工作精度，通過選用不同尺寸的數(shù)字單元器件，可以實(shí)現(xiàn)對(duì)電壓降報(bào)警閾值的調(diào)整，使該片上傳感器更具有針對(duì)性。本發(fā)明一種用于協(xié)同動(dòng)態(tài)電壓頻率調(diào)整系統(tǒng)的片上電壓降報(bào)警器，由片上電壓降報(bào)警器模塊、動(dòng)態(tài)電壓頻率調(diào)整模塊(DVFS)、邏輯控制模塊、電壓調(diào)整決策模塊及異或模塊五部分組成；如圖2所示。邏輯控制模塊，使用者通過掃描輸入和并行接口輸入的方式對(duì)邏輯控制模塊進(jìn)行配置；同時(shí)接受來自外部的輸入時(shí)鐘信號(hào)。邏輯控制模塊與電壓調(diào)整決策模塊相連，根據(jù)使用者的配置信息設(shè)置電壓調(diào)整決策模塊的工作方式。邏輯控制模塊還與片上電壓降報(bào)警器模塊相連，提供片上電壓降報(bào)警器模塊需要的工作時(shí)鐘與工作使能信號(hào)。電壓調(diào)整決策模塊與邏輯控制模塊、動(dòng)態(tài)電壓頻率調(diào)整模塊和異或模塊相連。邏輯控制模塊可以控制電壓調(diào)整決策模塊的工作方式；電壓調(diào)整決策模塊根據(jù)異或模塊的輸出信號(hào)生成動(dòng)態(tài)電壓頻率調(diào)整模塊的控制信號(hào)，啟動(dòng)/停止動(dòng)態(tài)電壓頻率調(diào)整模塊并控制調(diào)整方式。動(dòng)態(tài)電壓頻率調(diào)整模塊與電壓調(diào)整決策模塊相連，在電壓調(diào)整決策模塊的控制下啟動(dòng)/停止工作。利用補(bǔ)償電源電壓或改變電路運(yùn)行頻率的方式減小電源電壓降，使電路穩(wěn)定運(yùn)行。異或模塊與電壓調(diào)整決策模塊以及片上電壓降報(bào)警器模塊相連。根據(jù)片上電壓降報(bào)警器模塊的檢測(cè)結(jié)果，在電壓降超過報(bào)警閾值時(shí)生成電壓降報(bào)警信號(hào)，并將報(bào)警信號(hào)輸入到電壓調(diào)整決策模塊。片上電壓降報(bào)警器模塊由N個(gè)片上電壓降報(bào)警器組成，分布在集成電路中的不同位置。在邏輯控制模塊的控制下完成校準(zhǔn)工作和電源電壓降檢測(cè)工作，將檢測(cè)結(jié)果輸出給異或模塊。其中，單個(gè)片上電壓降報(bào)警器的結(jié)構(gòu)如圖3所示，為具有“梳狀”單元的結(jié)構(gòu)，每個(gè)“梳狀單元”由一個(gè)觸發(fā)器、一個(gè)與門、一個(gè)非門、強(qiáng)緩沖器路徑、弱緩沖器路徑和底部的一個(gè)延時(shí)緩沖器組成。每個(gè)梳狀單元形成了對(duì)電源電壓降檢測(cè)的采樣窗口。每個(gè)采樣窗口中，上升沿信號(hào)沿著兩條不同尺寸與負(fù)載的緩沖器路徑進(jìn)行傳播(其中，強(qiáng)緩沖器路徑‘strongsub-branch’由大尺寸緩沖器和小負(fù)載組成，弱緩沖器路徑‘weaksub-branch’則由小尺寸緩沖器和大負(fù)載組成)，弱緩沖器路徑的輸出取反后與強(qiáng)緩沖器路徑的信號(hào)相與，與門的輸出與觸發(fā)器的時(shí)鐘管腳相連，用于輸出電壓降檢測(cè)結(jié)果信號(hào)。相鄰采樣窗口的輸出信號(hào)輸入到異或模塊，可以檢測(cè)到持續(xù)的電壓降，異或模塊的輸出連接到電壓調(diào)整決策模塊，用于啟動(dòng)/停止DVFS。片上電壓降報(bào)警器模塊的校準(zhǔn)方法：在每一個(gè)片上電壓降報(bào)警器工作之前，使其工作于無電源電壓降的情況，通過調(diào)整弱緩沖器路徑時(shí)延使同一采樣窗口中強(qiáng)、弱緩沖器路徑具有相同的時(shí)延。片上電壓降報(bào)警器的工作過程：在每個(gè)系統(tǒng)時(shí)鐘周期內(nèi)，時(shí)鐘的上升沿沿報(bào)警傳感器底部的時(shí)延路徑進(jìn)行傳播；以時(shí)延路徑單個(gè)緩沖器的延時(shí)時(shí)間為間隔到達(dá)不同的采樣窗口，且同時(shí)到達(dá)同一采樣窗口的不同緩沖器路徑；上升沿分別沿強(qiáng)緩沖器路徑和弱緩沖器路徑進(jìn)行傳播，在無電源電壓噪聲的情況下，通過校準(zhǔn)工作，其路徑時(shí)延近似相等，不產(chǎn)生觸發(fā)器時(shí)鐘信號(hào)，無報(bào)警信號(hào)輸出；當(dāng)存在電源電壓降時(shí)，兩路緩沖路徑的時(shí)延增加，由于弱緩沖路徑受到的影響更大，時(shí)延增加大于強(qiáng)緩沖路徑，路徑末端的與門發(fā)揮了信號(hào)到達(dá)快慢判斷的作用。只有當(dāng)兩條路徑的時(shí)延差足夠大時(shí)，與門輸出脈沖信號(hào)，驅(qū)動(dòng)觸發(fā)器輸出高電平信號(hào)，指示在當(dāng)前采樣窗口中，電源電壓降大于既定閾值；全部的采樣窗口可以完成在單個(gè)時(shí)鐘周期內(nèi)對(duì)電源電壓的高精度監(jiān)測(cè)。相鄰采樣窗口的輸出信號(hào)經(jīng)過異或模塊后可以檢測(cè)到電源電壓降的下降沿和上升沿，同時(shí)，電壓調(diào)整決策模塊啟動(dòng)/停止動(dòng)態(tài)電壓頻率調(diào)整模塊的工作。本發(fā)明一種用于協(xié)同動(dòng)態(tài)電壓頻率調(diào)整系統(tǒng)的片上電壓降報(bào)警器的工作方法，它包括有下列步驟：步驟一:尋找電源電壓降較大區(qū)域。在設(shè)計(jì)集成電路芯片過程中，通過ICCompiler軟件對(duì)集成電路芯片進(jìn)行區(qū)域劃分，并標(biāo)記出潛在具有較大電源電壓降的區(qū)域；步驟二:系統(tǒng)集成。選取合適的片上電壓降報(bào)警器采樣窗口長(zhǎng)度W，結(jié)合系統(tǒng)工作時(shí)鐘周期T確定片上電壓降報(bào)警器中采樣窗口個(gè)數(shù)M，M＝T/W。在集成電路芯片上空余面積較多的地方插入邏輯控制模塊和電壓調(diào)整決策模塊，在步驟一中標(biāo)記的潛在具有較大電源電壓降的區(qū)域插入片上電壓降報(bào)警器模塊；根據(jù)面積的限制和調(diào)整要求確定片上電壓降報(bào)警器模塊中片上電壓降報(bào)警器的數(shù)量N；步驟三:參數(shù)配置。根據(jù)集成電路在工作中對(duì)電源電壓的要求，確定片上電壓降報(bào)警器的報(bào)警閾值，并選取強(qiáng)、弱緩沖器路徑中緩沖器的尺寸和負(fù)載大小；緩沖器的尺寸和負(fù)載大小對(duì)報(bào)警閾值的影響可以通過HSPICE對(duì)不同工作電壓仿真獲得。通過配置邏輯控制模塊的參數(shù)信息，完成對(duì)片上電壓降報(bào)警器模塊的配置與校準(zhǔn)；配置參數(shù)包括但不限于DVFS調(diào)整方案和校準(zhǔn)方法。校準(zhǔn)過程:使每一個(gè)片上電壓降報(bào)警器在無較大電源電壓降的情況下，所有采樣窗口輸出的數(shù)字簽名均為低電平‘0’。對(duì)每一個(gè)采樣窗口，持續(xù)增加弱緩沖器路徑中的緩沖器個(gè)數(shù)，一旦該采樣窗口出現(xiàn)邏輯1，即停止校準(zhǔn)，減少一個(gè)弱緩沖器路徑中的緩沖器，作為該采樣窗口的檢測(cè)結(jié)構(gòu)；步驟四:生成電源電壓降。通過添加電路結(jié)構(gòu)、功能或內(nèi)建自測(cè)試(BIST)測(cè)試向量的方法，在集成電路內(nèi)部生成電源電壓降，同時(shí)使電源電壓降報(bào)警傳感器系統(tǒng)開始工作；步驟五:片上電壓降檢測(cè)。一旦檢測(cè)到電源電壓發(fā)生下降沿變化，且其下降值超過設(shè)定的報(bào)警閾值，受到該電壓降影響的片上電壓降報(bào)警器中相應(yīng)的采樣窗口輸出高電平，高電平信號(hào)輸出給異或模塊。異或模塊生成電壓降下降沿報(bào)警信號(hào)，并將下降沿報(bào)警信號(hào)輸出給電壓調(diào)整決策模塊。步驟六：片上電源電壓調(diào)節(jié)。電壓調(diào)整決策模塊根據(jù)異或模塊的輸出結(jié)果啟動(dòng)動(dòng)態(tài)電壓頻率調(diào)整模塊(DVFS)；DVFS采用頻率調(diào)整和電源補(bǔ)償?shù)姆绞綄?duì)電源電壓進(jìn)行調(diào)節(jié)。當(dāng)電源電壓恢復(fù)為正常水平后，片上電壓降報(bào)警器檢測(cè)到電源電壓的上升沿，且其上升至超過報(bào)警閾值電壓；此時(shí)，異或模塊生成電壓降上升沿信號(hào)，電壓調(diào)整決策模塊停止DVFS的工作；綜上，實(shí)現(xiàn)了協(xié)同動(dòng)態(tài)電壓頻率調(diào)整系統(tǒng)對(duì)電源電壓的快速、高精度的調(diào)整，保證集成電路的可靠運(yùn)行。本發(fā)明設(shè)計(jì)的一種用于協(xié)同動(dòng)態(tài)電壓頻率調(diào)整系統(tǒng)的片上電壓降報(bào)警器的優(yōu)點(diǎn)在于：①利用片上電壓降報(bào)警器模塊對(duì)集成電路芯片上的電源電壓降進(jìn)行實(shí)時(shí)監(jiān)測(cè)，可在一個(gè)時(shí)鐘周期內(nèi)輸出報(bào)警信號(hào)，協(xié)同DVFS系統(tǒng)進(jìn)行調(diào)節(jié)。②單個(gè)片上電壓降報(bào)警器的等效采樣頻率高，單個(gè)采樣窗口的寬度等于單個(gè)緩沖器的時(shí)延，對(duì)于40nm以下工藝，采樣窗口的長(zhǎng)度可以達(dá)到125-200皮秒，最高可等效為8G赫茲采樣率。③片上電壓降報(bào)警器的檢測(cè)精度高，通過調(diào)整采樣窗口中強(qiáng)、弱緩沖路徑的配置，可以使最小電壓降報(bào)警閾值達(dá)到45mV，可以實(shí)現(xiàn)的電壓降報(bào)警閾值范圍為45mV-120mV。④片上電壓降報(bào)警器系統(tǒng)采用純數(shù)字電路設(shè)計(jì)，易于集成到現(xiàn)有集成電路芯片上，且占用額外面積小。⑤片上電壓降報(bào)警器系統(tǒng)不會(huì)影響集成電路芯片上其他系統(tǒng)的功能和結(jié)構(gòu)，同時(shí)在集成電路功能和測(cè)試模式下均可實(shí)現(xiàn)對(duì)電源噪聲的檢測(cè)。附圖說明圖1a是傳統(tǒng)集成電路芯片中電源網(wǎng)絡(luò)在各個(gè)區(qū)域的示意圖。圖1b是集成電路芯片上電源網(wǎng)絡(luò)存在電壓降時(shí)的電源電壓波形示意圖。圖2是本發(fā)明針對(duì)系統(tǒng)級(jí)集成電路芯片的用于協(xié)同動(dòng)態(tài)電壓頻率調(diào)整系統(tǒng)的片上電壓降報(bào)警器系統(tǒng)的結(jié)構(gòu)框圖。圖3是本發(fā)明片上電壓降報(bào)警器的結(jié)構(gòu)說明示意圖。圖4是本發(fā)明片上電壓降報(bào)警器系統(tǒng)的工作配置流程圖。圖5a是不同強(qiáng)緩沖路徑配置下的電源電壓降報(bào)警閾值的仿真結(jié)果；圖5b-5g是片上電壓降報(bào)警器報(bào)警精度與采樣窗口長(zhǎng)度關(guān)系的說明示意圖；其采樣窗口的寬度分別為0.7ns,0.6ns,0.5ns,0.4ns,0.3ns以及0.2ns。圖5h是考慮制造工藝不確定性，片上電壓降報(bào)警器的報(bào)警區(qū)間錯(cuò)誤率分布，即蒙特卡洛仿真結(jié)果圖。圖6是在片上電壓降報(bào)警器的檢測(cè)下，電壓調(diào)整決策模塊生成的用于啟動(dòng)動(dòng)態(tài)電壓頻率調(diào)整模塊的啟動(dòng)信號(hào)。圖7是本發(fā)明片上電壓降報(bào)警器系統(tǒng)的工作方法。圖中符號(hào)說明如下：圖1中:A：芯片上模塊A；B:芯片上模塊B；C：芯片上模塊C；M:片上電壓降報(bào)警器梳狀單元的個(gè)數(shù)；W:片上電壓降報(bào)警器延時(shí)路徑中單個(gè)緩沖器延時(shí)，即采樣窗口寬度。具體實(shí)施方式見圖1——圖6，下面將結(jié)合附圖和實(shí)施例對(duì)本發(fā)明做進(jìn)一步的詳細(xì)說明。參見圖2所示，本發(fā)明設(shè)計(jì)的一種用于協(xié)同動(dòng)態(tài)電壓頻率調(diào)整系統(tǒng)的片上電壓降報(bào)警器由片上電壓降報(bào)警器模塊、動(dòng)態(tài)電壓頻率調(diào)整模塊(DVFS)、邏輯控制模塊、電壓調(diào)整決策模塊及異或模塊五部分組成，均可內(nèi)嵌在現(xiàn)有集成電路芯片上。對(duì)于集成電路芯片的軟件仿真采用了HSPICE2014以及ICCompiler軟件。HSPICE是Meta-Softwar公司為集成電路設(shè)計(jì)中的穩(wěn)態(tài)分析，瞬態(tài)分析和頻域分析等電路性能的模擬分析而開發(fā)的一個(gè)商業(yè)化通用電路模擬程序，它在伯克利的SPICE(1972年推出)、MicroSim公司的PSPICE(1984年推出)以及其它電路分析軟件的基礎(chǔ)上，又加入了一些新的功能，經(jīng)過不斷的改進(jìn)，現(xiàn)可以完成在直流到高于100GHz的微波頻率范圍內(nèi)對(duì)電路作精確的仿真、分析和優(yōu)化。在實(shí)際應(yīng)用中，HSPICE能提供關(guān)鍵性的電路模擬和設(shè)計(jì)方案。ICCompiler是Synopsys下一代布局布線系統(tǒng)，通過將物理綜合擴(kuò)展到整個(gè)布局和布線過程以及簽核驅(qū)動(dòng)的設(shè)計(jì)收斂，來保證卓越的質(zhì)量并縮短設(shè)計(jì)時(shí)間。上一代解決方案由于布局、時(shí)鐘樹和布線獨(dú)立運(yùn)行，有其局限性。ICCompiler的擴(kuò)展物理綜合(XPS)技術(shù)突破了這一局限，將物理綜合擴(kuò)展到了整個(gè)布局和布線過程。ICCompiler采用基于TCL的統(tǒng)一架構(gòu)，實(shí)現(xiàn)了創(chuàng)新并利用了Synopsys的若干最為優(yōu)秀的核心技術(shù)。作為一套完整的布局布線設(shè)計(jì)系統(tǒng)，它包括了實(shí)現(xiàn)下一代設(shè)計(jì)所必需的一切功能，如物理綜合、布局、布線、時(shí)序、信號(hào)完整性(SI)優(yōu)化、低功耗、可測(cè)性設(shè)計(jì)(DFT)和良率優(yōu)化。參見圖3所示，片上電壓降報(bào)警器模塊有N(由集成電路可用面積及報(bào)警準(zhǔn)確性決定)個(gè)片上電壓降報(bào)警器單位結(jié)構(gòu)組成?？梢詫?shí)時(shí)檢測(cè)集成電路芯片上的電源網(wǎng)絡(luò)中各個(gè)區(qū)域的電源電壓降是否超過報(bào)警閾值，并在一個(gè)周期內(nèi)，在電壓降超過報(bào)警閾值的區(qū)間內(nèi)輸出報(bào)警信號(hào)；異或模塊根據(jù)報(bào)警信號(hào)檢測(cè)到電壓降發(fā)生和停止的時(shí)刻，輸出高電平信號(hào)用于控制電壓調(diào)整決策模塊；電壓調(diào)整決策模塊依次輸出DVFS的啟動(dòng)/停止控制信號(hào)。動(dòng)態(tài)電壓頻率調(diào)整模塊(DVFS)及時(shí)對(duì)電源電壓進(jìn)行調(diào)節(jié)及補(bǔ)償處理，從而降低電源電壓降對(duì)集成電路芯片性能的影響。本發(fā)明設(shè)計(jì)的片上電壓降報(bào)警器模塊與動(dòng)態(tài)電壓頻率調(diào)整模塊(DVFS)協(xié)同工作系統(tǒng)具有測(cè)量精度高、易集成、生產(chǎn)測(cè)試成本低、對(duì)芯片影響較小的優(yōu)點(diǎn)，因而可以單獨(dú)用作芯片監(jiān)測(cè)或者測(cè)試使用，降低電源電壓降對(duì)芯片的干擾。(一)集成電路芯片的電源網(wǎng)絡(luò)中的噪聲波形：所測(cè)試的集成電路芯片參考電壓為1.05V，當(dāng)電路中有大量的門電路單元同時(shí)發(fā)生翻轉(zhuǎn)，或者受到外界電磁干擾時(shí)，其電源網(wǎng)絡(luò)會(huì)產(chǎn)生噪聲，該電源噪聲使得供電電壓發(fā)生周期性波動(dòng)，其波形如圖1b所示。(二)集成電路芯片中的區(qū)域劃分：參見圖1a、b所示，集成電路芯片中有N個(gè)區(qū)域(region)門電路翻轉(zhuǎn)頻繁，如A區(qū)域、B區(qū)域、C區(qū)域、……、N區(qū)域。在本發(fā)明中，參見圖2所示，由于一個(gè)集成電路芯片上有N個(gè)區(qū)域(region)門電路翻轉(zhuǎn)頻繁，則與之匹配的片上電壓降報(bào)警器模塊也設(shè)置具有N個(gè)片上電壓降報(bào)警器。即針對(duì)A區(qū)域設(shè)置的片上電壓降報(bào)警器記為第一個(gè)片上電壓降報(bào)警器；針對(duì)B區(qū)域設(shè)置的片上電壓降報(bào)警器記為第二個(gè)片上電壓降報(bào)警器；針對(duì)N區(qū)域設(shè)置的片上電壓降報(bào)警器記為第N個(gè)片上電壓降報(bào)警器。每個(gè)片上電壓降報(bào)警器的結(jié)構(gòu)相同。所述的N個(gè)區(qū)域中的N個(gè)片上電壓降報(bào)警器共用一個(gè)邏輯控制模塊和電壓調(diào)整決策模塊。集成電路芯片上的電源網(wǎng)絡(luò)(powersupplynetwork)為每個(gè)區(qū)域供電。本發(fā)明設(shè)計(jì)的N個(gè)片上電壓降報(bào)警器模塊連接在為每個(gè)區(qū)域供電的電源網(wǎng)絡(luò)上。通過實(shí)時(shí)監(jiān)測(cè)每個(gè)區(qū)域的電源噪聲(powersupplynoise)是否超過既定報(bào)警閾值來判斷電源電壓降是否對(duì)該區(qū)域造成影響。將A區(qū)域的電源噪聲的電壓信號(hào)記為B區(qū)域的電源噪聲的電壓信號(hào)記為N區(qū)域的電源噪聲的電壓信號(hào)記為為了方便說明，所述也稱為任意電源噪聲的電壓信號(hào)。(三)片上電壓降報(bào)警器模塊本發(fā)明設(shè)計(jì)的片上電壓降報(bào)警器模塊由N個(gè)片上電壓降報(bào)警器組成，分布在集成電路中的不同位置。如圖3所示，片上電壓降報(bào)警器，由一個(gè)個(gè)結(jié)構(gòu)相同的“梳狀單元”組成，用來測(cè)量電源噪聲的下降沿和上升沿的出現(xiàn)時(shí)間，從而用于啟動(dòng)/停止動(dòng)態(tài)電壓頻率調(diào)整模塊。每個(gè)“梳狀單元”由一個(gè)觸發(fā)器，一個(gè)與門，一個(gè)非門，強(qiáng)緩沖器路徑，弱緩沖器路徑和底部的一個(gè)延時(shí)緩沖器組成，其中，具有相同延時(shí)的緩沖器構(gòu)成時(shí)延路徑，強(qiáng)、弱緩沖器路徑和觸發(fā)器構(gòu)成電源電壓降采樣窗口；其中，強(qiáng)緩沖器路徑由尺寸較大的緩沖器和容值較小的負(fù)載電容組成，而弱緩沖器路徑由尺寸較小的緩沖器和容值較大的負(fù)載電容組成。相鄰梳狀單元的測(cè)量輸出傳輸?shù)疆惢蚰K進(jìn)行兩兩異或操作，異或模塊的輸出結(jié)果輸入到電壓調(diào)整決策模塊，電壓調(diào)整決策模塊生成用于啟動(dòng)/停止動(dòng)態(tài)電壓頻率調(diào)整模塊的控制信號(hào)，如圖3所示。在電源電壓降檢測(cè)的過程中，系統(tǒng)時(shí)鐘信號(hào)的上升沿沿片上電壓降報(bào)警器結(jié)構(gòu)底端的時(shí)延路徑進(jìn)行傳輸。每經(jīng)過一定時(shí)間(時(shí)延路徑中單個(gè)緩沖器的傳輸時(shí)延)后，時(shí)鐘信號(hào)的上升沿到達(dá)下一個(gè)“梳狀單元”的起始位置。每個(gè)“梳狀單元”間的延時(shí)緩沖器將單個(gè)測(cè)量周期分成多個(gè)采樣窗口，每個(gè)采樣窗口的寬度W等于延時(shí)緩沖器的時(shí)延。在每個(gè)“梳狀單元”中，時(shí)鐘信號(hào)上升沿同時(shí)到達(dá)強(qiáng)、弱緩沖器路徑的起點(diǎn)。只有當(dāng)兩條緩沖器路徑傳播的信號(hào)到達(dá)與門輸入端的時(shí)間間隔大于與門的建立時(shí)間時(shí)，且滿足強(qiáng)緩沖器路徑的傳輸信號(hào)提前到達(dá)時(shí)，與門輸出脈沖信號(hào)，該脈沖信號(hào)作為觸發(fā)器的時(shí)鐘輸入信號(hào)，如梳狀單元0中所示。此時(shí)，該疏狀單元中的觸發(fā)器輸出高電平信號(hào)，異或模塊生成電壓降報(bào)警信號(hào)。強(qiáng)、弱緩沖器路徑在無電源電壓降時(shí)被校準(zhǔn)為具有相同的路徑時(shí)延，上升沿信號(hào)與其取反后的下降沿相與，不產(chǎn)生脈沖信號(hào)，觸發(fā)器輸出為低電平。當(dāng)有較大電源噪聲(超過報(bào)警閾值電壓)出現(xiàn)時(shí)，弱緩沖器路徑受到的影響更大，增加的延時(shí)比強(qiáng)緩沖器路徑增加的延時(shí)大，且兩路信號(hào)的時(shí)延差大于與門的建立時(shí)間，此時(shí)，與門輸出瞬時(shí)脈沖信號(hào)，觸發(fā)器工作，同時(shí)輸出高電平信號(hào)，即邏輯1。因此，觸發(fā)器的輸出信號(hào)可作為強(qiáng)、弱緩沖器路徑時(shí)延快慢的評(píng)判標(biāo)準(zhǔn)。在本發(fā)明中，M個(gè)“梳狀單元”中的觸發(fā)器輸出信號(hào)組成一組數(shù)字簽名，如0...01.1.10..00。其中第i位為第一次出現(xiàn)邏輯‘1’的位置，第j位為最后出現(xiàn)邏輯‘1’的位置，且從第i位到第j位數(shù)字簽名均為1。在獲得的二進(jìn)制數(shù)字串中，邏輯1意味著此采樣窗口內(nèi)電源電壓降超過報(bào)警閾值，邏輯0意味著此采樣窗口內(nèi)電源電壓降沒有超過閾值。此外，由于延時(shí)緩沖器的延時(shí)可達(dá)到125皮秒的水平，因此，片上電壓降報(bào)警器的分辨率是非常高的。(三)邏輯控制模塊在測(cè)量開始前，將一些基本的配置參數(shù)通過掃描鏈串行掃描輸入或并行接口輸入的方式寫入邏輯控制模塊的寄存器中。這些配置參數(shù)包括測(cè)量開始時(shí)間、測(cè)量時(shí)間窗長(zhǎng)度、采樣窗口寬度、動(dòng)態(tài)電壓頻率調(diào)整方案以及電壓降報(bào)警閾值。在測(cè)量開始后，這些配置參數(shù)將用于控制片上電壓降報(bào)警器模塊的工作模式以及用于對(duì)DVFS進(jìn)行控制。另一方面，邏輯控制模塊還被用來完成對(duì)片上電壓降報(bào)警器中強(qiáng)/弱緩沖器路徑的校準(zhǔn)工作。通過調(diào)整弱緩沖器路徑的長(zhǎng)度，即弱緩沖器路徑中緩沖器的個(gè)數(shù)，使連接的觸發(fā)器在較低噪聲情況下不翻轉(zhuǎn)，同時(shí)在較大噪聲情況下翻轉(zhuǎn)。(四)電壓調(diào)整決策模塊電壓調(diào)整決策模塊用來判斷是否開啟調(diào)節(jié)模式，以及選擇對(duì)應(yīng)報(bào)警閾值的電壓調(diào)整方案。在測(cè)量過程中，一旦電源電壓降大于報(bào)警閾值，異或模塊輸出高電平，即邏輯1，啟動(dòng)與之相連的動(dòng)態(tài)電壓頻率調(diào)整模塊(DVFS)，并根據(jù)報(bào)警閾值對(duì)電源電壓進(jìn)行補(bǔ)償。(五)異或模塊如圖2、3所示，異或模塊連接在片上電壓降報(bào)警器模塊和電壓調(diào)整決策模塊之間。單個(gè)片上電壓降報(bào)警器內(nèi)的相鄰“梳狀單元”的輸出通過異或模塊兩兩異或，輸出結(jié)果用于啟動(dòng)/停止動(dòng)態(tài)電壓頻率調(diào)整模塊。異或模塊可以檢測(cè)到“梳狀單元”輸出數(shù)字簽名中存在的‘0-1’和‘1-0’序列，具有差分檢測(cè)的效果?！?-1’序列代表片上電壓降報(bào)警器檢測(cè)到了電壓降超過報(bào)警閾值的下降沿。此時(shí)，異或模塊輸出高電平指示電壓降超過報(bào)警閾值，電壓調(diào)整決策模塊啟動(dòng)動(dòng)態(tài)電壓頻率調(diào)整模塊(DVFS)。輸出信號(hào)‘1-0’序列則表示電源電壓降恢復(fù)到小于報(bào)警閾值的水平。此時(shí)，異或模塊指示電源電壓恢復(fù)正常水平，電壓調(diào)整決策模塊生成低電平信號(hào)用于停止DVFS的工作。本發(fā)明一種用于協(xié)同動(dòng)態(tài)電壓頻率調(diào)整系統(tǒng)的片上電壓降報(bào)警器的工作方法，步驟如下(附圖4)：測(cè)量步驟一，尋找電源噪聲較大區(qū)域。在設(shè)計(jì)集成電路芯片過程中，通過ICCompiler軟件對(duì)集成電路芯片進(jìn)行區(qū)域劃分，并標(biāo)記出每個(gè)潛在地具有較大電源噪聲的區(qū)域。測(cè)量步驟二，系統(tǒng)集成。在集成電路芯片上空余面積較多的地方插入邏輯控制模塊、電壓調(diào)整決策模塊以及異或模塊；在每個(gè)潛在具有較大電源電壓降的區(qū)域插入一個(gè)片上電壓降報(bào)警器。并將其連接該區(qū)域?qū)?yīng)的電源網(wǎng)絡(luò)，同時(shí)將系統(tǒng)時(shí)鐘通過布線連接到邏輯控制模塊的輸入端。測(cè)量步驟三，參數(shù)配置。設(shè)定片上電壓降報(bào)警器模塊的工作閾值，設(shè)置測(cè)量開始時(shí)間、測(cè)量時(shí)間窗長(zhǎng)度、采樣窗口寬度、動(dòng)態(tài)電壓頻率調(diào)整方案以及電壓降報(bào)警閾值。由邏輯控制模塊完成對(duì)片上電壓降報(bào)警器模塊的校準(zhǔn)：通過調(diào)整每個(gè)“梳狀單元”下強(qiáng)、弱緩沖器路徑中的緩沖器個(gè)數(shù)及電容容值，使檢測(cè)器在無較大電源電壓噪聲的情況下，輸出的數(shù)字簽名均為邏輯0。弱緩沖器路徑持續(xù)增加一個(gè)緩沖器個(gè)數(shù)，一旦該位出現(xiàn)邏輯1，即停止校準(zhǔn)。測(cè)量步驟四，生成電源噪聲。通過添加結(jié)構(gòu)、功能或內(nèi)建自測(cè)試(BIST)測(cè)試向量，在集成電路內(nèi)部生成電源噪聲，同時(shí)使片上電壓降報(bào)警器系統(tǒng)開始工作。測(cè)量步驟五，片上實(shí)時(shí)電源電壓降檢測(cè)。片上電壓降報(bào)警器按照設(shè)定的測(cè)量開始時(shí)間、測(cè)量時(shí)間窗長(zhǎng)度、采樣窗口寬度以及電壓降報(bào)警閾值工作。在測(cè)量時(shí)間窗長(zhǎng)度內(nèi)生成電壓降檢測(cè)結(jié)果，電壓降檢測(cè)結(jié)果可以由邏輯控制模塊寫入數(shù)據(jù)寄存器或隨機(jī)靜態(tài)存儲(chǔ)器(SRAM)中。測(cè)量步驟六，片上電源電壓調(diào)節(jié)。利用片上電壓降報(bào)警器的檢測(cè)輸出結(jié)果，啟動(dòng)/停止DVFS。DVFS在電壓調(diào)整決策模塊的配置下選擇不同的調(diào)整方案。實(shí)施例1應(yīng)用本發(fā)明設(shè)計(jì)的片上電壓降報(bào)警器系統(tǒng)對(duì)電壓降區(qū)間進(jìn)行測(cè)試：采用HSPICE2014軟件進(jìn)行測(cè)試，利用28nm工藝庫(kù)進(jìn)行仿真。每個(gè)片上電壓降報(bào)警器有16條梳狀單元組成。在每個(gè)梳狀單元中，強(qiáng)緩沖器路徑有NBUFFX32/16/8三種規(guī)格緩沖器路徑，用于實(shí)現(xiàn)對(duì)不同電壓降報(bào)警閾值的配置。標(biāo)準(zhǔn)電源電壓為1.05V?？紤]到制造工藝不確定性的影響，在仿真中進(jìn)行蒙特卡羅分析，均加入5％tox，10％L和25％Vth的制造不確定性。其中，tox為柵氧化層厚度，L為柵極長(zhǎng)度，Vth為MOS管的閾值電壓。將本發(fā)明設(shè)計(jì)的片上電壓降報(bào)警器系統(tǒng)插入一些標(biāo)準(zhǔn)測(cè)試電路(ITCbenchmark)和開源SPARC核處理器(OpenSPARCT2SPARCTcore)中64位浮點(diǎn)和圖形單元。首先，通過添加不同的功能測(cè)試向量，通過ICCompiler找到各電路中電源噪聲較大的區(qū)域，將系統(tǒng)插入到這些區(qū)域中。由于芯片上集成電路數(shù)量龐大，集成度高，所以擁擠程度較高，可插入面積較小。因此，可將本系統(tǒng)的片上電壓降報(bào)警器結(jié)構(gòu)插入到電源電壓降較大的區(qū)域。將邏輯控制模塊、電壓調(diào)整決策模塊以及異或模塊放置到其他可用面積較大的區(qū)域。通過應(yīng)用ICCompiler軟件的仿真測(cè)試，可得到將片上電壓降報(bào)警器系統(tǒng)插入前后的器件數(shù)量以及集成電路的總面積，進(jìn)一步計(jì)算出片上電壓降報(bào)警器系統(tǒng)占用原設(shè)計(jì)總面積的百分比，仿真結(jié)果如表一所示。標(biāo)準(zhǔn)測(cè)試電路S15850S13207B14B19FGUSet原電路面積(μm2)6839.277451.58988.0287563.3551620.8插入報(bào)警器個(gè)數(shù)55101836占總面積比10.02％9.19％15.2％2.14％2.23％表一從上表可以看出，對(duì)于小規(guī)模集成電路來說，盡管插入片上電壓降報(bào)警器的個(gè)數(shù)較少，但由于邏輯控制模塊占用面積較大，導(dǎo)致片上電壓降報(bào)警器系統(tǒng)整體占用的額外面積較大。但是對(duì)于大規(guī)模集成電路來說，不同的片上電壓降報(bào)警器通過共享邏輯控制模塊，即使插入較多數(shù)量的片上電壓降報(bào)警器，該片上電壓降報(bào)警器系統(tǒng)只占用了較小的面積。通過配置梳狀單元中強(qiáng)緩沖器路徑的緩沖器尺寸與驅(qū)動(dòng)能力可以使片上電壓降報(bào)警器工作于不同的電壓降報(bào)警閾值，通過HSPICE仿真得到了三種緩沖器NBUFFX32/16/8(分別代表大/中/小規(guī)格緩沖器尺寸)不同的工作閾值，如表二中所示。緩沖器尺寸選擇大中小報(bào)警閾值(mV)4580120表二通過配置不同的強(qiáng)緩沖器路徑，可以使設(shè)計(jì)的片上電壓降報(bào)警器工作于45-120mV范圍內(nèi)的報(bào)警閾值，用于配合動(dòng)態(tài)電壓頻率調(diào)整系統(tǒng)對(duì)電源電壓進(jìn)行調(diào)節(jié)。接下來，選取合適的采樣間隔。前面已經(jīng)介紹，采樣間隔，即采樣窗長(zhǎng)度，由電壓降報(bào)警傳感器中各個(gè)“梳狀單元”之間的緩沖器延時(shí)決定。緩沖器的數(shù)量由測(cè)試周期和緩沖器間隔共同決定。圖5b-g展示了不同采樣間隔與采樣精度之間的關(guān)系。大的采樣窗口要求數(shù)量較少的梳狀單元，因此占用較少的面積；然而采樣精度降低，會(huì)丟失部分電壓噪聲上升沿與下降沿的信息，使報(bào)警區(qū)間的誤差增加，影響啟動(dòng)DVFS的時(shí)間。合適的采樣間隔一方面可以保證系統(tǒng)具有較高的檢測(cè)精度，另一方面可以減小系統(tǒng)占用的總面積。在此次試驗(yàn)中，插入峰值為200mV,寬度為1ns-3.5ns的電源電壓降噪聲。分別選取0.7ns，0.5ns，0.4ns，0.3ns，0.2ns，0.125ns六個(gè)采樣間隔進(jìn)行采樣，通過觀察片上電壓降報(bào)警器的測(cè)試輸出，找到第一個(gè)翻轉(zhuǎn)位數(shù)i以及最后一個(gè)翻轉(zhuǎn)位數(shù)j，從而判斷檢測(cè)的電源電壓降區(qū)間大小，對(duì)于0.2V峰值，1-3.5ns寬度電源噪聲檢測(cè)測(cè)量結(jié)果如表三所示。表三從上表可以看到，對(duì)于寬度大于2.5ns的電源電壓降噪聲，通過采用0.2ns寬度的采樣間隔，可以使報(bào)警區(qū)間的誤差小于6.25％?？紤]到制造不確定性的影響，對(duì)片上電壓降報(bào)警器進(jìn)行了蒙特卡洛仿真，測(cè)試的電源電壓降寬度為1.1ns，峰值為0.1V。仿真結(jié)果如圖5h所示。仿真的樣本數(shù)量為100。結(jié)果表明，對(duì)于97％的蒙特卡洛樣本，片上電壓降報(bào)警器的報(bào)警區(qū)間誤差小于6.8％。圖6展示了當(dāng)電源電壓降超過片上電壓降報(bào)警器的報(bào)警閾值時(shí)(45mV情況)，片上電壓降報(bào)警器可以快速生成報(bào)警信號(hào)，通過電壓調(diào)整決策模塊快速生成電壓調(diào)整使能信號(hào)，啟動(dòng)DVFS；同時(shí)，當(dāng)電源電壓恢復(fù)為正常水平后，停止電壓調(diào)整，電壓調(diào)整使能信號(hào)恢復(fù)為低電平。目前為止，已經(jīng)詳細(xì)說明了該發(fā)明設(shè)計(jì)的一種用于協(xié)同動(dòng)態(tài)電壓頻率調(diào)整系統(tǒng)的片上電壓降報(bào)警器的結(jié)構(gòu)、工作原理、與DVFS系統(tǒng)協(xié)同工作的方法。該片上電壓降報(bào)警器系統(tǒng)具有以下優(yōu)點(diǎn)：1)當(dāng)電源電壓降超過設(shè)定閾值時(shí)，可以在一個(gè)采樣窗口(約為0.125納米-0.2納秒)內(nèi)產(chǎn)生DVFS調(diào)整使能信號(hào)；2)無需額外的高速采樣時(shí)鐘；3)全部由基本數(shù)字單元器件組成，具有面積小、低功耗的特點(diǎn)；4)電壓降報(bào)警閾值可以通過對(duì)電路不同路徑的選擇進(jìn)行配置。此外，通過軟件仿真的方式驗(yàn)證了該片上電壓降報(bào)警器的有效性；討論了其對(duì)電路面積的影響；通過對(duì)強(qiáng)緩沖器路徑緩沖器規(guī)格配置進(jìn)行閾值電壓選擇，可以實(shí)現(xiàn)最小45mV的報(bào)警閾值；以及采樣窗口寬度對(duì)報(bào)警區(qū)間誤差的影響，采樣精度可達(dá)到0.125ns，相當(dāng)于8GHz采樣率；最后，通過蒙特卡洛分析證明該傳感器能夠克服因制造不確定性帶來的誤差影響，97％樣本的報(bào)警區(qū)間誤差小于6.8％。該結(jié)構(gòu)具有較高的可靠性。當(dāng)前第1頁(yè)1 2 3