本發(fā)明涉及磁共振成像技術(shù)領(lǐng)域，尤其涉及一種多通道磁共振射頻發(fā)射方法和裝置。

背景技術(shù)：

射頻信號發(fā)射裝置是核磁共振成像譜儀的重要組成部分之一，它產(chǎn)生頻率、相位和幅度可快速調(diào)整的射頻信號，信號經(jīng)過放大處理后激發(fā)靜磁場中原子的核磁共振，從而獲得可用于成像的磁共振信號。隨著我國核磁共振成像系統(tǒng)的普及，高場超導磁共振系統(tǒng)越來越重要，因為更高場強意味著更好的圖像質(zhì)量和更準確的檢查結(jié)果，特別是在神經(jīng)、骨關(guān)節(jié)和血管成像方面，高場磁共振具有獨特的優(yōu)勢。

高場磁共振成像設(shè)備具有掃描速度更快、分辨率更佳、信噪比更高的優(yōu)勢，它是磁共振技術(shù)的重要發(fā)展方向。但是高場磁共振設(shè)備也有其固有的技術(shù)難題，主要表現(xiàn)為：(一)射頻場的不均勻性會帶來抗電偽影，造成難以克服的圖像偽影；(二)高場磁共振檢查中熱效應明顯增大。多通道射頻發(fā)射方法實現(xiàn)了輸出多路相位、頻率、幅度獨立可調(diào)節(jié)的射頻信號的功能，可根據(jù)患者實際情況智能調(diào)整各自的發(fā)射功率和波形，獲得均勻的射頻場，從而明顯降低高場中固有的抗電效應和熱效應問題，有效解決上述的高場磁共振成像中的技術(shù)難題。

目前，多通道射頻發(fā)射方法主要有以下兩種實現(xiàn)方法：一種是采用單路射頻信號擴展為多路射頻信號的實現(xiàn)方法，如圖1所示，該方案采用功分器將單個射頻發(fā)射源分為多路射頻信號，然后使用移相器和衰減器來調(diào)整每路信號的相位和幅度，但是該方案不能實現(xiàn)各通道調(diào)制信號的獨立調(diào)節(jié)，所有輸出信號的調(diào)制方式都相同，僅存在相位和幅度的差別。另一種采用多路獨立的dds電路分別獲得多路射頻信號的實現(xiàn)方法，如圖2所示，這種方案采用多個并行的dds芯片和信號調(diào)制電路實現(xiàn)射頻信號的產(chǎn)生和調(diào)制，由于各路信號單獨使用一個專用dds芯片和信號調(diào)制電路，所以可以實現(xiàn)對每一路信號的獨立調(diào)制，但是該方案設(shè)計復雜度高，實現(xiàn)難度和成本均較高。

技術(shù)實現(xiàn)要素：

為了克服上述現(xiàn)有技術(shù)的不足，本發(fā)明提供一種多通道磁共振射頻發(fā)射方法和裝置，基于現(xiàn)場可編程門陣列(fpga,field－programmablegatearray)和數(shù)字模擬轉(zhuǎn)換器(dac,digitaltoanalogconverter)芯片，由fpga實現(xiàn)多路信號的直接數(shù)字式頻率合成(dds,directdigital synthesizer)功能和射頻信號的調(diào)制，然后經(jīng)過高性能dac并行輸出多路相位、頻率、幅度獨立可調(diào)的射頻脈沖信號，提供均勻的射頻場，進而改善高場磁共振信號的質(zhì)量。

本發(fā)明提供的技術(shù)方案是：

一種多通道磁共振射頻發(fā)射方法，首先采用fpga實現(xiàn)直接數(shù)字式頻率合成器(dds，directdigitalsynthesizer)功能和射頻波形信號的調(diào)制，然后經(jīng)過獨立高性能的數(shù)字模擬轉(zhuǎn)換器(dac，digitaltoanalogconverter)芯片并行輸出多路相位、頻率、幅度可獨立調(diào)節(jié)的射頻脈沖信號；包括如下步驟：

1)數(shù)字信號處理(dsp，digitalsignalprocessing)芯片將載波信號的頻率、幅度、相位等參數(shù)寫入雙端口隨機存儲器(dpram，dualportrandomaccessmemory)；dsp將調(diào)制波形文件存入dpram；

2)fpga單元包括鎖相環(huán)(pll,phaselockedloop)時鐘管理、直接數(shù)字頻率合成器、數(shù)模轉(zhuǎn)換器和增益調(diào)節(jié)器、串行外設(shè)接口(spi,serialperipheralinterface)；所述fpga單元使用串行外設(shè)接口配置數(shù)模轉(zhuǎn)換器的寄存器，讀取dpram中的幅度參數(shù)，對增益調(diào)節(jié)器進行配置；

3)fpga讀取dpram中的頻率、相位參數(shù)，完成對直接數(shù)字式頻率合成器(dds，directdigitalsynthesizer)的ip核的配置；

4)fpga控制射頻開關(guān)，打開射頻開關(guān)；

5)fpga讀取dpram中的波形文件數(shù)據(jù)，與dds產(chǎn)生的載波數(shù)據(jù)相乘，得到數(shù)字射頻信號(rf，radiofrequency)，輸出給數(shù)模轉(zhuǎn)換器；

6)經(jīng)數(shù)模轉(zhuǎn)換之后的模擬信號，再經(jīng)放大濾波后，輸出多路相位、頻率、幅度可獨立調(diào)節(jié)的射頻脈沖信號。

針對上述多通道磁共振射頻發(fā)射方法，進一步地，步驟2)所述鎖相環(huán)(pll)時鐘管理由xilinx提供的ip核實現(xiàn)，用于為fpga單元提供所需的時鐘信號。

針對上述多通道磁共振射頻發(fā)射方法，進一步地，步驟2)所述直接數(shù)字頻率合成器通過xilinx提供的ip核實現(xiàn)，用于生成特定載波信號。

針對上述多通道磁共振射頻發(fā)射方法，進一步地，所述dpram讀取通過采用xilinx提供的ip核實現(xiàn)，用于從dpram中讀取載波信號相位、頻率、幅度參數(shù)和波形信號文件。

針對上述多通道磁共振射頻發(fā)射方法，進一步地，所述串行外設(shè)接口用于配置數(shù)模轉(zhuǎn)換單元；所述數(shù)模轉(zhuǎn)換單元包括多個數(shù)模轉(zhuǎn)換器和增益調(diào)節(jié)器芯片；所述數(shù)模轉(zhuǎn)換器采用差分 輸入方式。

本發(fā)明還提供一種多通道磁共振射頻發(fā)射裝置，包括控制單元、fpga單元、數(shù)據(jù)存儲單元和數(shù)模轉(zhuǎn)換單元；所述fpga單元包括鎖相環(huán)pll時鐘管理、直接數(shù)字頻率合成器、數(shù)模轉(zhuǎn)換器配置和串行外設(shè)接口(spi,serialperipheralinterface)；pll時鐘管理為fpga單元提供所需的時鐘信號；直接數(shù)字頻率合成器生成特定的載波信號；spi串行接口配置數(shù)模轉(zhuǎn)換單元；數(shù)據(jù)存儲單元存儲載波參數(shù)和調(diào)制波形數(shù)據(jù)；所述控制單元將載波信號參數(shù)和調(diào)制波形文件寫入雙端口隨機存儲器，同時輸出控制信號；fpga單元從dpram中讀取載波參數(shù)和波形信號文件，通過調(diào)制得到數(shù)字射頻信號(rf)，經(jīng)數(shù)模轉(zhuǎn)換單元進行轉(zhuǎn)換之后的模擬信號經(jīng)放大濾波后，輸出多路所需的射頻信號。

針對上述多通道磁共振射頻發(fā)射裝置，進一步地，所述控制單元具體采用數(shù)字信號處理(dsp，digitalsignalprocessing)芯片，將載波信號參數(shù)和調(diào)制波形文件寫入雙端口隨機存儲器(dpram)。

針對上述多通道磁共振射頻發(fā)射裝置，進一步地，所述載波信號參數(shù)包括載波的相位、頻率、幅度參數(shù)。

針對上述多通道磁共振射頻發(fā)射裝置，進一步地，所述數(shù)模轉(zhuǎn)換單元包括多個數(shù)模轉(zhuǎn)換器和多個增益調(diào)節(jié)器。

針對上述多通道磁共振射頻發(fā)射裝置，進一步地，在本發(fā)明實施例中，所述fpga單元采用xilinx公司的spartan-6系列xc6slx100芯片，使用vhdl硬件描述語言進行fpga程序開發(fā)而得到。

與現(xiàn)有技術(shù)相比，本發(fā)明的有益效果是：

本發(fā)明提供一種基于fpga和dac的多通道射頻發(fā)射方法和裝置，這種方法采用fpga實現(xiàn)dds功能和射頻波形信號的調(diào)制，然后經(jīng)過獨立高性能的dac并行輸出多路相位、頻率、幅度可獨立調(diào)節(jié)的射頻脈沖信號，此外,利用fpga開發(fā)的靈活性和內(nèi)置ip核的優(yōu)勢，降低了系統(tǒng)設(shè)計的復雜性和成本。因此，本發(fā)明能夠有效解決現(xiàn)有技術(shù)方案無法實現(xiàn)各通道信號的獨立調(diào)節(jié)的難題，同時降低設(shè)計和實現(xiàn)的復雜度和成本，對于高場磁共振成像系統(tǒng)的研究改進有重要意義。與現(xiàn)有技術(shù)相比，本發(fā)明有如下先進性：

(一)采用fpga實現(xiàn)dds功能和射頻波形的調(diào)制，采用獨立的高性能的dac并行輸出多 路射頻信號，在設(shè)計和高性能dac選擇上具有很好的靈活性；

(二)利用fpga芯片提供的ip內(nèi)核易于實現(xiàn)dds功能和調(diào)制波形功能，降低方案設(shè)計實現(xiàn)難度和成本；

(三)實現(xiàn)并行輸出多路相位、頻率、幅度可獨立調(diào)節(jié)的射頻信號的功能；

(四)射頻信號通道數(shù)容易擴展，理論上可輸出任意多路的獨立可調(diào)節(jié)的射頻信號。

附圖說明

圖1是現(xiàn)有技術(shù)將單路射頻信號擴展為多路射頻信號的方法原理圖；

圖2是現(xiàn)有技術(shù)采用多路獨立的dds電路獲得多路射頻信號的方法原理圖；

圖1～圖2中，rf1～rfn為多路(1～n路)數(shù)字射頻信號(rf，radiofrequency)。

圖3為本發(fā)明提供的實現(xiàn)用于磁共振成像的多通道射頻發(fā)射方法的多通道射頻發(fā)射設(shè)備的結(jié)構(gòu)框圖；

多通道射頻發(fā)射設(shè)備包括：控制單元、fpga單元、數(shù)據(jù)存儲單元和數(shù)模轉(zhuǎn)換單元；其中fpga單元包括鎖相環(huán)(pll,phaselockedloop)時鐘管理、直接數(shù)字頻率合成器、數(shù)模轉(zhuǎn)換器配置和串行外設(shè)接口(spi,serialperipheralinterface)。

圖4為本發(fā)明提供的多通道并行發(fā)射裝置中的fpga單元內(nèi)部的結(jié)構(gòu)框圖；

fpga單元包括：pll時鐘管理、直接數(shù)字頻率合成器、數(shù)模轉(zhuǎn)換器和增益調(diào)節(jié)器配置和串行spi接口。

圖5為本發(fā)明提供的多通道射頻發(fā)射方法的工作流程框圖。

圖6為本實施例提供的四通道射頻發(fā)射方法的電路實物圖。

具體實施方式

下面結(jié)合附圖，通過實施例進一步描述本發(fā)明，但不以任何方式限制本發(fā)明的范圍。

本發(fā)明提供一種應用于磁共振成像的多通道射頻發(fā)射方法，該方法基于fpga和dac芯片，實現(xiàn)各通道射頻信號相位、頻率、幅度快速獨立地調(diào)節(jié)，同時降低難度和成本。

本發(fā)明提供的多通道射頻發(fā)射裝置包括控制單元、fpga單元、數(shù)據(jù)存儲單元和數(shù)模轉(zhuǎn)換單元；其中fpga單元包括鎖相環(huán)(pll,phaselockedloop)時鐘管理、直接數(shù)字頻率合成器、數(shù)模轉(zhuǎn)換器配置和串行外設(shè)接口(spi,serialperipheralinterface)；如圖3所示：

a、控制單元：該單元采用數(shù)字信號處理(dsp，digitalsignalprocessing)芯片，將載波的相位、頻率、幅度等參數(shù)和調(diào)制波形文件寫入雙端口隨機存儲器(dpram，dualportrandom accessmemory)，同時輸出控制信號。

b、fpga單元：包括pll時鐘管理、直接數(shù)字頻率合成器、數(shù)模轉(zhuǎn)換器和增益調(diào)節(jié)器配置和串行spi接口，如圖4所示。

其中，pll時鐘管理由xilinx提供的ip核實現(xiàn)，為fpga單元提供所需的時鐘信號；

直接數(shù)字頻率合成器通過xilinx提供的ip核實現(xiàn)，生成特定的載波信號；

dpram讀取采用xilinx提供的ip核實現(xiàn)，完成從dpram中讀取載波信號相位、頻率、幅度參數(shù)和波形信號文件的功能；

spi串行接口用于配置數(shù)模轉(zhuǎn)換單元，數(shù)模轉(zhuǎn)換單元包括多個數(shù)模轉(zhuǎn)換器和增益調(diào)節(jié)器芯片；

c、數(shù)據(jù)存儲單元：采用高速存取、低功耗的dpram，用于存儲載波信號的相位、頻率、幅度等參數(shù)和調(diào)制波形數(shù)據(jù)。

d、數(shù)模轉(zhuǎn)換單元：包括多片數(shù)模轉(zhuǎn)換器和增益調(diào)節(jié)控制器，數(shù)模轉(zhuǎn)換器采用差分輸入方式，可有效減少外部干擾。

圖5為本發(fā)明提供的多通道射頻發(fā)射方法的工作流程框圖。本發(fā)明提供的高場磁共振成像的多通道射頻發(fā)射方法的工作流程主要包括：

1)dsp將載波信號的頻率、幅度、相位等參數(shù)寫入dpram，dsp將調(diào)制波形文件存入dpram；

2)fpga使用spi接口配置數(shù)模轉(zhuǎn)換器的寄存器，fpga讀取dpram中的幅度參數(shù)，對增益調(diào)節(jié)器進行配置；

3)fpga讀取dpram中的頻率、相位參數(shù)，完成對dds的ip核的配置；

4)fpga控制射頻開關(guān)，打開射頻開關(guān)；

5)fpga讀取dpram中的波形文件數(shù)據(jù)，與dds產(chǎn)生的載波數(shù)據(jù)相乘，得到數(shù)字射頻信號(rf，radiofrequency)，輸出給數(shù)模轉(zhuǎn)換器；

6)數(shù)模轉(zhuǎn)換之后的模擬信號經(jīng)放大濾波后得到最終的輸出信號。

其中，pll時鐘管理為fpga提供所需的時鐘信號。

實施例一：

本實施例采用本發(fā)明提供的多通道磁共振射頻發(fā)射方法實現(xiàn)了四通道射頻發(fā)射，可同時發(fā)射四路相位、頻率、幅度可獨立調(diào)節(jié)的射頻信號，圖6為本實施例提供的四通道射頻發(fā)射方法的電路實物圖。以下結(jié)合圖3和圖4具體敘述本發(fā)明的具體實施。

a)本實施例中的dsp芯片為控制單元，如圖3所示，輸出兩路載波信號的相位、頻率、幅度參數(shù)到dpram，同時輸出兩路調(diào)制信號波形文件和控制信號到fpga單元。

b)如圖3所示，本實施例中的fpga單元，采用xilinx公司的spartan-6系列xc6slx100芯片設(shè)計開發(fā)，使用vhdl硬件描述語言進行fpga的程序開發(fā)。spartan-6系列芯片內(nèi)置許多常用的ip內(nèi)核，明顯降低開發(fā)設(shè)計難度，此外，vhdl語言具有支持模塊化設(shè)計，易于修改和移植的特征，很大程度上縮短開發(fā)周期。fpga單元是本發(fā)明的核心部分，實現(xiàn)了時鐘管理，dds，信號調(diào)制，dpram讀取以及dac芯片配置等功能。fpga單元內(nèi)部的具體結(jié)構(gòu)如圖4所示，其中：

b1)pll時鐘管理器采用xilinx提供的ip核實現(xiàn)，為fpga單元提供多種時鐘信號。

b2)數(shù)字頻率合成器采用xilinx提供的ip核實現(xiàn)，生成特定載波信號的功能。

b3)dpram讀取采用xilinx提供的ip核實現(xiàn)，從dpram中讀取載波信號參數(shù)。

b4)spi串行接口用于配置數(shù)模轉(zhuǎn)換單元的芯片，本實施例中數(shù)模轉(zhuǎn)換單元包括兩個數(shù)模轉(zhuǎn)換器ad9122和兩個增益調(diào)節(jié)器芯片ad5660。

b5)控制單元輸出的控制信號觸發(fā)fpga單元，該單元的實施可以分為兩路：數(shù)據(jù)信號處理和參數(shù)配置信號處理。a.數(shù)據(jù)信號處理：在時鐘信號作用下，讀取dpram中兩路調(diào)制信號的波形文件和載波信號的參數(shù)。其中，載波信號的相位、頻率參數(shù)用于配置dds的ip核，從而生成特定相位、頻率的載波信號。把該信號作為載波信號，調(diào)制讀取的調(diào)制信號，得到特定的數(shù)字脈沖信號。b.參數(shù)配置信號處理：在時鐘信號作用下，兩個ad9122芯片和ad5660芯片的參數(shù)信號，通過spi串行接口配置到芯片寄存器中。

最終，fpga單元輸出兩路調(diào)制后的數(shù)字脈沖信號，并且完成兩個ad9122和兩個ad5660芯片的配置。

c)數(shù)模轉(zhuǎn)換單元主要包括數(shù)模轉(zhuǎn)換器和增益調(diào)節(jié)器。本實施例中數(shù)模轉(zhuǎn)換器采用ad9122芯片，ad9122芯片是一款雙通道、16位數(shù)模轉(zhuǎn)換器，具有很高的動態(tài)范圍和采樣速率，同時能將一路信號轉(zhuǎn)化為兩路正交信號，從而有效減少dac芯片的使用數(shù)量。增益控制器采用低功耗、單通道、16位數(shù)模轉(zhuǎn)換器ad5660，控制輸出信號的增益。

兩路數(shù)字信號通過數(shù)模轉(zhuǎn)換單元得到四路兩兩正交的模擬信號，模擬信號經(jīng)放大器(amp，amplifier)、低通濾波器(lpf，lowpassfilter)的放大和濾波處理后輸出到線圈，感應出所需的射頻場。

需要注意的是，公布實施例的目的在于幫助進一步理解本發(fā)明，但是本領(lǐng)域的技術(shù)人員可以理解：在不脫離本發(fā)明及所附權(quán)利要求的精神和范圍內(nèi)，各種替換和修改都是可能的。因此，本發(fā)明不應局限于實施例所公開的內(nèi)容，本發(fā)明要求保護的范圍以權(quán)利要求書界定的范圍為準。