一種基于fpga幅度偏置可調(diào)的波形發(fā)生電路及方法
【專利摘要】一種基于FPGA幅度偏置可調(diào)的波形發(fā)生電路及方法，廣泛用于電子電路、自動(dòng)控制和科學(xué)實(shí)驗(yàn)等領(lǐng)域。電路由FPGA、DAC、濾波電路、程控放大電路構(gòu)成。方法包括確定波形數(shù)據(jù)寬度和波形數(shù)據(jù)范圍。上位機(jī)根據(jù)設(shè)定的波形發(fā)生參數(shù)產(chǎn)生一個(gè)周期的波形數(shù)據(jù)和對應(yīng)的控制字。上位機(jī)將波形數(shù)據(jù)傳送給FPGA，F(xiàn)PGA將得到的波形數(shù)據(jù)存儲到波形RAM中。FPGA根據(jù)得到的頻率控制字和相位控制字利用DDS和波形存儲RAM產(chǎn)生波形。DDS產(chǎn)生的波形經(jīng)過幅度調(diào)節(jié)模塊進(jìn)行幅度控制。設(shè)定偏置，將幅度調(diào)整后的波形數(shù)字量經(jīng)過加減法器，進(jìn)行偏置調(diào)整。根據(jù)實(shí)際測試，確定由于頻率效應(yīng)引起的波形幅度的損失，確定波形幅度和頻率的關(guān)系，從而據(jù)此關(guān)系控制程控放大進(jìn)行波形幅度補(bǔ)償，確保幅度的精確性。
【專利說明】-種基于FPGA幅度偏置可調(diào)的波形發(fā)生電路及方法

【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及電子【技術(shù)領(lǐng)域】的信號產(chǎn)生技術(shù)，具體涉及一種基于FPGA幅度偏置可 調(diào)的波形發(fā)生電路及方法。

【背景技術(shù)】
[0002] 波形發(fā)生器是一種常用的信號源，廣泛用于電子電路、自動(dòng)控制和科學(xué)實(shí)驗(yàn)等領(lǐng) 域。隨著現(xiàn)代電子技術(shù)的不斷發(fā)展，波形發(fā)生器的應(yīng)用也越來越廣泛，并且要求也越來越 高。波形發(fā)生器正在向著高精度、高帶寬、高穩(wěn)定度、小型化、低功耗方向發(fā)展。高精度是指 波形頻率、幅度、相位等的高精度。小型化則依賴于簡化外部電路。目前的幅度和偏置可調(diào) 的波形發(fā)生方法依賴于硬件電路實(shí)現(xiàn)，這就使得外部電路復(fù)雜，調(diào)試難度大。


【發(fā)明內(nèi)容】

[0003] 為了解決上述問題，本發(fā)明提供了一種基于FPGA幅度偏置可調(diào)的波形發(fā)生電路 及方法。
[0004] 本發(fā)明所采用的系統(tǒng)由上位機(jī)、FPGA、DAC、濾波電路、程控放大電路組成。FPGA通 過PCI-e總線與上位機(jī)相連。FPGA差分輸出與DAC差分輸入端相連，DAC輸出端與濾波電 路的輸入端相連，濾波電路的輸出端與程控放大電路的輸入端相連，程控放大電路的輸出 結(jié)果即為所需波形。整個(gè)系統(tǒng)的工作流程描述如下：首先用戶在上位機(jī)軟件界面中設(shè)定波 形種類、波形參數(shù)（包括幅度、頻率、相位、直流偏置等）等信息，然后上位機(jī)通過PCI-e總 線將波形數(shù)據(jù)和波形參數(shù)傳送給FPGA。FPGA根據(jù)接收到的波形數(shù)據(jù)和波形參數(shù)產(chǎn)生相應(yīng) 的數(shù)字信號送入DAC。DAC完成數(shù)模轉(zhuǎn)換后將模擬波形信號送入濾波電路進(jìn)行濾波。最后 通過程控放大電路進(jìn)行幅度補(bǔ)償即可完成整個(gè)波形信號產(chǎn)生。
[0005] 所述的基于FPGA幅度偏置可調(diào)的波形發(fā)生電路由FPGA、DAC、濾波電路、程控放大 電路構(gòu)成。FPGA用于與上位機(jī)通信及波形數(shù)據(jù)的發(fā)生。波形數(shù)據(jù)送于DAC產(chǎn)生對應(yīng)的波形 模擬量經(jīng)過后級濾波電路濾除噪聲。最終經(jīng)由程控放大電路進(jìn)行波形幅度放大及補(bǔ)償，改 善頻率效應(yīng)引起的波形幅度的損失。所提供的設(shè)計(jì)方案在最后一級之前使用差分輸出，抑 制共模噪聲，提高電路的抗干擾能力。最后一級將差分信號轉(zhuǎn)為單端信號作為整個(gè)系統(tǒng)的 輸出。
[0006] 所述的基于FPGA幅度偏置可調(diào)的波形發(fā)生方法步驟如下：
[0007] 1.確定波形數(shù)據(jù)寬度。DAC的選擇確定了波形數(shù)據(jù)寬度，如選擇波形數(shù)據(jù)寬度為 N0
[0008] 2.確定波形數(shù)據(jù)范圍。根據(jù)1設(shè)定的波形數(shù)據(jù)寬度為N，則最大存儲波形數(shù)據(jù)范 圍應(yīng)為0-2N。
[0009] 設(shè)DAC的負(fù)載電阻為Rtl，上下接地電阻分別為RpR2，滿偏電流為I，負(fù)載電阻上電 壓為UPP，負(fù)載電阻上電流為IPP，則Upp =Rc^Ippt5現(xiàn)需要計(jì)算Ipp與Ip的關(guān)系。
[0010] 根據(jù)疊加定理：Ip+IN =I。
[0011] Ip單獨(dú)作用，設(shè)向上電流為Ip1，向下電流為Ip2，則：

【權(quán)利要求】
1. 一種基于FPGA幅度偏置可調(diào)的波形發(fā)生電路，其特征在于：由FPGA、DAC、濾波電 路、程控放大電路構(gòu)成；FPGA用于與上位機(jī)通信及波形數(shù)據(jù)的發(fā)生；波形數(shù)據(jù)送于DAC產(chǎn)生 對應(yīng)的波形模擬量經(jīng)過后級濾波電路濾除噪聲；最終經(jīng)由程控放大電路進(jìn)行波形幅度放大 及補(bǔ)償，改善頻率效應(yīng)引起的波形幅度的損失；在最后一級之前使用差分輸出，抑制共模噪 聲，提高電路的抗干擾能力；最后一級將差分信號轉(zhuǎn)為單端信號作為整個(gè)系統(tǒng)的輸出。
2. 應(yīng)用權(quán)利要求1所述的一種基于FPGA幅度偏置可調(diào)的波形發(fā)生電路的方法，其特征 在于包括以下步驟： DDAC的選擇確定了波形數(shù)據(jù)寬度，如選擇波形數(shù)據(jù)寬度為N; 2)確定波形數(shù)據(jù)范圍；根據(jù)1設(shè)定的波形數(shù)據(jù)寬度為N，則最大存儲波形數(shù)據(jù)范圍應(yīng) 為 0-2N; 設(shè)DAC的負(fù)載電阻為Rtl，上下接地電阻分別為RpR2，滿偏電流為I，負(fù)載電阻上電壓為UPP，負(fù)載電阻上電流為IPP，則Upp =Rc^Ipp ;現(xiàn)需要計(jì)算Ipp與Ip的關(guān)系； 根據(jù)疊加定理：IP+IN =I; Ip單獨(dú)作用，設(shè)向上電流為Ipi，向下電流為Ip2，則：
In單獨(dú)作用
，設(shè)向上電流為Im，向下電流為IN2，則： 則差分后電流輸出為：
設(shè)差分后電流輸出為Iwt，則其電流峰峰值為Ipp :

由于沒有負(fù)電壓，在無直流輸出時(shí)應(yīng)滿足直流等于輸出電流的峰峰值；因此得到如下 等式：
由等式（1)、（2)得到如下結(jié)果：
由上述等式得到，在無直流偏置時(shí)輸出電流范圍
，而根據(jù)所選擇的DAC芯 片，輸出最大電流為I，且存儲的波形為最大幅度的波形數(shù)據(jù)，故最終確定波形存儲器存儲 的波形數(shù)字量為
3) 上位機(jī)根據(jù)設(shè)定的波形發(fā)生參數(shù)產(chǎn)生一個(gè)周期的上述范圍的波形數(shù)據(jù)和對應(yīng)的控 制字，波形控制字包括頻率控制字、相位控制字和幅度控制字； 4) 上位機(jī)通過PCI-e總線將一個(gè)周期的波形數(shù)據(jù)傳送給FPGA，F(xiàn)PGA將得到的波形數(shù) 據(jù)存儲到波形RAM中； 5. FPGA根據(jù)得到的頻率控制字和相位控制字利用DDS和波形存儲RAM產(chǎn)生波形； 6. DDS產(chǎn)生的波形經(jīng)過幅度調(diào)節(jié)模塊進(jìn)行幅度控制；幅度調(diào)節(jié)模塊主要包括乘法器和 除法器；DDS產(chǎn)生的波形數(shù)據(jù)首先經(jīng)過乘法器進(jìn)行幅度放大，然后經(jīng)過除法器進(jìn)行幅度衰 減；乘法系數(shù)和除法系數(shù)共同決定最終波形輸出幅度； 7) 設(shè)定偏置，將幅度調(diào)整后的波形數(shù)字量經(jīng)過加減法器，進(jìn)行偏置調(diào)整； 8) 根據(jù)實(shí)際測試，確定由于頻率效應(yīng)引起的波形幅度的損失，確定波形幅度和頻率的 關(guān)系，從而根據(jù)此關(guān)系控制程控放大進(jìn)行波形幅度補(bǔ)償，確保幅度的精確性。
【文檔編號】G01R1/28GK104316737SQ201410557324
【公開日】2015年1月28日 申請日期:2014年10月20日 優(yōu)先權(quán)日:2014年10月20日
【發(fā)明者】賽景波, 宿玲玲 申請人:北京工業(yè)大學(xué)