電量變送器的制造方法
【專利摘要】本發(fā)明電量變送器，涉及特別適用于特定功能的數(shù)據(jù)處理設(shè)備，是一種基于FPGA現(xiàn)場可編程門陣列結(jié)合三模冗余技術(shù)的具備容錯功能的電量變送器，包括三相信號采集模塊、信號調(diào)理模塊、A/D采樣模塊、頻率測量模塊、FPGA控制器模塊、CAN總線通信模塊和電源模塊，克服了現(xiàn)有電量變送器在任意單相變送出錯時將直接導(dǎo)致最終變送結(jié)果錯誤，以至引發(fā)系統(tǒng)開環(huán)或設(shè)備誤動作，導(dǎo)致整個系統(tǒng)癱瘓的缺陷。
【專利說明】電量變送器
【技術(shù)領(lǐng)域】
[0001]本發(fā)明的技術(shù)方案涉及特別適用于特定功能的數(shù)據(jù)處理設(shè)備，具體地說是電量變送器。
【背景技術(shù)】
[0002]電量變送器在工業(yè)領(lǐng)域的電氣測量、巡回檢測、自動控制及調(diào)度等過程中具有廣泛的應(yīng)用。隨著工業(yè)自動控制系統(tǒng)復(fù)雜程度不斷增大以及智能電網(wǎng)的產(chǎn)生和不斷完善，電力系統(tǒng)可靠性問題開始受到世界各國的高度重視。其中，保障電力系統(tǒng)可靠性的一個重要環(huán)節(jié)即是檢測變送裝置的高可靠性。
[0003]現(xiàn)有的電量變送器不具備冗余容錯功能，任意單相變送出錯時將直接導(dǎo)致最終變送結(jié)果錯誤，而在工業(yè)閉環(huán)控制系統(tǒng)中，若因電量變送器故障導(dǎo)致反饋信息出錯，極易引發(fā)系統(tǒng)開環(huán)或設(shè)備誤動作，導(dǎo)致整個系統(tǒng)癱瘓。此外，現(xiàn)有的電量變送器仍然存在測量時效性不強(qiáng)、精度不高以及無遠(yuǎn)程網(wǎng)絡(luò)接口的缺點(diǎn)。因此，在電力系統(tǒng)中需要一種高精度、高時效性且具備冗余容錯功能和網(wǎng)絡(luò)接口的電量變送器問世。

【發(fā)明內(nèi)容】

[0004]本發(fā)明所要解決的技術(shù)問題是:提供電量變送器，是一種基于FPGA現(xiàn)場可編程門陣列結(jié)合三模冗余技術(shù)的具備容錯功能的電量變送器，克服了現(xiàn)有電量變送器在任意單相變送出錯時將直接導(dǎo)致最終變送結(jié)果錯誤，以至引發(fā)系統(tǒng)開環(huán)或設(shè)備誤動作，導(dǎo)致整個系統(tǒng)癱瘓的缺陷。
[0005]本發(fā)明解決該技術(shù)問題所采用的技術(shù)方案是:電量變送器，是一種基于FPGA現(xiàn)場可編程門陣列結(jié)合三模冗余技術(shù)的具備容錯功能的電量變送器，包括三相信號采集模塊、信號調(diào)理模塊、A/D采樣模塊、頻率測量模塊、FPGA控制器模塊、CAN總線通信模塊和電源模塊；其中，三相信號米集模塊包括三相電壓傳感器和三相電流傳感器，A/D米樣模塊包括米樣通道、ADC芯片和外圍電路，三相信號采集模塊中的三相電壓傳感器和三相電流傳感器的輸出端與信號調(diào)理模塊的輸入端相連接，信號調(diào)理模塊輸出端與A/D采樣模塊的輸入端及頻率測量模塊的輸入端相連接，A/D采樣模塊中的ADC芯片由FPGA控制器模塊中的A/D采樣控制模塊給予同步控制，指使A/D采樣模塊的采樣通道分別對三相電壓傳感器的電壓信號和三相電流傳感器的電流信號進(jìn)行同時采樣，所得的采樣數(shù)據(jù)以并行方式送入FPGA控制模塊，頻率測量模塊的數(shù)據(jù)也輸入FPGA控制器模塊，F(xiàn)PGA控制器模塊中的CAN總線通信控制模塊對CAN總線通信模塊進(jìn)行控制，電源模塊對信號調(diào)理模塊、A/D采樣模塊、FPGA控制器模塊和CAN總線通信模塊提供電力。
[0006]上述電量變送器，所述FPGA控制器模塊為FPGA現(xiàn)場可編程門陣列，包括鎖相環(huán)模塊、A/D采樣控制模塊、雙口 RAM模塊、DFT變換模塊、數(shù)據(jù)存儲模塊、參數(shù)計算模塊、冗余容錯模塊和CAN總線輸出控制模塊。
[0007]上述電量變送器，所述三模冗余技術(shù)即三模冗余方法，是將三相電中每一相電視為一個冗余通道，在FPGA控制器模塊內(nèi)部分別對每相電的電壓、電流、頻率、有功功率、無功功率、視在功率和功率因數(shù)參量進(jìn)行并行運(yùn)算，運(yùn)算結(jié)果以“三取二 ”投票表決方式對三相參數(shù)計算結(jié)果進(jìn)行相互對比，以判斷正誤，具體方法是:
[0008](I)電壓、電流、有功功率、無功功率、視在功率和功率因數(shù)容錯設(shè)計
[0009]A、B、C三相電壓和電流有效值變送結(jié)果均以16位二進(jìn)制數(shù)字量存儲，該電壓和電流允許測量最大值分別為Umax=120V、Imax=6A，標(biāo)準(zhǔn)值為US=100V、IS=5A，三相允許互差值為10%US、10%IS，則電壓有效值變送結(jié)果的低11位為允許互差位，因此，“三取二”容錯方法采取對三相電壓、電流計算結(jié)果截取高5位進(jìn)行從高至低逐位三相互比，根據(jù)三取二表決方式完成對單相或兩相變送出錯的錯誤屏蔽，并對出錯相以輸出錯誤代碼形式給出提示，以U’ X、I’ X表示X相電壓、電流的高5位值，UX、IX表示X相電壓、電流有效值，Px表示X相有功功率值，具體容錯判斷方法如下:
[0010](1.1)三相變送均無錯，SP:
【權(quán)利要求】
1.電量變送器，其特征在于:是一種基于FPGA現(xiàn)場可編程門陣列結(jié)合三模冗余技術(shù)的具備容錯功能的電量變送器，包括三相信號采集模塊、信號調(diào)理模塊、A/D采樣模塊、頻率測量模塊、FPGA控制器模塊、CAN總線通信模塊和電源模塊；其中，三相信號采集模塊包括三相電壓傳感器和三相電流傳感器，A/D米樣模塊包括米樣通道、ADC芯片和外圍電路,三相信號采集模塊中的三相電壓傳感器和三相電流傳感器的輸出端與信號調(diào)理模塊的輸入端相連接，信號調(diào)理模塊輸出端與A/D采樣模塊的輸入端及頻率測量模塊的輸入端相連接，A/D采樣模塊中的ADC芯片由FPGA控制器模塊中的A/D采樣控制模塊給予同步控制，指使A/D采樣模塊的采樣通道分別對三相電壓傳感器的電壓信號和三相電流傳感器的電流信號進(jìn)行同時采樣，所得的采樣數(shù)據(jù)以并行方式送入FPGA控制模塊，頻率測量模塊的數(shù)據(jù)也輸入FPGA控制器模塊，F(xiàn)PGA控制器模塊中的CAN總線通信控制模塊對CAN總線通信模塊進(jìn)行控制，電源模塊對信號調(diào)理模塊、A/D采樣模塊、FPGA控制器模塊和CAN總線通信模塊提供電力。
2.根據(jù)權(quán)利要求1所述電量變送器，其特征在于:所述FPGA控制器模塊為FPGA現(xiàn)場可編程門陣列，包括鎖相環(huán)模塊、A/D采樣控制模塊、雙口 RAM模塊、DFT變換模塊、數(shù)據(jù)存儲模塊、參數(shù)計算模塊、冗余容錯模塊和CAN總線輸出控制模塊。
3.根據(jù)權(quán)利要求1所述電量變送器，其特征在于:所述三模冗余技術(shù)即三模冗余方法，是將三相電中每一相電視為一個冗余通道，在FPGA控制器模塊內(nèi)部分別對每相電的電壓、電流、頻率、有功功率、無功功率、視在功率和功率因數(shù)參量進(jìn)行并行運(yùn)算，運(yùn)算結(jié)果以“三取二”投票表決方式對三相參數(shù)計算結(jié)果進(jìn)行相互對比，以判斷正誤，具體方法是: (I)電壓、電流、有功功率、無功功率、視在功率和功率因數(shù)容錯設(shè)計 A、B、C三相電壓和 電流有效值變送結(jié)果均以16位二進(jìn)制數(shù)字量存儲，該電壓和電流允許測量最大值分別為Umax=120v、Imax=6A，標(biāo)準(zhǔn)值為Us=100v、Is=5A，三相允許互差值為10%US、10%IS，則電壓有效值變送結(jié)果的低11位為允許互差位，因此，“三取二”容錯方法采取對三相電壓、電流計算結(jié)果截取高5位進(jìn)行從高至低逐位三相互比，根據(jù)三取二表決方式完成對單相或兩相變送出錯的錯誤屏蔽，并對出錯相以輸出錯誤代碼形式給出提示，以U’ x、I’ x表示X相電壓、電流的高5位值，Ux、Ix表示X相電壓、電流有效值，Px表示X相有功功率值，具體容錯判斷方法如下: (1.1)三相變送均無錯，即:
U，A = U，B = U，c，I，A = I，B = I，C，則 TT Ua+Ujj+Uc T IA+IB+IC U=」~j~I = ~^，P = PA+PB+PC， S = UI ； Q = ^ls2-P2，= (1.2)單相變送出錯，以A相變送出錯為例，B、C同理，即
U’ a 關(guān) U’ B = U’ c 或 I’ a 關(guān) I’ B=I' c，則
U - Ub +^cJ _ + ,cP _ ΚΡβ +22~ 3 S = UI, Q =.\]S- - P2， cosφ = PlS,并輸出錯代碼； (1.3)兩相變送出錯，以A、C相出錯為例，其它情況同理A 相出錯:U’ A 關(guān) U’ B = u’ c 或 I’ A 關(guān) I’ B=I' c’ 且C相出錯:U’ A=U，B關(guān)U’ c或I’ A=I’ B關(guān)I’ c，則 U = UB, I = IB, P = 3Pb，S = UT, Q = ^S1 - P1，cos滬= ZVS ,并輸出錯誤代碼； 上述式子中，U、1、P、S、Q cosP分別表示最終輸出的電壓、電流、有功功率、無功功率、視在功率和功率因數(shù)。 (2)頻率容錯設(shè)計 A、B、C三相頻率測量結(jié)果以16位數(shù)字量存儲，“三取二”容錯設(shè)計截取三相頻率測量結(jié)果的高3位進(jìn)行三相互比，完成對測量出錯通道的屏蔽，并于出錯相以輸出錯誤代碼形式給出提示，以f表示最終輸出頻率，f；表示X相頻率值的高3位數(shù)值，fx表示X相頻率的檢測值，容錯方法如下: (2.1)三相測量均無錯，即當(dāng)三相檢測均無故障時，取三相運(yùn)算結(jié)果的平均值作為最終輸出，
f’ A = f’ B = f’ C，則
4.根據(jù)權(quán)利要求3所述電量變送器，其特征在于:所述三模冗余方法中每相電的電壓和電流有效值計算方法采用全波傅里葉算法，具體方法如下: ADC芯片對A、B、C三相電進(jìn)行同步采樣得到被測量的三相電壓和三相電流信號，由于三相電的每一相均為一個獨(dú)立通道，下面僅描述A相的電參數(shù)計算方法，B和C相與之相同， 對A相進(jìn)行同步采樣得到N點(diǎn)電壓序列{u(n)}和電流序列U (η)}，由其構(gòu)成一個復(fù)數(shù)序列:
X (n) = u (n) + ji (η) (O ^ η ^ Ν-1) (I) 對序列進(jìn)行DFT離散傅里葉變換為
5.根據(jù)權(quán)利要求1所述電量變送器，其特征在于:所述信號調(diào)理模塊中包含采樣電阻。
6.根據(jù)權(quán)利要求1所述電量變送器，其特征在于:所述A/D采樣模塊中包含的ADC芯片為A/D7865采樣芯片。
7.根據(jù)權(quán)利要求1所述電量變送器，其特征在于:所述頻率測量模塊中包含電壓過零比較器。
8.根據(jù)權(quán)利要求2所述電量變送器，其特征在于:所述CAN總線輸出控制模塊是在FPGA控制器模塊內(nèi)采用verilogHDL硬件描述語言設(shè)計的，并實(shí)行對CAN總線通信的控制。
9.根據(jù)權(quán)利要求1所述電量變送器，其特征在于:所述電源模塊為DC/DC電源。
10.根據(jù)權(quán)利要求1所述電量變送器，其特征在于:其輸出為CAN總線方式輸出。
【文檔編號】G01R22/10GK103837738SQ201410043471
【公開日】2014年6月4日 申請日期:2014年1月29日 優(yōu)先權(quán)日:2014年1月29日
【發(fā)明者】李志軍, 周苗苗, 馬軍 申請人:河北工業(yè)大學(xué)