一種基于fpga與以太網(wǎng)的船用雷達(dá)信號(hào)處理的制造方法
【專利摘要】本實(shí)用新型公開了一種基于FPGA與以太網(wǎng)的船用雷達(dá)信號(hào)處理機(jī)，大大簡(jiǎn)化了信號(hào)處理系統(tǒng)的結(jié)構(gòu)，提高了傳輸速率，降低信號(hào)的傳輸誤碼率，實(shí)現(xiàn)了數(shù)據(jù)的實(shí)時(shí)、高效傳輸。本實(shí)用新型提供的基于FPGA與以太網(wǎng)的船用雷達(dá)信號(hào)處理機(jī)，包括信息處理機(jī)構(gòu)與通信機(jī)構(gòu)，所述信息處理機(jī)構(gòu)包括依次連接的天線、雷達(dá)接收機(jī)、中放電路、A/D轉(zhuǎn)換電路及FPGA芯片；所述通信機(jī)構(gòu)包括以太網(wǎng)控制器以及PC機(jī)，以太網(wǎng)控制器通過以太網(wǎng)絡(luò)與PC機(jī)相連；所述FPGA芯片與以太網(wǎng)控制器連接。本實(shí)用新型采用FPGA代替?zhèn)鹘y(tǒng)信號(hào)處理方式，使信號(hào)處理部分大大簡(jiǎn)化，具有可靠性高、可移植性好、實(shí)時(shí)性和靈活性等優(yōu)點(diǎn)，使得整個(gè)雷達(dá)系統(tǒng)的設(shè)計(jì)更加緊湊、高效。
【專利說明】—種基于FPGA與以太網(wǎng)的船用雷達(dá)信號(hào)處理機(jī)
【技術(shù)領(lǐng)域】
[0001]本實(shí)用新型屬于雷達(dá)信號(hào)處理和顯示控制領(lǐng)域，尤其是涉及一種基于FPGA與以太網(wǎng)的船用雷達(dá)信號(hào)處理機(jī)。
【背景技術(shù)】
[0002]目前國(guó)內(nèi)外船用雷達(dá)信號(hào)處理部分由諸多子電路構(gòu)成，主要包括CPU控制部分、視頻信號(hào)放大部分、信號(hào)處理與控制部分、圖形顯示與控制部分。其信號(hào)處理電路設(shè)計(jì)比較復(fù)雜，主要由單片機(jī)和相關(guān)外圍電路構(gòu)成，這在一定程度上影響了整個(gè)信號(hào)處理模塊的處理速度和控制精準(zhǔn)度。在信號(hào)處理專用芯片、通用CPU和微處理器高速發(fā)展的今天，傳統(tǒng)雷達(dá)信號(hào)處理器件顯然不是最佳選擇，其處理速度和控制精準(zhǔn)度都不能達(dá)到最優(yōu)化。
[0003]近年來，F(xiàn)PGA在雷達(dá)信號(hào)處理領(lǐng)域的應(yīng)用越來越廣泛。FPGA (Field —Programmable Gate Array),即現(xiàn)場(chǎng)可編程門陣列，它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)。FPGA具有運(yùn)行速度快，容易實(shí)現(xiàn)大規(guī)模系統(tǒng)，內(nèi)部程序并行運(yùn)行，接口控制靈活等優(yōu)點(diǎn)。FPGA作為雷達(dá)信號(hào)處理機(jī)核心，必須將處理后的回波信號(hào)傳送至顯示終端進(jìn)行顯示，這就需要顯示終端與FPGA之間具有高速的數(shù)據(jù)通信能力，并且要求能夠通過PC機(jī)通過FPGA控制雷達(dá)信號(hào)處理機(jī)。
[0004]但目前傳統(tǒng)的PC機(jī)與FPGA通信方式多為串口通信和USB通信，串口通信具有傳輸數(shù)據(jù)率低的缺點(diǎn)，USB通信則在遠(yuǎn)距離傳輸時(shí)誤碼率較高。由于雷達(dá)回波數(shù)據(jù)到顯示終端一般有較長(zhǎng)的距離，且回波信號(hào)數(shù)據(jù)量較大，這使得串口通信和USB通信作為雷達(dá)信號(hào)處理機(jī)與顯示模塊的通信接口時(shí)效果較差，不能滿足實(shí)時(shí)傳輸需求。

【發(fā)明內(nèi)容】

[0005]為解決上述問題，本實(shí)用新型公開了一種基于FPGA與以太網(wǎng)的船用雷達(dá)信號(hào)處理機(jī)，大大簡(jiǎn)化了信號(hào)處理系統(tǒng)的結(jié)構(gòu)，提高了傳輸速率，降低信號(hào)的傳輸誤碼率，實(shí)現(xiàn)了數(shù)據(jù)的實(shí)時(shí)、高效傳輸。
[0006]為了達(dá)到以上目的，本實(shí)用新型提供如下技術(shù)方案:
[0007]—種基于FPGA與以太網(wǎng)的船用雷達(dá)信號(hào)處理機(jī),包括信息處理機(jī)構(gòu)與通信機(jī)構(gòu)，所述信息處理機(jī)構(gòu)包括依次連接的天線、雷達(dá)接收機(jī)、中放電路、A/D轉(zhuǎn)換電路及FPGA芯片；所述通信機(jī)構(gòu)包括以太網(wǎng)控制器以及PC機(jī)，以太網(wǎng)控制器通過以太網(wǎng)絡(luò)與PC機(jī)相連；所述FPGA芯片與以太網(wǎng)控制器連接；天線接收到的回波信號(hào)經(jīng)雷達(dá)接收機(jī)、中放電路和A/D轉(zhuǎn)換電路后進(jìn)入到FPGA芯片，F(xiàn)PGA芯片對(duì)雷達(dá)回波信號(hào)進(jìn)行處理后，將處理后的數(shù)據(jù)經(jīng)以太網(wǎng)控制器、以太網(wǎng)絡(luò)傳輸?shù)絇C機(jī)進(jìn)行顯示。
[0008]作為本實(shí)用新型的一種優(yōu)選方案，所述FPGA芯片型號(hào)為EP4CE15F17C8。該芯片處理速度高、成本低廉，I/o接口豐富，能夠有效提高雷達(dá)信號(hào)處理機(jī)性能，調(diào)試也非常方便。[0009]作為本實(shí)用新型的一種優(yōu)選方案，所述以太網(wǎng)控制器型號(hào)為ENC28J60。該芯片接口簡(jiǎn)單，管腳數(shù)量少，性能穩(wěn)定，傳輸速度高，足以滿足船用雷達(dá)信號(hào)處理機(jī)數(shù)據(jù)傳輸需求。
[0010]與現(xiàn)有技術(shù)相比，本實(shí)用新型具有如下優(yōu)點(diǎn)和有益效果:
[0011]1.采用FPGA代替?zhèn)鹘y(tǒng)信號(hào)處理方式，使信號(hào)處理部分大大簡(jiǎn)化，具有可靠性高、可移植性好、實(shí)時(shí)性和靈活性等優(yōu)點(diǎn)，以FPGA作為整個(gè)雷達(dá)系統(tǒng)的主控芯片也使得整個(gè)雷達(dá)系統(tǒng)的設(shè)計(jì)更加緊湊、高效。
[0012]2.采用以太網(wǎng)通信代替?zhèn)鹘y(tǒng)的串口或USB通信模式，傳輸速率快、延時(shí)小、長(zhǎng)距離傳輸誤碼率低、組網(wǎng)靈活和易擴(kuò)展等優(yōu)點(diǎn)，能夠克服串口通信和USB通信中存在的缺點(diǎn)，統(tǒng)控制靈活簡(jiǎn)單、可視化強(qiáng)、開發(fā)成本低。
【專利附圖】

【附圖說明】
[0013]圖1為基于FPGA與以太網(wǎng)的船用雷達(dá)信號(hào)處理機(jī)的結(jié)構(gòu)原理示意圖；
[0014]圖2為FPGA芯片與以太網(wǎng)控制器的連接示意圖。
【具體實(shí)施方式】
[0015]下面結(jié)合附圖和【具體實(shí)施方式】，進(jìn)一步闡明本實(shí)用新型，應(yīng)理解下述【具體實(shí)施方式】?jī)H用于說明本實(shí)用新型而不用于限制本實(shí)用新型的范圍。
[0016]如圖1所示的基于FPGA與以太網(wǎng)的船用雷達(dá)信號(hào)處理機(jī)，包括信息處理機(jī)構(gòu)與通信機(jī)構(gòu)，所述信息處理機(jī)構(gòu)包括天線、雷達(dá)接收機(jī)、中放電路、A/D轉(zhuǎn)換電路及FPGA芯片；所述通信機(jī)構(gòu)包括以太網(wǎng)控制器以及PC機(jī)，以太網(wǎng)控制器具有以太網(wǎng)絡(luò)接口、從而通過以太網(wǎng)絡(luò)與PC機(jī)相連；FPGA芯片與以太網(wǎng)控制器連接。雷達(dá)回波信號(hào)由天線接收進(jìn)入雷達(dá)接收機(jī)，雷達(dá)接收機(jī)對(duì)回波信號(hào) 進(jìn)行變頻、濾波、放大和解調(diào)等一系列處理；雷達(dá)接收機(jī)處理后的中頻信號(hào)進(jìn)入中放板，中放板實(shí)現(xiàn)對(duì)信號(hào)的包絡(luò)檢波和放大等處理;A/D板實(shí)現(xiàn)對(duì)檢波后的信號(hào)數(shù)字化處理，便于后期處理，采樣后的回波信號(hào)進(jìn)入FPGA;FPGA主要實(shí)現(xiàn)對(duì)回波信號(hào)的處理和存儲(chǔ)、提供系統(tǒng)所需的控制信號(hào)和以太網(wǎng)通信的驅(qū)動(dòng)。FPGA驅(qū)動(dòng)以太網(wǎng)控制器通過以太網(wǎng)絡(luò)將處理后的數(shù)據(jù)傳輸至PC機(jī)，PC機(jī)接收以太網(wǎng)傳輸回來的數(shù)據(jù)并進(jìn)行顯示。此外，也可以進(jìn)一步通過PC機(jī)上的顯示器看到FPGA的工作狀態(tài)并加以控制，從而能夠控制整個(gè)雷達(dá)系統(tǒng)。
[0017]如圖2所示，F(xiàn)PGA芯片型號(hào)優(yōu)選采用EP4CE15F17C8，該芯片具有處理速度高、成本低，I/O 口豐富等特點(diǎn)，能夠有效提高雷達(dá)信號(hào)處理機(jī)性能，且方便進(jìn)行調(diào)試。以太網(wǎng)控制器型號(hào)優(yōu)選采用ENC28J60，該芯片具有接口簡(jiǎn)單，通過SPI與CPU通信，很大程度上減少了管腳的數(shù)量，便于通過FPGA控制與通信，且lOMb/s的傳輸速度足以滿足船用雷達(dá)信號(hào)處理機(jī)數(shù)據(jù)傳輸需求。EP4CE15F17C8型FPGA通過對(duì)本身I/O 口的控制達(dá)到控制ENC28J60型以太網(wǎng)控制器的目的，從而完成FPGA對(duì)以太網(wǎng)通信的驅(qū)動(dòng)工作，其中PIN_#分別對(duì)應(yīng)于FPGA管腳，二是INT中斷輸出引腳，W5E是LAN中斷喚醒輸出引腳，SO是SPI接口數(shù)據(jù)輸出引腳，SI是SPI接口數(shù)據(jù)輸入引腳，SCK是SPI接口的時(shí)鐘輸入引腳，巧是SPI接口的片選輸入引腳，低電平有效器件復(fù)位輸入。FPGA芯片的PIN_E15、PIN_E16、PIN_J12、PIN_J14、PIN_K10、PIN_L10、PIN_M1弓丨腳分別依次與以太網(wǎng)控制器的M引腳、W5T引腳、SO引腳、SI引腳、SCK引腳巧引腳、瓦砰引腳連接。
[0018]本實(shí)用新型方案所公開的技術(shù)手段不僅限于上述實(shí)施方式所公開的技術(shù)手段，還包括由以上技術(shù)特征任意組合所組成的技術(shù)方案。應(yīng)當(dāng)指出，對(duì)于本【技術(shù)領(lǐng)域】的普通技術(shù)人員來說，在不脫離本實(shí)用新型原理的前提下，還可以做出若干改進(jìn)和潤(rùn)飾，這些改進(jìn)和潤(rùn)飾也視為本實(shí)用新型的保護(hù)范圍。
【權(quán)利要求】
1.一種基于FPGA與以太網(wǎng)的船用雷達(dá)信號(hào)處理機(jī)，其特征在于:包括信息處理機(jī)構(gòu)與通信機(jī)構(gòu)，所述信息處理機(jī)構(gòu)包括依次連接的天線、雷達(dá)接收機(jī)、中放電路、A/D轉(zhuǎn)換電路及FPGA芯片；所述通信機(jī)構(gòu)包括以太網(wǎng)控制器以及PC機(jī)，以太網(wǎng)控制器通過以太網(wǎng)絡(luò)與PC機(jī)相連；所述FPGA芯片與以太網(wǎng)控制器連接；天線接收到的回波信號(hào)經(jīng)雷達(dá)接收機(jī)、中放電路和A/D轉(zhuǎn)換電路后進(jìn)入到FPGA芯片，F(xiàn)PGA芯片對(duì)雷達(dá)回波信號(hào)進(jìn)行處理后，將處理后的數(shù)據(jù)經(jīng)以太網(wǎng)控制器、以太網(wǎng)絡(luò)傳輸?shù)絇C機(jī)進(jìn)行顯示。
2.根據(jù)權(quán)利要求1所述的基于FPGA與以太網(wǎng)的船用雷達(dá)信號(hào)處理機(jī)，其特征在于:所述FPGA芯片型號(hào)為EP4CE15F17C8。
3.根據(jù)權(quán)利要求1或2所述的基于FPGA與以太網(wǎng)的船用雷達(dá)信號(hào)處理機(jī)，其特征在于:所述以太網(wǎng)控制器型號(hào)為ENC28J60。
【文檔編號(hào)】G01S7/292GK203444102SQ201320565178
【公開日】2014年2月19日 申請(qǐng)日期:2013年9月11日 優(yōu)先權(quán)日:2013年9月11日
【發(fā)明者】李鵬, 馬志強(qiáng), 葛俊祥, 魯建斌, 潘安 申請(qǐng)人:南京信息工程大學(xué)