專利名稱：模擬能譜的信號源系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及概率統(tǒng)計應(yīng)用領(lǐng)域，且特別涉及一種模擬能譜的信號源系統(tǒng)。
背景技術(shù)：
隨著原子核科學(xué)技術(shù)的發(fā)展，無論是對原子核內(nèi)部特征和規(guī)律的研究，或者是對原子核科學(xué)技術(shù)的應(yīng)用，都需要對核輻射和原子核所攜帶的信息進(jìn)行測量和分析研究。在國內(nèi)大學(xué)近代物理實驗中，教學(xué)者經(jīng)常要編排關(guān)于測量放射源核衰變能譜的實驗。高能光子與物質(zhì)相互作用方式主要有光電效應(yīng)，康普頓散射和正負(fù)電子對產(chǎn)生。即能譜中一般包含其中的一種至三種效應(yīng)成分。從用電子學(xué)模擬能譜角度，單獨模擬光電效應(yīng)的能譜較為簡單，但若加上康普頓成分就復(fù)雜了。放射性核素的衰變在時間上是隨機的，核能級的統(tǒng)計特性使衰變產(chǎn)生的射線在能量上也具有隨機性，射線和物質(zhì)相互作用所產(chǎn)生的電離，激發(fā)，光電轉(zhuǎn)換及電子倍增等過程都是隨機的。正是由于這種微觀過程的量子特性，導(dǎo)致核輻射探測器的電輸出信號具有隨機的特點，它在脈沖幅度上大小不一致。針對檢測核電子學(xué)儀器設(shè)備的需要，國內(nèi)已經(jīng)有一些隨機信號發(fā)生器裝置，利用半導(dǎo)體器件(二極管，三極管)中的散粒噪聲或電阻的熱噪聲作為真隨機信號，放大后疊加到精密脈沖信號上，模擬隨機信號在幅度上的高斯分布特征。但是，實際的核信號不是簡單的均勻隨機或高斯隨機分布，通常是非均勻隨機分布的，情況復(fù)雜。在模擬能譜方面，數(shù)字電路目前已經(jīng)可以模擬均勻偽隨機分布的脈沖信號以及由此變換的一些特殊分 布，但用硬件實現(xiàn)任意分布偽隨機信號的困難較大，因此，如何有效準(zhǔn)確的模擬能譜，這一技術(shù)問題在業(yè)內(nèi)亟待解決。

發(fā)明內(nèi)容
鑒于現(xiàn)有技術(shù)的上述問題，本發(fā)明提供了一種模擬能譜的信號源系統(tǒng)。本發(fā)明提供了一種模擬能譜的信號源系統(tǒng)，包括:晶振模塊，可編程門陣列模塊、可編程存儲器模塊、數(shù)模轉(zhuǎn)換器模塊和多道分析儀；該晶振模塊用于產(chǎn)生預(yù)設(shè)頻率的時鐘；該可編程存儲器模塊用于控制和調(diào)用可編程門陣列模塊內(nèi)部的邏輯門電路，以向該可編程門陣列模塊下 發(fā)指令；該可編程門陣列模塊用于以晶振模塊產(chǎn)生的時鐘作為輸入；并接收可編程門陣列模塊下發(fā)的指令，在模擬能譜的概率密度函數(shù)的閾值內(nèi)，生成一組信號幅度信息及與其對應(yīng)的幅度統(tǒng)計計數(shù)信息，根據(jù)模擬能譜的概率密度函數(shù)，采用差選法從該信號幅度信息中篩選出具有與該模擬能譜相同概率密度分布的信號幅度信息，輸出到數(shù)模轉(zhuǎn)換器模塊；該數(shù)模轉(zhuǎn)換器模塊，用于將該信號幅度信息轉(zhuǎn)換為與其對應(yīng)的模擬信號；該多道分析儀，用于根據(jù)該模擬信號，采集得到相應(yīng)的多道脈沖幅度的計數(shù)，以得到模擬能譜。
本發(fā)明的方案基于差選法思想，借助于可編程門陣列并行快速的優(yōu)勢，用硬件設(shè)計實現(xiàn)了模擬能譜的信號源，可使用多道分析儀等儀器等進(jìn)行直觀的模擬能譜的驗證，具有很高的應(yīng)用價值。


圖1所示為本發(fā)明的差選法的抽樣示意圖。圖2所示為本發(fā)明的差選法的幾何解釋圖。圖3所示為本發(fā)明的模擬能譜的信號源系統(tǒng)的結(jié)構(gòu)示意圖。圖4所示為本發(fā)明采用ISE平臺的結(jié)構(gòu)框圖。圖5所示為本發(fā)明的FPGA模塊內(nèi)部功能的示意圖。圖6所示為本發(fā)明中使用電腦采集到的模擬能譜的示意圖；圖7所示為實際采集的放射源能譜圖。圖8所示為本發(fā)明的信號成形電路的結(jié)構(gòu)示意圖。
具體實施例方式體現(xiàn)本發(fā)明特征與優(yōu)點的典型實施例將在以下的說明中詳細(xì)敘述。應(yīng)理解的是本發(fā)明能夠在不同的實施例上具有各種的變化，其皆不脫離本發(fā)明的范圍，且其中的說明及所附附圖在本質(zhì)上是當(dāng)作說明之用，而非用以限制本發(fā)明。本發(fā)明提供了一種模擬能譜的信號源系統(tǒng)。通過該系統(tǒng)，能夠模擬輸出各種真實能譜的信號源，并能夠使用·多道分析儀等儀器對模擬的信號源進(jìn)行信號采集驗證，使得該模擬的信號源的輸出可以與實際的信號源相接近，具體效果是使得信號幅度統(tǒng)計分布對應(yīng)于實際的信號分布。本發(fā)明的模擬能譜信號源的方法采用的是差選法(也叫剔除法)，差選法的原理是:首先產(chǎn)生均勻分布的隨機數(shù)，然后以需要模擬的能譜信號源的概率密度函數(shù)(或與其相關(guān)的概率密度函數(shù))作為判斷條件，剔除不符合這一條件的隨機數(shù)，則剩下的隨機數(shù)就是滿足指定概率分布的。對于分布在有限區(qū)間[a，b]上，已知概率密度函數(shù)y=f (X)的概率分布，可采用差選法產(chǎn)生該概率分布的隨機數(shù)。設(shè)模擬能譜信號源的隨機變量X的取值區(qū)間為X G [a, b],其概率密度函數(shù)f (X)有界，即令:max {f (X) a ^ x ^ b} =c, min {f (x) | a ^ x ^ b} =O0差選法的抽樣步驟如下:31、隨機抽取1'1、1'2 ；ri G U
, r2 G U
；S2、產(chǎn)生[a, b]區(qū)間內(nèi)均勻分布的隨機數(shù)x:x= (b_a);產(chǎn)生
區(qū)間內(nèi)均勻分布的隨機數(shù)y:y=c*r2 ；S3、當(dāng)y < f (X)時,接受X為所需的隨機數(shù)。否則,返回到第一步重新抽取一對
(X，y)。抽樣的示意圖如圖1所示，其幾何解釋如圖2所示。如圖2所示的二維圖上,隨機選取位于矩形abef內(nèi)的點，如(x2, y2);并進(jìn)一步篩選出位于曲線f (X)下的點，如h (Xl，yi)，篩選出的該點在上述抽樣步驟的基礎(chǔ)上將服從概率密度為f(x)的分布。
以上介紹的是一般差選法的大致原理。在實際的應(yīng)用中，尤其是對于硬件實現(xiàn)來說，具有一定的復(fù)雜度:一方面需要模擬的能譜可能較難生成概率密度函數(shù)的，另一方面即使生成概率密度函數(shù)，但函數(shù)中難免會有乘除甚至冪指數(shù)等運算，這些都會增加硬件實現(xiàn)的復(fù)雜度?；谏鲜黾夹g(shù)困難，在實現(xiàn)本發(fā)明的模擬能譜的信號源系統(tǒng)中，采用了 VHDL(Very-High-Speed Integrated Circuit HardwareDescription Language,超高速集成電路)語言實現(xiàn)上述的差選法，在用VHDL語言描述中，避開直接對概率密度函數(shù)的描述，實現(xiàn)等價的歸一化，并使用相應(yīng)的硬件實現(xiàn)該方案。本發(fā)明的模擬能譜的信號源系統(tǒng)的結(jié)構(gòu)示意圖參見圖3所示，包括PROM(Programmable Read-Only Memory,可編程只讀存儲器)模塊I,電源模塊2、晶振模塊3、FPGA模塊4、DAC模塊(Digital to analog converter，數(shù)字模擬轉(zhuǎn)換器)5和多道分析儀6(或示波器)。該晶振模塊3用于產(chǎn)生時鐘；該PROM模塊I用于控制和調(diào)用FPGA模塊4內(nèi)部的邏輯門電路，以向該FPGA模塊4下發(fā)指令。本案在FPGA模塊4中產(chǎn)生兩個相互無相干的均勻隨機源:序列A和序列B，其為偽隨機數(shù)序列。通過開發(fā)FPGA模塊4中的RAM單元41(random access memory,隨機存儲器)實現(xiàn)上述功能，RAM單元41可以存儲需要模擬的能 譜信息，存儲的具體信息是512個地址(0 511)，每個地址對應(yīng)一個幅度統(tǒng)計計數(shù)。通過基于RAM單元41的查表方式可以起到簡化電路設(shè)計，提高電路處理速率和穩(wěn)定性的作用。本案中的FPGA模塊4可以采用ISE平臺，參見圖4所示為ISE平臺的結(jié)構(gòu)框圖，RAM單元41在有源晶振時鐘的節(jié)拍下，通過基于RAM的查表方式進(jìn)行工作，能譜信息由道址(ADDRA)和計數(shù)(DOUTA)兩維信息描述。每一個ADDRA地址對應(yīng)一個DOUTA的數(shù)據(jù)(其為二進(jìn)制的數(shù)字信號)。例如一個共有512個地址的能譜信息有0到511 (即29)范圍的共512個數(shù)，可以對應(yīng)512個DOUTA值。將能譜信息載入到FPGA模塊4的RAM單元41中，然后在FPGA模塊4中產(chǎn)生兩組不相干的等長度序列A (代表道址，范圍大于等于道址ADDRA的范圍)和序列B (代表計數(shù)，范圍大于等于計數(shù)DOUTA的范圍)。定義變量i小于512，可以分別在序列A和B中得到A[i]和B[i]。根據(jù)道址A[i]從預(yù)先載入的能譜中得到其閾值C。如果B[i]小于C，就把A[i]輸出至DAC模塊5作為下一個脈沖的幅度值，經(jīng)該DAC模塊5進(jìn)行數(shù)模轉(zhuǎn)換。通過上述的方案，使得DAC模塊5輸出的信號具有了和能譜一樣的概率密度分布。A[i]作為信號幅度的道址信息輸出到DAC模塊5，轉(zhuǎn)換成具有預(yù)期幅度和形狀的模擬信號，然后將該模擬信號輸入至多道分析儀，進(jìn)行多道脈沖幅度分析的計數(shù)，由此得到模擬能譜。其中FPGA模塊4內(nèi)部的VHDL語言單元的示意圖如圖5所示，其中的aRand表示序列A[i]，bRand表示序列B[i]，根據(jù)RAM單元41中存儲的能譜信息，使用VHDL實現(xiàn)的差選法對序列進(jìn)行篩選。使用VHDL實現(xiàn)的差選法的部分源代碼如下:(狀態(tài)機一部分)when'OlO"=)------------定義 010 狀態(tài)dac_req〈=’I’ ；------------觸發(fā)信號賦值if douta>bRand then -----------比較大小(如上述的 C>B [i])putout〈=aRand;-----------輸出賦值(如上述的A[i]被輸出)
else------------否則putout〈="000000000";------------讓輸出為 0，即不輸出state〈="011";------------狀態(tài)機語句dac_req〈=’ 0’ ;------------觸發(fā)信號賦值state〈=〃000〃 ；------------狀態(tài)機語句FPGA模塊4輸出的數(shù)字信號通過DAC模塊5轉(zhuǎn)換后可以實現(xiàn)數(shù)字信號向模擬信號的轉(zhuǎn)換。具體轉(zhuǎn)換過程是:在FPGA模塊中，輸入給DAC模塊5的信號是一組12位的二進(jìn)制數(shù)字信號(即差選法篩選后的輸出)，如011001100100等。然后FPGA模塊4控制DAC模塊5輸出與該數(shù)字信號相對應(yīng)的模擬信號。經(jīng)DAC模塊5轉(zhuǎn)換的模擬信號，多道分析儀6進(jìn)行采集以得到多道脈沖幅度的計數(shù)，由此得到模擬能譜。本案中以241Am放射源為例，采用本案的模擬能譜的信號源系統(tǒng)，通過多道分析儀的采集到的模擬能譜如圖6所示，該能譜圖的橫坐標(biāo)為能量(channel):能量道址(信號幅度最大值5V，對應(yīng)分道512，即每一道對應(yīng)信號電壓幅度是5/512V，累積到最大值5V)，縱坐標(biāo)為計數(shù)。參見圖7所示為實際信號源的能譜，即241Am放射源的能譜，通過圖6和圖7的對比可以看出:用此本發(fā)明的方案模擬出的能譜圖可以很好的還原真實的能譜情況，在一定情況下可以起到替代真實放射源的功能。本發(fā)明的技術(shù)方案的優(yōu)點是可以更真實的模擬替代不同放射源信號，不止局限于模擬單光電效應(yīng)情況的放射源能譜，例如康普頓成分，光電效應(yīng)成分等都可以在該系統(tǒng)中產(chǎn)生。此外，對于任意的隨機源分布，都可以通過本案的技術(shù)方案實現(xiàn)。需要說明的是，差選法也存在一些不足之處，采用差選法從原理上對于每個試驗點需要產(chǎn)生兩個不相干的均勻分布的隨機數(shù)，而且許多點還將要被剔除掉，所以產(chǎn)生隨機數(shù)的效率較低，尤其是當(dāng)概率密度函數(shù)上方的矩陣區(qū)域部分相對面積較大時，被剔除的概率較大，效率將更低。對于該技術(shù)問題，本發(fā)明采用的相應(yīng)方案是采用大頻率的晶振(如頻率為IOOMHz或以上)作為FPGA模塊的時鐘輸入，從而削減或消除采樣效率低的不足的問題。本發(fā)明的該系統(tǒng)所輸出的具有信號幅度任意分布的波形，可以在DAC模塊5之后加上信號成形電路，使其波形參數(shù)符合進(jìn)行核脈沖的波形參數(shù)，參見圖8所示為本案的一種信號成形電路的示意圖，以波形的上升沿為0時刻:對RC回路有:
權(quán)利要求
1.一種模擬能譜的信號源系統(tǒng)，其特征在于，包括:晶振模塊，可編程門陣列模塊、可編程存儲器模塊、數(shù)模轉(zhuǎn)換器模塊和多道分析儀； 該晶振模塊用于產(chǎn)生預(yù)設(shè)頻率的時鐘； 該可編程存儲器模塊用于控制和調(diào)用可編程門陣列模塊內(nèi)部的邏輯門電路，以向該可編程門陣列模塊下發(fā)指令； 該可編程門陣列模塊用于以晶振模塊產(chǎn)生的時鐘作為輸入；并接收可編程門陣列模塊下發(fā)的指令，在模擬能譜的概率密度函數(shù)的閾值內(nèi)，生成一組信號幅度信息及與其對應(yīng)的幅度統(tǒng)計計數(shù)信息，根據(jù)模擬能譜的概率密度函數(shù)，采用差選法從該信號幅度信息中篩選出具有與該模擬能譜相同概率密度分布的信號幅度信息，輸出到數(shù)模轉(zhuǎn)換器模塊； 該數(shù)模轉(zhuǎn)換器模塊，用于將該信號幅度信息轉(zhuǎn)換為與其對應(yīng)的模擬信號； 該多道分析儀，用于根據(jù)該模擬信號，采集得到相應(yīng)的多道脈沖幅度的計數(shù)，以得到模擬能譜。
2.根據(jù)權(quán)利要求1所述的模擬能譜的信號源系統(tǒng)，其特征在于，所述可編程門陣列模塊包括隨機存儲器，該信號幅度信息為道址信息，該隨機存儲器中存儲有模擬能譜的道址信息，及與該道址信息對應(yīng)的模擬能譜的幅度統(tǒng)計計數(shù)；該可編程門陣列模塊采用隨機存儲器查表的方式，獲取模擬能譜的道址信息和幅度統(tǒng)計計數(shù)信息。
3.根據(jù)權(quán)利要求1所述的模擬能譜的信號源系統(tǒng)，其特征在于，所述信號幅度信息與所述幅度統(tǒng)計計數(shù)信息為不相干的均勻隨機序列。
4.根據(jù)權(quán)利要求2所述的模擬能譜的信號源系統(tǒng)，其特征在于，該可編程門陣列模塊根據(jù)模擬能譜的閾值進(jìn)行篩選，如果一道址信息對應(yīng)的幅度統(tǒng)計計數(shù)小于模擬能譜的閾值，則將該道址信息輸出至數(shù)模轉(zhuǎn)換器模塊。
5.根據(jù)權(quán)利要求1所述的模擬能譜的信號源系統(tǒng)，其特征在于，所述時鐘的頻率大于IOOMHz。
6.根據(jù)權(quán)利要求1所述的模擬能譜的信號源系統(tǒng)，其特征在于，還包括信號成形電路，用于對數(shù)模轉(zhuǎn)換器模塊產(chǎn)生的信號的波形進(jìn)行調(diào)節(jié)，使其波形參數(shù)與核脈沖的波形參數(shù)相符合，其中該核脈沖的波形參數(shù)為衰減時間。
全文摘要
本發(fā)明公開了一種模擬能譜的信號源系統(tǒng)，包括晶振模塊，F(xiàn)PGA模塊、PROM模塊、DAC模塊和多道分析儀；該PROM模塊用于控制和調(diào)用FPGA模塊內(nèi)部的邏輯門電路，以向該FPGA模塊下發(fā)指令；該FPGA模塊接收PROM模塊下發(fā)的指令，在模擬能譜的概率密度函數(shù)的閾值內(nèi)，生成一組信號幅度信息及與其對應(yīng)的幅度統(tǒng)計計數(shù)信息，根據(jù)模擬能譜的概率密度函數(shù)，采用差選法從該信號幅度信息中篩選出具有與該模擬能譜相同概率密度分布的信號幅度信息，輸出到數(shù)模轉(zhuǎn)換器模塊；該DAC模塊，用于將該信號幅度信息轉(zhuǎn)換為與其對應(yīng)的模擬信號；該多道分析儀根據(jù)該模擬信號，采集得到相應(yīng)的多道脈沖幅度的計數(shù)，以得到模擬能譜。
文檔編號G01T1/36GK103235863SQ201310173190
公開日2013年8月7日 申請日期2013年5月10日 優(yōu)先權(quán)日2013年5月10日
發(fā)明者周旭, 劉聰展, 張翼飛 申請人:中國科學(xué)院高能物理研究所