專利名稱：用于測量芯片到芯片載體連接的測量裝置和方法
技術(shù)領(lǐng)域：
各種實施例通常地涉及用于測量芯片到芯片載體連接的測量裝置和方法。
背景技術(shù)：
不能容易地利用傳統(tǒng)的X射線、自動測試設(shè)備ATE測試和現(xiàn)有的無矢量測試測量裝置來檢測在電連接中的缺陷，例如在引線框架和接合導線之間的有故障的連接。用于有故障的電連接的X射線檢測系統(tǒng)遭受低檢測能力和非常緩慢的吞吐量。因此很多有故障的連接仍然未被識別，并且進而僅僅電連接的選樣能夠得到測試。X射線檢測系統(tǒng)主要地被用于簡單的導線接合封裝并且測試是基于電連接的隨機采樣。對于例如QFP80和以上的高引腳數(shù)量封裝，X射線檢查是越來越復(fù)雜的和昂貴的。當前的ATE測試系統(tǒng)不能檢測“接近短路”導線。“接近短路”導線可以指可以并 非相互直接物理接觸然而可以相互非常緊鄰的導線。相互過于靠近的“接近短路”導線還可以引起電氣失效，即使它們并非物理地相互接觸。在互連中的異常的實例包括接近短路導線、接近短路引線、豎直移位導線、豎直下垂導線、蜿蜒(sweep)導線和水平移位導線。利用當前的測試方法，使用獨立電氣測試的、這種異常的檢測是不可能的。

發(fā)明內(nèi)容
各種實施例提供一種測量裝置，該測量裝置包括被配置為經(jīng)由芯片連接和芯片載體連接中的至少一個向芯片提供電力的電源；被配置為接收芯片布置的芯片布置接收部分，該芯片布置包括芯片和多個芯片到芯片載體連接；檢測部分，該檢測部分包括板；被耦合到板并且被配置為檢測來自板的電信號的檢測電路；其中該板被配置成使得它覆蓋芯片布置的至少一個部分；并且其中至少一個芯片載體連接與該板電連接。


在附圖中，類似的附圖標記通常地貫穿不同視圖指代相同的部分。附圖未必按照比例，相反通常地重點在于示意本發(fā)明的原理。在以下說明中，參考以下附圖描述了本發(fā)明的各種實施例，其中
圖1A、1B、1C和ID示出根據(jù)一個實施例的測量裝置；
圖2A、2B和2C示出根據(jù)實施例的測量裝置；
圖3示出根據(jù)一個實施例的測量裝置；
圖4示出根據(jù)一個實施例的測量裝置；
圖5示出根據(jù)一個實施例的測量裝置；
圖6示出根據(jù)一個實施例的測量裝置；
圖7A和7B示出在根據(jù)一個實施例的測量裝置中使用通過接地而實現(xiàn)的保護的代表性電容的等效電路；
圖8A示出在根據(jù)一個實施例的測量裝置中使用通過連接到地而實現(xiàn)的保護的代表性電容的等效電路；
圖SB示出在根據(jù)一個實施例的測量裝置中使用通過連接到板而實現(xiàn)的保護的代表性電容的等效電路；
圖9A和9B示出在被測量裝置中的X射線檢測故障；
圖9C示出使用根據(jù)一個實施例的測量裝置的測量；
圖10示出使用根據(jù)一個實施例的測量裝置來測量芯片到芯片連接的方法；
圖11示出被配置為執(zhí)行用于測量芯片到芯片載體連接的指令的計算機布置。
具體實施方式

以下詳細說明參考通過示意方式示出其中可以實踐本發(fā)明的具體細節(jié)和實施例的附圖。在這里使用單詞“示例性”以意味著“用作一個實例、示例或者示意”。在這里被描述成“示例性”的任何實施例或者設(shè)計并不是必要地被理解成相對于其它實施例或者設(shè)計是優(yōu)選的或者有利的。無矢量測試，例如源自Agilent^Technologies的VTEP (無矢量測試增強性能)技術(shù)，被用于印刷電路板組件PCBA過程。現(xiàn)有的無矢量測試具有對于檢測小的異常而言不夠高的檢測能力，并且因此能夠主要地檢測大的缺陷，例如在印刷電路板中的缺陷性焊點，例如在印刷電路板中的明顯開路，例如在引線框架中的大的豎直引線移位。然而，不能以足夠的敏感性檢測更小的異常、接近短路導線、接近短路引線、豎直移位導線、豎直下垂導線、蜿蜒導線和水平移位導線。圖IA示出根據(jù)一個實施例的測量裝置100。測量裝置100可以包括被配置為經(jīng)由芯片連接106和芯片載體連接108中的至少一個向芯片(還可以被稱作裸片)104提供電力例如電信號例如AC源信號的電源102，例如AC信號源；被配置為接收芯片布置114的芯片布置接收部分112，芯片布置114例如被測裝置包括芯片104和經(jīng)由一個或者多個芯片到芯片載體連接118而被連接到芯片104的芯片載體116 ;檢測部分122，該檢測部分包括被配置為覆蓋芯片布置114的至少一個部分的板124和被耦合到板124并且被配置為檢測來自板122的電信號的檢測電路126。在圖IB的示意110中示出包括檢測電路126的檢測部分122。芯片104可以包括半導體芯片，例如硅芯片，例如微控制器裝置。每一個芯片到芯片載體連接118可以包括經(jīng)由芯片連接106而被連接到芯片104的芯片載體連接108，例如芯片到芯片載體連接118a可以包括經(jīng)由芯片連接106a而被連接到芯片104的芯片載體連接108a，例如芯片到芯片載體連接118b可以包括經(jīng)由芯片連接106b而被連接到芯片104的芯片載體連接108b。芯片連接106可以包括接合導線。芯片連接106可以包括導電材料。芯片載體連接108可以包括部分的引線框架。芯片載體連接108可以包括引線框架管腳(finger)。芯片載體連接108可以包括引線框架引腳。芯片載體連接108可以包括導電材料。芯片載體連接108可以包括以下芯片載體連接組中的一個或者多個的至少一個部分，該組包括引線框架、導電跡線、在基板中的金屬跡線、導電導線、導線接合、倒裝芯片凸起、硅直通孔TSV、模具直通孔TMV、芯片封裝互連。芯片載體連接108可以包括以下芯片載體連接組中的一個或者多個的至少一個部分，該組包括引線框架、導電跡線、在基板中的金屬跡線、導電導線、導線接合、倒裝芯片凸起、硅直通孔TSV、模具直通孔TMV、芯片封裝互連。芯片布置114可以包括多個芯片載體連接108、108a、108b，例如形成引線框架的一個部分的多個引線框架管腳。例如144-引腳引線框架外罩可以包括144個引線框架管腳。芯片布置114可以包括芯片104和多個芯片到芯片載體連接118、118a、118b、118c。測量裝置100可以被配置為確定該多個芯片到芯片載體連接118、118a、118b、118c中的每一個的狀態(tài)。測量裝置100可以被配置為測量在包圍芯片到芯片載體連接118的區(qū)域中誘導的電容值。芯片到芯片載體連接118的電容值的偏差可以指示在芯片連接106和形成芯片到芯片載體連接118的芯片載體連接108之間的不良質(zhì)量。芯片到芯片載體連接118的電容值的偏差可以指示芯片連接106的異常，例如蜿蜒，例如豎直下垂。芯片到芯片載體連接118的電容值的偏差可以指示芯片載體連接108的異常，例如彎曲。芯片載體116可以包括印刷電路板。電源102可以包括AC電源。如在圖IB中所示，測量裝置100的檢測部分122可以包括與板124電連接的緩沖 器組件128，例如低噪聲緩沖器組件。檢測部分122可以包括掃描器134、濾波器136和增益放大器138。緩沖器組件128可以與掃描器134電連接。掃描器134可以與濾波器136電連接。濾波器136可以與增益放大器138電連接。增益放大器138可以與檢測電路126電連接。檢測電路126可以包括基于數(shù)字信號處理DSP的AC檢測器。測量裝置100的檢測部分122可以包括用于從板124選擇電信號的復(fù)用器電路132。復(fù)用器電路132可以與板124電連接。檢測電路126可以與復(fù)用器電路132電連接。測量裝置100的檢測部分122可以進一步包括用于處理由檢測電路126檢測的一個或者多個電信號的處理電路。如在圖ID的示意120中所示，板124可以被電連接到放大器板152，例如Agilent VTEP AMP板。放大器板152可以在板124上直接地或者間接地形成。板124可以經(jīng)由信號引腳154和接地引腳156而被電連接到檢測電路126。板124可以經(jīng)由信號引腳154和接地引腳156而被電連接到放大器板。放大器板152可以被電連接到檢測電路126。放大器板152可以被配置為放大由板124感測的信號。芯片布置114可以包括圖IC所示芯片封裝模塊182。芯片封裝模塊182可以包括芯片104和芯片到芯片載體連接118的至少一個部分和芯片外罩184例如成型材料，其中芯片104和芯片到芯片載體連接118的至少一個部分可以被成型材料184保持，例如模制。芯片封裝模塊182可以包括至少一個部分的芯片104、芯片連接106、芯片載體連接108和芯片外罩184例如成型材料，其中至少一個部分的芯片104、芯片連接106和芯片載體連接108可以被成型材料184保持，例如模制。板124可以包括探針板傳感器。板124可以被配置為覆蓋芯片布置114的至少一個部分。板124可以被配置成使得它覆蓋芯片布置114,例如板124可以覆蓋芯片104和該多個芯片到芯片載體連接118、118a、118b中的至少一個。板124可以被布置于芯片布置114的至少一個部分上方，例如板124可以被配置成使得它處于在芯片布置114上方的預(yù)定距離d，例如板124可以被以預(yù)定距離d從芯片布置114分離。板124可以包括被盡可能靠近芯片布置114地布置的彈簧加載板。板124可以被以范圍從大約0. 5mm到大約20mm,例如從大約0. 6mm到大約IOmm,例如從大約0. 7mm到大約3mm的預(yù)定距離d從芯片布置114分離。板124可以被盡可能靠近芯片布置114地放置，這允許芯片布置114的至少一個部分例如被測裝置DUT被改變，例如被移除并且被進一步的被測裝置DUT替代。板124可以被配置為覆蓋芯片封裝模塊182的至少一個部分。板124可以被以范圍從大約0. 5mm到大約20mm,例如從大約0. 6mm到大約IOmm,例如從大約0. 7mm到大約3mm的預(yù)定距離d從芯片封裝模塊182分離。板124可以被盡可能靠近芯片封裝模塊182地放置，這允許芯片封裝模塊182例如被測裝置DUT被改變，例如被移除并且被進一步的芯片封裝模塊182被測裝置DUT替代?？梢愿鶕?jù)以下尺寸描述芯片封裝模塊182。芯片封裝模塊182可以具有代表從芯片封裝模塊182的頂側(cè)到芯片封裝模塊182的底側(cè)的距離的高度h。芯片封裝模塊182可以具有寬度Wk和長度L，其中寬度和長度L垂直于高度h0在芯片封裝模塊182的芯片外罩184的第一側(cè)上形成的引線框架管腳例如108a的遠側(cè)頂端到在芯片外罩184的第二側(cè)上形成的引線框架管腳例如108的遠側(cè)頂端之間的距離，可以由引線到引線寬度Wh代表，其中第二側(cè)在芯片外罩184的與第一側(cè)相對的一側(cè)上形成。Wk可以垂直于高度h。在芯片封裝模塊182的芯片外罩184的第一側(cè)和芯片封裝模塊182的芯片外罩184的第二側(cè)之間的距離，可以由集成電路本體寬度Wb代表，其中第二側(cè)在芯片外罩184的與第一側(cè)相對的一側(cè)上形成。Wb可以垂直于高度h。
芯片封裝模塊182的芯片外罩184可以具有截面面積WbXL,這可以包括芯片外罩184的頂側(cè)的截面面積。截面面積WbXL可以包括芯片外罩184的底側(cè)的截面面積。芯片封裝模塊182可以具有延伸截面面積W^X L，這可以包括芯片封裝模塊182的頂側(cè)的延伸截面面積。延伸截面面積W^XL可以包括芯片封裝模塊182的底側(cè)的延伸截面面積。芯片104可以具有寬度Wc和長度Lc (未示出)，其中Wc和Lc可以垂直于芯片104
的厚度。芯片104可以具有芯片截面面積WcXLc，這可以包括芯片104的頂側(cè)的截面面積。截面面積WeXLe可以包括芯片104的底側(cè)的截面面積。板124可以具有代表從板124的頂側(cè)到板124的底側(cè)的距離的厚度t。板124可以具有寬度Wp和長度LP，其中Wp和Lp可以垂直于厚度t。板124可以具有板截面面積WpXLp,這可以包括板124的頂側(cè)的截面面積。截面面積WpXLp可以包括板124的底側(cè)的截面面積。板截面面積可以等于或者小于芯片封裝模塊182的延伸截面面積。板截面面積可以等于或者小于芯片封裝模塊182的延伸截面面積，并且大于芯片截面面積。板截面面積可以等于或者小于芯片封裝模塊182的截面面積。板截面面積可以等于或者小于芯片封裝模塊182的截面面積，并且大于芯片截面面積。
板124的寬度Wp可以等于或者小于芯片封裝模塊182的寬度W^。板124的寬度Wp可以等于或者小于芯片封裝模塊182的寬度Wn，并且大于芯片104的寬度Wc。板124的寬度Wp可以等于或者小于芯片封裝模塊182的寬度WB。例如，對于10_X IOmm芯片封裝模塊182,即WB=10mm、L=IOmm,板124可以是10mmX IOmm 板，即 WP=10mm、Tt=1 Omnin例如，對于10_X IOmm芯片封裝模塊182,即WB=10mm、L=IOmm,板124可以是9mm X 9mm 板，即 WP=9mm、LP=9mm。板124的寬度Wp可以等于或者小于芯片封裝模塊182的寬度WB，并且大于芯片104的寬度Wc。
板124的長度Lp可以等于或者小于芯片封裝模塊182的長度L。板124的長度Lp可以等于或者小于芯片封裝模塊182的長度L，并且大于芯片104的寬度Wc。板124的長度Lp和板124的寬度Wp中的至少一個可以等于或者小于芯片封裝模塊182的長度L以及寬度Wk和寬度Wb中的至少一個。可以根據(jù)芯片布置114的尺寸選擇板124的尺寸?？梢愿鶕?jù)芯片封裝模塊182的尺寸選擇板124的尺寸。可以根據(jù)芯片104的尺寸選擇板124的尺寸?？梢愿鶕?jù)芯片104和芯片到芯片載體連接118的尺寸選擇板124的尺寸。板124的寬度Wp可以范圍從大約0. 5mm到大約40mm,例如從大約IOmm到大約3mm,例如大約15mm到大約25mm。板124的長度Lp可以范圍從大約0. 5mm到大約40mm,例如從大約IOmm到大約3mm,例如大約15mm到大約25mm。板124可以包括矩形板。板124可以包括導電材料。板124可以包括多層導電材料。板124可以包括以下材料組中的一種或者多種材料,該組包括Au、Cu、Ag、Al、Ti、Fe、Ni、黃銅和鋼例如 V2A 鋼、NiP、CuAu, CuAg, CuNi。電源102可以被配置為經(jīng)由第一芯片連接106和第一芯片載體連接108中的至少一個向芯片104提供電力例如AC電力例如AC源信號，例如可以經(jīng)由到芯片104的引線框架引腳將AC電力供應(yīng)到引線框架管腳。所提供的AC信號可以范圍在大約-0.55V到大約+0. 55V之間，例如在大約-0. 4V到大約+0. 4V之間，例如在大約-0. 25V到大約+0. 25V之間。AC信號不應(yīng)該延伸至低于-0. 55V和高于+0. 55V以避免電流流過裝置輸入二極管。板124可以被配置為感測來自由板142覆蓋的芯片布置114的至少一個部分的電容性信號。電容性信號可以包括來自一組信號中的至少一個信號的貢獻，該組信號包括以下信號在芯片布置114和板124之間的電容性阻抗、在芯片104和板124之間的電容性阻抗⑶、在芯片連接106和板124之間的電容性阻抗CW、在芯片載體連接108和板124之間的電容性阻抗CL。因此，檢測部分122的檢測電路126可以被配置為檢測一組信號中的至少一個，該組信號包括以下信號在芯片布置114和板124之間的電容性阻抗、在芯片104和板124之間的電容性阻抗CD、在芯片連接106和板124之間的電容性阻抗Cw、在芯片載體連接108和板124之間的電容性阻抗Q。
電源102可以被配置為經(jīng)由第一芯片連接106和第一芯片載體連接108中的至少一個向芯片104提供電力，并且其中芯片載體116的至少一個進一步的芯片載體連接108a可以受到保護，例如被連接到地電壓。該至少一個進一步的芯片載體連接108a可以鄰近于第一芯片載體連接108。該至少一個進一步的芯片載體連接108a可以包括多個進一步的芯片載體連接108a、108b、108c。該至少一個進一步的芯片載體連接108a可以包括在芯片布置114中的所有進一步的芯片載體連接。根據(jù)下面描述的各種實施例，一種測量裝置可以包括被配置為經(jīng)由芯片連接106和芯片載體連接108中的至少一個向芯片104提供電力例如AC電力例如AC源信號的電源102 ;被配置為接收芯片布置114的芯片布置接收部分112，芯片布置114包括芯片104和經(jīng)由一個或者多個芯片到芯片載體連接118而被連接到芯片104的芯片載體116 ;檢測部分122，該檢測部分包括板124 ;被耦合到板124并且被配置為檢測來自板124的電信號 的檢測電路126 ;其中板124被配置成使得它覆蓋芯片104、芯片載體116和芯片到芯片載體連接118中的至少一個的至少一個部分；并且其中板124進一步被配置成使得芯片104、芯片載體116和芯片到芯片載體連接118中的該至少一個的至少一個部分被板124暴露。芯片104、芯片載體116和芯片到芯片載體連接118中的至少一個的至少一個部分被板124覆蓋，可以意味著芯片104、芯片載體116和芯片到芯片載體連接118中的至少一個的至少一個部分可以被與板124電接合。例如板124可以被配置為感測或者接收由芯片104、芯片載體116和芯片到芯片載體連接118中的至少一個的至少一個部分傳輸?shù)碾娦盘柪珉娙菪孕盘?。芯?04、芯片載體116和芯片到芯片載體連接118中的該至少一個的至少一個部分被板124暴露，可以意味著芯片104、芯片載體116和芯片到芯片載體連接118中的該至少一個的至少一個部分可以被與板124電分離。例如板124可以被配置成使得最小化或者防止由芯片104、芯片載體116和芯片到芯片載體連接118中的該至少一個的至少一個部分傳輸?shù)碾娦盘柪珉娙菪孕盘柕母袦y。圖2A示出根據(jù)一個實施例的測量裝置200。關(guān)于測量裝置100描述的所有特征的基本功能可應(yīng)用于測量裝置200。測量裝置100的板124被修改為板224。上面關(guān)于板124描述的特征的功能可應(yīng)用于板224。板224被配置成使得它覆蓋芯片104、芯片載體116和芯片到芯片載體連接118中的至少一個的至少一個部分；并且其中板224進一步被配置成使得芯片104、芯片載體116和芯片到芯片載體連接118中的至少一個的至少一個部分被板224暴露。板224可以被配置成使得它覆蓋一個或者多個芯片到芯片載體連接118的至少一個部分并且使得芯片104和芯片載體116的至少一個部分被板224暴露。板224可以被配置成使得它覆蓋一個或者多個芯片連接106的至少一個部分并且芯片104的至少一個部分、芯片載體116的至少一個部分和一個或者多個芯片載體連接108的至少一個部分被板224暴露。芯片布置114的一個部分可以被板224暴露,例如芯片104可以被板224暴露。板224可以被配置為覆蓋一個或者多個芯片到芯片載體連接118的至少一個部分。板224可以包括如在圖2B的示意210中所示的環(huán)板，例如其中板124例如二維矩形板的一個部分可以被移除以形成環(huán)板224。圖2B示意從板224的頂側(cè)看到的視圖。板224可以包括環(huán)板，其中板124的中心部分可以被移除以形成環(huán)板224。因為芯片布置114可以包括多個芯片到芯片連接118、118a、118b，其中包括經(jīng)由芯片連接例如106而被連接到芯片104的芯片載體連接例如108的每一個芯片到芯片連接例如118可以在芯片104處會聚，所以在覆蓋在芯片104處會聚的該多個芯片到芯片連接118、118a、118b時，環(huán)板224易于使芯片104暴露。板224的尺寸可以得到調(diào)整使得板224可以被配置為覆蓋該多個芯片到芯片連接118、118a、118b的一個或者多個芯片連接106、106a、106b，并且使一個或者多個芯片載體連接108、108a、108b和芯片104暴露。板224的尺寸可以得到調(diào)整使得板224可以被配置為覆蓋該多個芯片到芯片連接118的一個或者多個芯片載體連接108、108a、108a,并且使一個或者多個芯片連接106、106a、106b和芯片104暴露。進而，板224可以如在示意220中所示地被配置為覆蓋可能的彎曲和異常在此處發(fā)生的區(qū)域，例如裝置構(gòu)件的接合區(qū)域242，在此處異常例如彎曲和“接近短路”現(xiàn)象能夠發(fā)生。板224可以被配置為覆蓋盡可能少的芯片104。利用關(guān)于圖1A、1B和IC描述的測量裝置100的板124，由檢測部分122的檢測電 路126檢測的電容性信號可以檢測來自芯片布置114的電容性貢獻，包括在芯片104和板124之間的電容性阻抗CD、在芯片連接106和板124之間的電容性阻抗Cw和在芯片載體連接108和板124之間的電容性阻抗Cl。利用經(jīng)修改的板224，板224可以被與芯片布置114的目標區(qū)域例如特別地被與芯片連接106匹配，由此改進芯片布置114的目標區(qū)域例如芯片連接106的檢測。芯片布置114的目標區(qū)域可以包括多個芯片連接106。這有助于導線變形的競爭性檢測機制，由此最小化來自芯片布置114的非目標檢測區(qū)域的噪聲。例如可以最小化來自非目標檢測區(qū)域芯片104和芯片載體連接108的電容性信號。例如，可以最小化在芯片載體連接108和板124之間的電容性阻抗Q和在芯片104和板124之間的電容性阻抗CD。環(huán)探針板224可以包括移除了一個部分的橫向二維板。環(huán)探針板224可以包括移除了中心部分的橫向二維板。環(huán)探針板224可以包括帶有孔的橫向二維板。環(huán)探針板224可以具有被限定為如上所述的探針板124的尺寸的外環(huán)尺寸。環(huán)探針板224可以具有具有寬度Wp和長度Lp的外環(huán)尺寸，其中Wp和Lp可以垂直于探針板224的厚度t。關(guān)于探針板124描述的、關(guān)于Wp和長度Lp的尺寸描述的特征適用于環(huán)探針板224。環(huán)探針板224可以具有內(nèi)環(huán)尺寸，內(nèi)環(huán)限定被移除部分(例如孔)的面積，其中內(nèi)環(huán)可以具有寬度Wk和長度Lk。換言之，被移除部分能夠具有寬度Wk和長度Lk。換言之，被移除部分例如孔的截面面積可以是WkXLk。在板224中的被移除部分例如孔的截面面積可以等于或者小于芯片的截面面積。在板224中的被移除部分例如孔的截面面積可以大于芯片的截面面積。在板224中的被移除部分例如孔的長度Lk可以等于或者小于芯片104的長度L。。在板224中的被移除部分例如孔的寬度^可以等于或者小于芯片104的長度W。。在板224中的被移除部分例如孔的長度Lp和在板224中的被移除部分例如孔的寬度Wk中的至少一個可以等于或者小于芯片104的寬度W。和長度Lc中的至少一個。板224的寬度Wp可以范圍從大約0. 5mm到大約40mm,例如從大約IOmm到大約3mm,例如大約15mm到大約25mm。
板224的長度Lp可以范圍從大約0. 5mm到大約40mm,例如從大約IOmm到大約3mm,例如大約15mm到大約25mm。板224的寬度^可以范圍從大約0. 5mm到大約40mm,例如從大約IOmm到大約3mm,例如大約15mm到大約25mm。板224的長度1^可以范圍從大約0. 5mm到大約40mm,例如從大約IOmm到大約3mm,例如大約15mm到大約25mm。例如，對于保持3_X3_芯片104,即We=SmnK Lc=3mm的10mmX 10mm芯片封裝模塊 182,即 WB=10mm、L=IOmm,板 224 可以是 10mmX 10mm 板，即 Wp= 10mm、Lp=IOmm,并且內(nèi)環(huán)尺寸可以是 3mmX 3mm,即 WR=3mm、LR=3mm。例如，對于保持3_X3_芯片104,即We=SmnK Lc=3mm的10mmX 10mm芯片封裝模塊182,即WB=10mm、L=IOmm,板224可以是9_X9_板，即WP=9mm、LP=9mm,并且內(nèi)環(huán)尺寸可以是 2. 5mmX 2. 5mm,即 WR=2. 4mm、LR=2. 4mm。圖3示出根據(jù)一個實施例的測量裝置300。關(guān)于測量裝置100和200描述的所有特征的基本功能可應(yīng)用于測量裝置300。根據(jù)一個實施例，測量裝置300可以包括關(guān)于圖I描述的測量裝置100，進一步包括在芯片布置114和板124之間形成的頂部屏蔽板346。頂部屏蔽板346可以被配置成使得它在芯片布置114的與板124相同的一側(cè)上形成。頂部屏蔽板346可以被配置成使得它在芯片104、芯片載體116和芯片到芯片載體連接118的至少一個部分上方形成。頂部屏蔽板346可以被配置成使得它從板124屏蔽例如阻擋芯片104、芯片載體116和芯片到芯片載體連接118的至少一個部分，并且使得芯片104、芯片載體116和芯片載體連接118的至少一個部分不被頂部屏蔽板346從板124屏蔽，例如不被阻擋。例如頂部屏蔽板346可以被配置成使得它最小化或者防止由芯片104、芯片載體116和芯片到芯片載體連接118的至少一個部分傳輸?shù)碾娦盘柕竭_板124，例如與板124電接合，并且使得它 允許由芯片104、芯片載體116和芯片到芯片載體連接118的至少一個部分傳輸?shù)碾娦盘柕竭_板124。頂部屏蔽板346可以被配置成使得它從板124屏蔽例如阻擋芯片104和芯片載體連接108的至少一個部分并且使得芯片連接106不被頂部屏蔽板346從板124屏蔽。例如頂部屏蔽板346可以被配置成使得它最小化或者防止由芯片104和芯片載體連接108的至少一個部分傳輸?shù)碾娦盘柕竭_板124，并且使得它允許由芯片連接106傳輸?shù)碾娦盘柕竭_板 124。頂部屏蔽板346可以被配置成使得芯片布置114的非目標檢測區(qū)域例如芯片104和一個或者多個芯片載體連接108、108a、108b的至少一個部分被頂部屏蔽板346屏蔽，并且芯片布置114的目標檢測區(qū)域例如一個或者多個芯片連接106、106a、106b不被頂部屏蔽板346屏蔽。頂部屏蔽板346可以被配置成使得它處于在芯片布置114上方的預(yù)定距離，例如頂部屏蔽板346可以被以預(yù)定距離從芯片布置114分離并且頂部屏蔽板346可以在芯片布置114和板124之間形成。頂部屏蔽板346可以包括導電材料。頂部屏蔽板346可以包括多層導電材料。頂部屏蔽板346可以包括以下材料組中的一種或者多種材料，該組包括Au、Cu、Ag、Al、Ti、Fe、Ni、黃銅和鋼例如 V2A 鋼、NiP、CuAu, CuAg, CuNi。頂部屏蔽板346可以經(jīng)由粘結(jié)劑例如膠合劑而被聯(lián)結(jié)例如被固定到板124的一個部分。頂部屏蔽板346可以被盡可能靠近芯片布置114地放置。頂部屏蔽板346可以被以范圍從大約0. 5mm到大約20mm,例如從大約0. 6mm到大約IOmm,例如從大約0. 7mm到大約3mm的預(yù)定距離d從芯片布置114分離。頂部屏蔽板346可以受到保護，例如被電連接到地電壓。頂部屏蔽板346可以受到保護，例如被電連接到除了地電壓之外的電壓。被提供給頂部屏蔽板346的保護電壓可以范圍在大約-0. 55V到大約+0. 55V之間，例如在大約-0. 4V到大約+0. 4V之間，在大約-0. 25V到大約+0. 25V之間。AC信號不應(yīng)該延伸至低于-0. 55V和高于+0. 55V以避免電
流流過裝置輸入二極管。
頂部屏蔽板346可以使得能夠進行頂部局部屏蔽，這有助于導線變形的競爭性檢測機制，由此最小化來自芯片布置114的非目標檢測區(qū)域例如芯片104，例如來自一個或者多個芯片載體連接108、108a、108b的噪聲。例如，可以最小化在芯片載體連接108和板124之間的電容性阻抗Q和在芯片104和板124之間的電容性阻抗CD。與覆蓋芯片布置114的目標區(qū)域例如芯片連接106的板224的板區(qū)域相比在測量裝置300中的更大板區(qū)域124可以產(chǎn)生更大的目標區(qū)域信號，即Cff的更大的可測量信號。根據(jù)另一個實施例，測量裝置300的板124可以包括關(guān)于圖2的測量裝置200描述的板224。測量裝置300的板224可以包括上面關(guān)于板224描述的所有特征。圖4示出根據(jù)一個實施例的測量裝置400。關(guān)于測量裝置100和200描述的所有特征的基本功能可應(yīng)用于測量裝置400，其中測量裝置400進一步包括在芯片布置114的與探針板124相對的一側(cè)上形成的底部屏蔽板448。底部屏蔽板448可以被配置成使得它在芯片布置114的目標測量區(qū)域例如芯片連接106的與探針板124相對的一側(cè)上形成。底部屏蔽板448可以被配置成使得它在芯片布置114下面形成。底部屏蔽板448可以被配置成使得它處于在芯片布置114下面的預(yù)定距離，例如底部屏蔽板448可以被以預(yù)定距離從芯片布置114分離并且在芯片布置114的與探針板124相對的一側(cè)上形成。底部屏蔽板448可以包括導電材料。底部屏蔽板448可以包括多層導電材料。底部屏蔽板448可以包括以下材料組中的一種或者多種材料，該組包括Au、Cu、Ag、Al、Ti、Fe、Ni、黃銅和鋼例如V2A鋼、NiP、CuAu, CuAg, CuNi。底部屏蔽板448可以受到保護，例如被電連接到除了地電壓之外的電壓。被提供給底部屏蔽板448的保護電壓可以范圍在大約-0. 55V到大約+0. 55V之間，例如在大約-0. 4V到大約+0. 4V之間，例如在大約-0. 25V到大約+0. 25V之間。AC信號不應(yīng)該延伸至低于-0. 55V和高于+0. 55V以避免電流流過裝置輸入二極管。底部屏蔽板448可以使得能夠進行底部屏蔽，這有助于導線變形的競爭性檢測機制，由此最大化從芯片布置114的目標檢測區(qū)域檢測到的信號。因此，目標信號，例如來自芯片連接106的目標信號可以包括在芯片連接106和板124之間的電容性阻抗Cw和在底部屏蔽板448和芯片連接106之間的進一步的電容性阻抗CA。電容性阻抗Cw和電容性阻抗Ca的和可以由求和電容性阻抗Cb代表。根據(jù)另一個實施例，測量裝置400的板124可以包括關(guān)于圖2的測量裝置200描述的板224。測量裝置400的板224可以包括上面關(guān)于板224描述的所有特征。圖5示出根據(jù)一個實施例的測量裝置500。關(guān)于測量裝置100、200、300和400描述的所有特征的基本功能可應(yīng)用于測量裝置500，其中測量裝置500進一步包括上面關(guān)于測量裝置300描述的頂部屏蔽板346和上面關(guān)于測量裝置400描述的底部屏蔽板448。頂部屏蔽板346可以被配置成使得它在芯片布置114和板124之間形成并且使得芯片布置114的非目標檢測區(qū)域，例如芯片104和一個或者多個芯片載體連接108、108a、108b的至少一個部分，被頂部屏蔽板346屏蔽，并且芯片布置114的目標檢測區(qū)域例如芯片連接106不被頂部屏蔽板346屏蔽。底部屏蔽板448可以被配置成使得它在芯片布置114的目標測量區(qū)域例如芯片連接106的與探針板124相對的一側(cè)上形成。頂部屏蔽板346可以使得能夠進行頂部局部屏蔽，這有助于導線變形的競爭性檢測機制，由此最小化來自芯片布置114的非目標檢測區(qū)域的噪聲，例如最小化來自芯片104的噪聲，例如最小化來自一個或者多個芯片載體連接108、108a、108b的噪聲。例如，可以最小化在一個或者多個芯片載體連接108、108a、108b和板124之間的電容性阻抗Q和在芯 片104和板124之間的電容性阻抗CD。與覆蓋芯片布置114的目標區(qū)域例如芯片連接106的板224的板區(qū)域相比在測量裝置300中的更大的板區(qū)域124可以產(chǎn)生更大的目標區(qū)域信號，即CW的更大的可測量信號。底部屏蔽板448可以使得能夠進行底部屏蔽，這有助于導線變形的競爭性檢測機制，由此最大化從芯片布置114的目標檢測區(qū)域檢測到的信號。因此，目標信號，例如來自芯片連接106的目標信號可以包括在芯片連接106和板124之間的電容性阻抗Cw和在底部屏蔽板448和芯片連接106之間的進一步的電容性阻抗CA。電容性阻抗Cw和電容性阻抗Ca的和可以由求和電容性阻抗Cb代表。根據(jù)另一個實施例，測量裝置500的板124可以包括關(guān)于圖2的測量裝置200描述的板224。測量裝置500的板224可以包括上面關(guān)于板224描述的所有特征。圖6示出根據(jù)一個實施例的測量裝置600。關(guān)于測量裝置100描述的所有特征的基本功能可應(yīng)用于測量裝置600。測量裝置600可以包括被配置為經(jīng)由芯片連接106和芯片載體連接108中的至少一個向芯片104提供電力例如AC電力例如AC電源信號的電源102 ;被配置為接收芯片布置114的芯片布置接收部分112，芯片布置114包括芯片104和多個芯片到芯片載體連接118a、118b、118c ;檢測部分122，包括板124 ;被耦合到板124并且被配置為檢測來自板124的電信號的檢測電路126 ;其中板124被配置成使得它覆蓋芯片布置114的至少一個部分；并且其中至少一個芯片載體連接108與板124電連接。板124可以被配置成使得它覆蓋該多個芯片到芯片載體連接118、118a、118b、118c的至少一個部分，其中每一個芯片到芯片載體連接118可以包括經(jīng)由芯片連接106而被連接到芯片104的芯片載體連接108，例如每一個芯片到芯片載體連接118a可以包括經(jīng)由芯片連接106a而被連接到芯片104的芯片載體連接108a。電源102可以被配置為經(jīng)由第一芯片連接106和第一芯片載體連接108中的至少一個向芯片104提供電力例如AC電力例如AC電源信號,并且其中至少一個進一步的芯片載體連接可以被連接到板124。進一步的芯片載體連接可以鄰近第一芯片載體連接108。至少一個芯片載體連接108可以被短路連接(short circuit)到板124。至少一個芯片載體連接108可以經(jīng)由導電材料678與板124電連接。
保護至少一個芯片載體連接，例如保護鄰近于被測芯片載體連接108例如測試引腳108的芯片載體連接108a,使得被稱作“鏡像保護(mirror guarding)”的技術(shù)能夠被結(jié)合到無矢量測試中。該技術(shù)被稱為“鏡像保護”是因為它鏡像在無矢量ICT測試中使用的保護電路的等效電路。這將進一步關(guān)于圖8A和圖SB進行解釋。可以由此使得能夠檢測在兩個相鄰芯片連接106之間的耦合電容?！扮R像保護”使得能夠檢測小的互連缺陷，諸如蜿蜒導線例如水平移位和不能使用傳統(tǒng)的ATE測試或者現(xiàn)有的無矢量測試來檢測的小的導線變形。可以通過將在載體連接106附近的一個或者多個芯片載體連接108 (被測載體連接)連接到地電壓而使得能夠?qū)崿F(xiàn)如對圖IA描述的通過連接到地而實現(xiàn)的保護。在芯片布置114中的進一步的芯片載體連接108a、108b、108c可以如根據(jù)圖IA描述地被連接到地。通過連接到地而實現(xiàn)的保護最小化來自其它芯片載體連接108a、108b、108c的噪聲。這種方法被稱作ICT保護。這種方法對于檢測由于導線蜿蜒引起的耦合電容Z1-2變化而言不提供任何敏感性。在圖7A的示意700中示出在關(guān)于測量裝置100的電容性測試中的電容 的等效電路。Z1, Z2和Z3每一個可以分別地代表芯片載體連接108、108a和108b的相應(yīng)輸入阻抗。ZC1、ZC2和Zc3每一個可以分別地代表關(guān)于板124的芯片載體連接108、芯片連接106和芯片104的電容性阻抗貢獻，例如在芯片載體連接108和板124之間的電容性阻抗Q、在芯片連接106和板124之間的電容性阻抗Cw、在芯片104和板124之間的電容性阻抗CD。Zi_2、Z2_3每一個代表在芯片到芯片載體連接之間的耦合電容，例如在芯片載體連接108和108a之間的耦合電容，例如在芯片連接106和106a之間的電容耦合。2。:、2。2、2。3可以顯著地受到芯片載體連接108的豎直下垂和芯片連接106的豎直下垂中的至少一個影響。\_2、Z2_3可以顯著地受到芯片載體連接108的水平蜿蜒和芯片連接106的水平蜿蜒中的至少一個例如導線蜿蜒影響。Z1'Z2、Z3可以顯著地受到接近短路的電源板(power bar)影響。可以通過使用測量裝置100直接地測量Za。電源102例如AC信號源可以被配置為經(jīng)由第一芯片載體連接108例如引腳I例如芯片載體連接108向芯片104提供電力例如電AC源信號。可以通過第一芯片載體連接108到地測量例如引腳I到地測量來測量Zp可以使用如在圖7的示意710中所示的帶有接地保護的多個測量來測量耦合電容Z1^2和Z2_3，其中芯片載體連接108、108a和108b可以被連接到地電壓。在第一測量中，引腳2例如芯片載體連接108a和引腳3例如芯片載體連接108b可以被連接到地電壓。在引腳I例如芯片載體連接108和地之間的電容性阻抗Zm可以得至酬量。對Zmi的電容性貢獻可以歸因于來自與Zp2并聯(lián)的并聯(lián)電容性貢獻Zp等式I -.Zm=Z1ZZZ1^2O在第二測量中，引腳I例如芯片載體連接108和引腳3例如芯片載體連接108b可以被連接到地電壓。在引腳2例如芯片載體連接108a和地之間的電容性阻抗Zm2可以得到測量，對Zm2的電容性貢獻來自與Zp2和Z3并聯(lián)的并聯(lián)電容性貢獻Z2。等式2 -.Zm2=Z2ZZZ1VZZ3O
在第三測量中，引腳I例如芯片載體連接108和引腳2例如芯片載體連接108a可以被連接到地電壓。在引腳3例如芯片載體連接108b和地之間的電容性阻抗Zm3可以得到測量。對Zm3的電容性貢獻可以歸因于來自與Z2_3并聯(lián)的并聯(lián)電容性貢獻Z3。等式3 :ZM3=Z3//Z2_3。在第四測量中，引腳I例如芯片載體連接108可以被連接到地電壓。引腳2例如芯片載體連接108a可以是浮動的，例如引腳2可以是開路的。在引腳3例如芯片載體連接108b和地之間的電容性阻抗Zm4可以得到測量。對Zm4的電容性貢獻可以歸因于來自與與Z2并聯(lián)的h和z2_3之和并聯(lián)的并聯(lián)電容性貢獻z3。等式4 :ZM4=Z3//[ (Z1VZZ2)+Z2_3]。在第五測量中，引腳3例如芯片載體連接108b可以被連接到地電壓。引腳2例如芯片載體連接108a可以是浮動的，例如引腳2可以是開路的。在引腳I例如芯片載體連接 108和地之間的電容性阻抗Zm5可以得到測量。對Zm5的電容性貢獻可以歸因于來自與與Z2并聯(lián)的Z2_3和Z"之和并聯(lián)的并聯(lián)電容性貢獻Zp等式5 =Zm5=Z1//[ (Z2_3//Z2) +Z1J。可以在進行5次測量之后基于以上等式I到5計算耦合電容Zh和Z2_3。然而，Z1比Zn大得多，因此使得信號準確度較低。能夠增強耦合電容Zh，使得能夠檢測可以反映芯片到芯片連接118異常的可測量率禹合電容性Zp2信號。在圖8A中示出在無矢量ICT測試中使用的保護電路的等效電路，其中在芯片載體連接108例如引腳I處于測試中時，芯片載體連接108a例如引腳2和芯片載體連接108b例如引腳3中的至少一個可以被短接到地。如關(guān)于測量裝置100、200、300、400和500中的每一個描述的芯片載體連接108a和108b通過連接到地而實現(xiàn)的保護可以如在測量裝置600中的那樣被切換為與板124例如與電容式傳感器板124輸入接觸，從而測量裝置100、200、300、400和500中的每一個可以通過連接到板124而受到鏡像保護。通過與板124電接觸而實現(xiàn)的保護電路的等效電路，可以由圖8B所不等效電路代表,該等效電路是關(guān)于圖8A不出和描述的等效電路的“鏡像”。如在測量裝置600中所示的由通過連接到板124而實現(xiàn)的保護引入的電容的等效電路在圖8B的示意810中示出。在圖8B所示保護電路的等效電路中，在芯片載體連接108例如引腳I處于測試中時，芯片載體連接108a例如引腳2和芯片載體連接108b例如引腳3中的至少一個可以被短接到板124。Z1, Z2和Z3每一個可以分別地代表芯片載體連接108、108a和108b的相應(yīng)輸入阻抗。ZC1、ZC2和&3每一個可以分別地代表關(guān)于板124的芯片載體連接108、芯片連接106和芯片104的電容性阻抗貢獻，例如在芯片載體連接108和板124之間的電容性阻抗Q、在芯片連接106和板124之間的電容性阻抗Cw、在芯片104和板124之間的電容性阻抗CD。Zi_2、Z2_3每一個代表在芯片到芯片載體連接之間的耦合電容，例如在芯片載體連接108和108a之間的耦合電容，例如在芯片連接106和106a之間的電容耦合。Zci, ZC2, Zra可以顯著地受到芯片載體連接108的豎直下垂和芯片連接106的豎直下垂中的至少一個影響。\_2、Z2_3可以顯著地受到芯片載體連接108的水平蜿蜒和芯片連接106的水平蜿蜒中的至少一個例如導線蜿蜒影響。W Z3可以顯著地受到接近短路的電源板影響?？梢酝ㄟ^使用測量裝置100直接地測量Za，例如電源102可以被配置為經(jīng)由第一芯片載體連接108例如引腳I向芯片104提供電力例如AC電力例如AC電源信號。可以通過第一芯片載體連接108到地測量例如引腳I到地測量來測量Zp可以通過使用測量裝置100直接地測量Za，例如電源102可以被配置為經(jīng)由第一芯片載體連接108例如引腳I向芯片104提供電力例如AC電力例如AC電源信號。至少一個進一步的芯片載體連接108a可以被連接到板124。在第一測量中，引腳2例如芯片載體連接108a和引腳3例如芯片載體連接108b 可以在點C處被連接到板124，例如可以在點C處被短接到板124。在引腳I例如芯片載體連接108和在點C處的板124之間的電容性阻抗V M1可以得到測量。對V M1的電容性貢獻可以歸因于來自與Zi_2并聯(lián)的并聯(lián)電容性貢獻Za。等式6 Z mi=Zci//Zi-2。在第二測量中，引腳I例如芯片載體連接108和引腳3例如芯片載體連接108b可以被連接到板124，例如可以在點C處被短接到板124。在引腳2例如芯片載體連接108a和在點C處的板124之間的電容性阻抗V E可以得到測量，對V M2的電容性貢獻來自與Zp2和Z2_3并聯(lián)的并聯(lián)電容性貢獻Ze2。等式7 :Z’ W^rLJ/rLl-J/rL2-^在第三測量中，引腳I例如芯片載體連接108和引腳2例如芯片載體連接108a可以被連接到板124，例如可以在點C處被短接到板124。在引腳3例如芯片載體連接108b和在點C處的板124之間的電容性阻抗V M3可以得到測量。對V M3的電容性貢獻可以歸因于來自與Z2_3并聯(lián)的并聯(lián)電容性貢獻Zra。等式8 :Z’ M3=ZC3//Z2_3。在第四測量中，引腳I例如芯片載體連接108可以被連接到板124，例如可以在點C處被短接到板124。引腳2例如芯片載體連接108a可以是浮動的，例如引腳2可以是開路的。在引腳3例如芯片載體連接108b和在點C處的板124之間的電容性阻抗V M4可以得到測量。對V M4的電容性貢獻可以歸因于來自與與Ze2并聯(lián)的Zh和Z2_3之和并聯(lián)的并聯(lián)電容性貢獻Zra。等式9 -.V M4=Zc3//[ (Z1VYZc2) +Z2J。在第五測量中，引腳3例如芯片載體連接108b可以被連接到板124，例如可以在點C處被短接到板124。引腳2例如芯片載體連接108a可以是浮動的，例如引腳2可以是開路的。在引腳I例如芯片載體連接108和在點C處的板124之間的電容性阻抗Z’ M5可以得到測量。對V M5的電容性貢獻可以歸因于來自與與Ze2并聯(lián)的Z2_3和Zh之和并聯(lián)的并聯(lián)電容性貢獻Za。等式10 'V M5=Zcl//[ (Z2_3//ZC2) +Z1J。可以在進行5次測量之后基于等式6到10計算耦合電容Zh和Z2_3。因為Za和Z1^2具有類似的電容值范圍，例如Za和Zi_2可以具有相同的量級，所以與通過接地而實現(xiàn)的保護(ICT保護)相比，通過連接到板124而實現(xiàn)的保護的結(jié)果可以是更加敏感的。換言之，被測量信號可以對于耦合電容Zh和Z2_3更加敏感。因此，在芯片連接106中的異常，特別地蜿蜒缺陷，例如對耦合電容Zh和Z2_3的變化作出貢獻的在芯片連接106中的水平位移可以是能夠檢測的，因為可以獲得在被檢測信號中的改進。檢測部分122的檢測電路126可以被配置為檢測包括以下項目的組中的至少一個在芯片布置114和板124之間的電容性阻抗、在芯片104和板124之間的電容性阻抗CD、在芯片連接106和板124之間的電容性阻抗Cw、在芯片載體連接108和板124之間的電容性阻抗Q、在兩個相鄰芯片到芯片連接118、118a、118b之間的耦合電容、在兩個相鄰芯片載體連接108、108a、108b之間的耦合電容和在兩個相鄰芯片連接106、106a、106b之間的耦合電容。根據(jù)一個實施例，測量裝置600的板124可以被修改為包括測量裝置200的板224。至少一個芯片載體連接108可以與板224電連接。關(guān)于針對測量裝置200的板224描述的所有特征可應(yīng)用于測量裝置600。
根據(jù)一個實施例，測量裝置600可以被修改為包括在測量裝置300中包括并且在以上描述的頂部屏蔽板346。至少一個芯片載體連接108可以與板124電連接。關(guān)于針對測量裝置300的頂部屏蔽板346描述的所有特征可應(yīng)用于測量裝置600。根據(jù)一個實施例，測量裝置600可以被修改為包括在測量裝置400中包括并且在以上描述的底部屏蔽板448。至少一個芯片載體連接108可以與板124電連接。關(guān)于針對測量裝置400的底部屏蔽板448描述的所有特征可應(yīng)用于測量裝置600。根據(jù)一個實施例，測量裝置600可以被修改為包括在測量裝置500中包括并且在以上描述的頂部屏蔽板346和底部屏蔽板448。至少一個芯片載體連接108可以與板124電連接。關(guān)于針對測量裝置400的頂部屏蔽板346和底部屏蔽板448描述的所有特征可應(yīng)用于測量裝置600。通過使用如從圖I到5公開的那些的測量裝置100、200、300、400和500增強對Za
的目標貢獻，目標信號，例如對信號Za作出貢獻的Cw可以被最大化，而對信號Za的其它非目標貢獻，例如Cy例如CD，可以被最小化。圖9A示出用于被標記為M的裝置的特寫X射線。示意900示出芯片到芯片連接例如引腳37和38的特寫X射線。示意910示出芯片到芯片連接例如引腳107和108的特寫X射線。裝置M的引腳37、38、107和108中的至少一個的異?？梢园ū凰降貜澢⑶沂境鰧Ь€蜿蜒的載體連接108，例如引線管腳。圖9B示出用于被標記為#5的裝置的特寫X射線。示意920示出芯片到芯片連接例如引腳26例如引腳57和58的特寫X射線。裝置#5的引腳57和68中的至少一個的異?？梢园ū回Q直地彎曲的載體連接108，例如引線管腳。圖9C的示意930示出對于帶有已知異常的裝置#4和裝置#5以及參考裝置#refl和#ref2的、使用根據(jù)一個實施例的測量裝置100測量的所測量電容與引腳數(shù)目的關(guān)系。與參考裝置#refl和#ref2相比，水平彎曲和導線蜿蜒的異常示范了裝置#4的小失效特征。應(yīng)該利用鏡像保護來改進信號。裝置#5的引線框架的豎直彎曲的異常示范了強失效特征。圖10示出用于測量芯片到芯片載體連接的方法1000，該方法包括將電源例如AC信號源配置成經(jīng)由芯片連接和芯片載體連接中的至少一個向芯片提供電力例如電信號例如AC源信號(在1010中)；
由芯片布置接收部分接收芯片布置，該芯片布置包括芯片和多個芯片到芯片載體連接(在 1020 中)；
在利用板覆蓋芯片布置的至少一個部分時，使用包括板和被耦合到板的檢測電路的檢測部分來檢測來自板的電信號(在1030中)；和
將至少一個芯片載體連接與板電連接(在1040中)。圖11的示意1100示出被配置為執(zhí)行用于測量芯片到芯片載體連接的指令的計算機布置1158,包括
執(zhí)行用于將電源例如AC信號源配置成經(jīng)由芯片連接和芯片載體連接中的至少一個向芯片提供電力例如電信號例如AC源信號的指令；
執(zhí)行用于由芯片布置接收部分接收芯片布置的指令，該芯片布置包括芯片和一個或者多個芯片到芯片載體連接；
執(zhí)行用于在利用板覆蓋芯片、芯片載體和芯片到芯片載體連接中的至少一個的至少一個部分時使用包括板和被耦合到板的檢測電路的檢測部分來檢測來自板的電信號的指令；和
執(zhí)行用于使芯片、芯片載體和芯片到芯片載體連接中的該至少一個的至少一個部分被板暴露的指令。計算機布置1158可以被與檢測電路126電連接。計算機布置1158可以包括處理電路1162，例如用于處理來自檢測電路126的信號數(shù)據(jù)的中央處理單元CPU。處理電路1162可以被連接到控制器電路664。處理電路1162可以包括控制器電路1164。處理電路1162可以被連接到至少一個存儲器電路，例如存儲器電路1166，例如RAM單元，例如存儲器電路1168，ROM單元。處理電路1162可以通過總線電路1172例如系統(tǒng)總線而被連接到控制器電路1164、存儲器電路1166和存儲器電路1164中的至少一個?？刂破麟娐?164可以被配置為處理用于測量芯片到芯片載體連接的控制指令，包括
處理用于將電源例如AC信號源配置成經(jīng)由芯片連接和芯片載體連接中的至少一個向芯片提供電力例如電信號例如AC源信號的控制指令；
處理用于由芯片布置接收部分接收芯片布置的控制指令，該芯片布置包括芯片和一個或者多個芯片到芯片載體連接；
處理用于在利用板覆蓋芯片、芯片載體和芯片到芯片載體連接中的至少一個的至少一個部分時使用包括板和被耦合到板的檢測電路的檢測部分來檢測來自板的電信號的控制指令；和
處理用于使芯片、芯片載體和芯片到芯片載體連接中的該至少一個的至少一個部分被板暴露的控制指令。各種實施例提供一種測量裝置，該測量裝置包括被配置為經(jīng)由芯片連接和芯片載體連接中的至少一個向芯片提供電力的電源；被配置為接收芯片布置的芯片布置接收部分，該芯片布置包括芯片和多個芯片到芯片載體連接；檢測部分，該檢測部分包括板；被耦合到板并且被配置為檢測來自板的電信號的檢測電路；其中該板被配置成使得它覆蓋芯片布置的至少一個部分；并且其中至少一個芯片載體連接與該板電連接。根據(jù)一個實施例，電源包括被配置為向芯片提供AC電信號的AC信號源。根據(jù)一個實施例，板被配置成使得它覆蓋該多個芯片到芯片載體連接的至少一個部分。根據(jù)一個實施例，芯片包括半導體芯片。根據(jù)一個實施例，每一個芯片到芯片載體連接包括經(jīng)由芯片連接而被連接到芯片的芯片載體連接。根據(jù)一個實施例，芯片載體連接包括以下芯片載體連接組中的一個或者多 個的至少一個部分，該組包括引線框架、導電跡線、在基板中的金屬跡線、導電導線，導線接合、倒裝芯片凸起、硅直通孔TSV、模具直通孔TMV、芯片封裝互連。
根據(jù)一個實施例，芯片連接包括導電材料。根據(jù)一個實施例，該至少一個芯片載體連接被短路連接到板。根據(jù)一個實施例，電源被配置為經(jīng)由第一芯片連接和第一芯片載體連接中的至少一個向芯片提供電信號并且至少一個進一步的芯片載體連接被連接到板。根據(jù)一個實施例，檢測電路被配置為檢測包括以下條目的組中的至少一個在芯片布置和板之間的電容性阻抗、在芯片和板之間的電容性阻抗、在芯片連接和板之間的電容性阻抗、在載體連接和板之間的電容性阻抗、在兩個相鄰芯片到芯片連接之間的耦合電容、在兩個相鄰芯片載體連接之間的耦合電容、和在兩個相鄰芯片連接之間的耦合電容。根據(jù)一個實施例，板被配置成使得它覆蓋該多個芯片到芯片載體連接的至少一個部分并且使得芯片和芯片載體的至少一個部分被板暴露。根據(jù)一個實施例，板被配置為包括以下材料組中的一種或者多種材料，該組包括Au、Cu、Ag、Al、Ti、Fe、Ni、黃銅、鋼、V2A 鋼、NiP、CuAu、CuAg、CuNi。根據(jù)一個實施例，板包括以下板組中的一個或者多個，該組包括二維板、三維板、移除了中心部分的板、矩形環(huán)板、圓形環(huán)板。根據(jù)一個實施例，測量裝置進一步包括在芯片布置和板之間形成的頂部屏蔽板。根據(jù)一個實施例，頂部屏蔽板被配置成使得它從板屏蔽芯片、芯片載體和芯片到芯片載體連接的至少一個部分，并且使得芯片、芯片載體和芯片載體連接的至少一個部分不被頂部屏蔽板從板屏蔽。根據(jù)一個實施例，頂部屏蔽板被配置成使得它從板屏蔽芯片和芯片載體連接的至少一個部分并且使得芯片連接不被頂部屏蔽板從板屏蔽。根據(jù)一個實施例，頂部屏蔽板包括導電材料。根據(jù)一個實施例，測量裝置進一步包括在芯片布置的與探針板相對的一側(cè)上形成的底部屏蔽板。根據(jù)一個實施例，底部屏蔽板被配置成使得它在芯片連接的與探針板相對的一側(cè)上形成。根據(jù)一個實施例，底部屏蔽板包括導電材料。根據(jù)一個實施例，該至少一個芯片載體連接經(jīng)由導電導線與板電連接。根據(jù)一個實施例，測量裝置進一步包括用于從板選擇電信號的復(fù)用器電路。根據(jù)一個實施例，測量裝置進一步包括用于處理由檢測電路檢測到的一個或者多個電信號的處理電路。根據(jù)一個實施例提供了一種用于測量芯片到芯片載體連接的方法，該方法包括將電源配置成經(jīng)由芯片連接和芯片載體連接中的至少一個向芯片提供電信號；由芯片布置接收部分接收芯片布置，該芯片布置包括芯片和多個芯片到芯片載體連接；在利用板覆蓋芯片布置的至少一個部分時，使用包括板和被耦合到板的檢測電路的檢測部分來檢測來自板的電信號；和，將至少一個芯片載體連接與板電連接。各種實施例提供一種用于通過增強水平移位導線的耦合電容而檢測在互連中的異常的測量裝置，所述異常包括接近短路導線、接近短路引線、豎直移位導線、豎直下垂導線、蜿蜒導線和水平移位導線。雖然已經(jīng)特別地參考具體實施例示出和描述了本發(fā)明，但是本領(lǐng)域技術(shù)人員應(yīng)該理解，可以在不偏離如由所附權(quán)利要求限定的本發(fā)明的精神和范圍的情況下在其中作出在 形式和細節(jié)方面的各種改變。本發(fā)明的范圍因此由所附權(quán)利要求指示并且因此旨在涵蓋落入權(quán)利要求的等價形式的含義和范圍內(nèi)的所有改變。
權(quán)利要求
1.一種測量裝置，包括 被配置為經(jīng)由芯片連接和芯片載體連接中的至少一個向芯片提供電力的電源； 被配置為接收芯片布置的芯片布置接收部分，所述芯片布置包括芯片和多個芯片到芯片載體連接； 檢測部分，所述檢測部分包括 板；被耦合到所述板并且被配置為檢測來自所述板的電信號的檢測電路；其中所述板被配置成使得它覆蓋所述芯片布置的至少一個部分；并且其中至少一個芯片載體連接與所述板電連接。
2.根據(jù)權(quán)利要求I所述的測量裝置，其中所述電源包括被配置為向芯片提供AC電信號的AC信號源。
3.根據(jù)權(quán)利要求I所述的測量裝置， 其中所述板被配置成使得它覆蓋所述多個芯片到芯片載體連接的至少一個部分。
4.根據(jù)權(quán)利要求I所述的測量裝置， 其中所述芯片包括半導體芯片。
5.根據(jù)權(quán)利要求I所述的測量裝置， 其中每一個芯片到芯片載體連接包括經(jīng)由芯片連接而被連接到所述芯片的芯片載體連接。
6.根據(jù)權(quán)利要求I所述的測量裝置， 其中所述芯片載體連接包括以下芯片載體連接組中的一個或者多個的至少一個部分，所述組包括引線框架、導電跡線、在基板中的金屬跡線、導電導線、導線接合、倒裝芯片凸起、硅直通孔TSV、模具直通孔TMV、芯片封裝互連。
7.根據(jù)權(quán)利要求I所述的測量裝置， 其中所述芯片連接包括導電材料。
8.根據(jù)權(quán)利要求I所述的測量裝置， 其中所述至少一個芯片載體連接被短路連接到所述板。
9.根據(jù)權(quán)利要求I所述的測量裝置， 其中所述電源被配置為經(jīng)由第一芯片連接和第一芯片載體連接中的至少一個向芯片提供電力并且其中至少一個進一步的芯片載體連接被連接到所述板。
10.根據(jù)權(quán)利要求I所述的測量裝置， 其中所述檢測電路被配置為檢測包括以下條目的組中的至少一個在所述芯片布置和所述板之間的電容性阻抗、在所述芯片和所述板之間的電容性阻抗、在所述芯片連接和所述板之間的電容性阻抗、在所述載體連接和所述板之間的電容性阻抗、在兩個相鄰芯片到芯片連接之間的耦合電容、在兩個相鄰芯片載體連接之間的耦合電容、和在兩個相鄰芯片連接之間的耦合電容。
11.根據(jù)權(quán)利要求I所述的測量裝置， 其中所述板被配置成使得它覆蓋所述多個芯片到芯片載體連接的至少一個部分并且使得所述芯片和所述芯片載體的至少一個部分被所述板暴露。
12.根據(jù)權(quán)利要求I所述的測量裝置，其中所述板被配置為包括以下材料組中的一種或者多種材料，所述組包括Au、Cu、Ag、八1、打、卩6、祖、黃銅、鋼、￥2六鋼、祖？、0^11、0^§、01附。
13.根據(jù)權(quán)利要求I所述的測量裝置， 其中所述板包括以下板組中的一個或者多個，所述組包括二維板、三維板、移除了中心部分的板、矩形環(huán)板、圓形環(huán)板。
14.根據(jù)權(quán)利要求I所述的測量裝置， 進一步包括在所述芯片布置和所述板之間形成的頂部屏蔽板。
15.根據(jù)權(quán)利要求13所述的測量裝置， 其中所述頂部屏蔽板被配置成使得它從所述板屏蔽所述芯片、所述芯片載體和所述芯片到芯片載體連接的至少一個部分，并且使得所述芯片、所述芯片載體和所述芯片載體連接的至少一個部分不被所述頂部屏蔽板從所述板屏蔽。
16.根據(jù)權(quán)利要求13所述的測量裝置， 其中所述頂部屏蔽板被配置成使得它從所述板屏蔽所述芯片和所述芯片載體連接的至少一個部分并且使得所述芯片連接不被所述頂部屏蔽板從所述板屏蔽。
17.根據(jù)權(quán)利要求13所述的測量裝置， 其中所述頂部屏蔽板包括導電材料。
18.根據(jù)權(quán)利要求I所述的測量裝置， 進一步包括在所述芯片布置的與所述探針板相對的一側(cè)上形成的底部屏蔽板。
19.根據(jù)權(quán)利要求17所述的測量裝置， 其中所述底部屏蔽板被配置成使得它在所述芯片連接的與所述探針板相對的一側(cè)上形成。
20.根據(jù)權(quán)利要求17所述的測量裝置， 其中所述底部屏蔽板包括導電材料。
21.根據(jù)權(quán)利要求I所述的測量裝置， 其中所述至少一個芯片載體連接經(jīng)由導電導線與所述板電連接。
22.根據(jù)權(quán)利要求I所述的測量裝置， 進一步包括用于從所述板選擇電信號的復(fù)用器電路。
23.根據(jù)權(quán)利要求I所述的測量裝置， 進一步包括用于處理由所述檢測電路檢測到的一個或者多個電信號的處理電路。
24.一種用于測量芯片到芯片載體連接的方法，所述方法包括 將電源配置成經(jīng)由芯片連接和芯片載體連接中的至少一個向芯片提供電力； 由芯片布置接收部分接收芯片布置，所述芯片布置包括芯片和多個芯片到芯片載體連接; 在利用所述板覆蓋所述芯片布置的至少一個部分時，使用包括板和被耦合到所述板的檢測電路的檢測部分來檢測來自所述板的電信號；和，將至少一個芯片載體連接與所述板電連接。
全文摘要
本發(fā)明涉及用于測量芯片到芯片載體連接的測量裝置和方法。提供了一種測量裝置，該測量裝置包括用于經(jīng)由芯片連接和芯片載體連接中的至少一個向芯片提供電力的電源；被配置為接收芯片布置的芯片布置接收部分，該芯片布置包括芯片和多個芯片到芯片載體連接；檢測部分，該檢測部分包括板；被耦合到板并且被配置為檢測來自板的電信號的檢測電路；其中該板被配置成使得它覆蓋芯片布置的至少一個部分；并且其中至少一個芯片載體連接與該板電連接。
文檔編號G01R27/02GK102967790SQ20121031757
公開日2013年3月13日 申請日期2012年8月31日 優(yōu)先權(quán)日2011年8月31日
發(fā)明者薛明 申請人:英飛凌科技股份有限公司