專利名稱：電流檢測(cè)電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及電子電路領(lǐng)域，具體而言，涉及一種電流檢測(cè)電路。
背景技術(shù)：
在電子電路中，為了避免因?yàn)檫^(guò)流而使芯片損壞，往往需要對(duì)芯片的工作電流進(jìn)行檢測(cè)。傳統(tǒng)電流檢測(cè)電路如圖I所示，在圖I中，NMOS管Mnp為芯片中的輸出器件，為輸 出負(fù)載提供電流或電壓，NMOS管Mnp和Mns的柵電壓由柵極驅(qū)動(dòng)電路提供。在電路工作過(guò)程
I (WZL)hl
中，Mns檢測(cè)流過(guò)Mnp的電流，由于Mnp和Mns的Vgs電壓相等，所以f=9 =〃，其中W
1S丨 L>Mm
為MOS管寬度，L為MOS管長(zhǎng)度。檢測(cè)電流Is為流經(jīng)輸出器件電流Ip的1/n。為了保證芯片的效率，通常n>> I。當(dāng)芯片正常工作時(shí)，Is電流很小，使得B點(diǎn)電壓Vb大于A點(diǎn)電壓Va，其中，Va為固定電壓，等于Va = Vin-Isrt*Rset，通過(guò)比較器比較A和B兩點(diǎn)電壓，比較器的輸出CL為低電平，CL為低表示芯片處于正常工作狀態(tài)。當(dāng)芯片輸出對(duì)地短路或接較大負(fù)載時(shí)，Is增加，使得Vb小于比較器的輸出CL為高電平，CL為高電平表示芯片處于過(guò)流狀態(tài)。然而，這種檢測(cè)電路并未考慮NMOS管Mnp工作的區(qū)域假設(shè)Mnp的導(dǎo)通電阻為Rm，Mnp和Mns的W/L比為n = 1000。當(dāng)Mnp工作在飽和區(qū)時(shí)(Vtjut離Vin較遠(yuǎn))，由于Mnp和Mns的導(dǎo)通電阻遠(yuǎn)大于Rs_，
(WI Jj)j
因此，Rsense可忽略，Mnp和Mns組成電流鏡結(jié)構(gòu)，所以檢測(cè)電流L = Ir^1I *-，
CL由低變高時(shí)流經(jīng)Mnp的電流Ipi = 1000*1; ,
八sense當(dāng)Mnp工作在線性區(qū)時(shí)(Vwt接近Vin)，由于Mnp和Mns的導(dǎo)通電阻比較小可以和Rs6ns6相比較，所以檢測(cè)電流1S2 =VnoorR ~T，CL由低變高時(shí)流經(jīng)Mnp的電流
onsense^
_a000Ron+Rsense)AIset*Rset
-Lpo —°
RR
onsense如果IOOmohms, Rsense ^ 50ohms,那么/S2 ，Mnp 工作在線性區(qū)時(shí)的檢
測(cè)電流會(huì)比工作在飽和區(qū)的檢測(cè)電流小50%，Mnp工作在線性區(qū)，CL由低變高時(shí)的Ip會(huì)大于飽和區(qū)的50%。如果芯片通過(guò)Is6t和Rs6t設(shè)定飽和區(qū)的過(guò)流閾值為3A，那么Mnp工作在線性區(qū)時(shí)的過(guò)流閾值就會(huì)變?yōu)?. 5A，4. 5A的電流將會(huì)對(duì)芯片本身或負(fù)載造成致命的影響。針對(duì)相關(guān)技術(shù)中芯片的電流檢測(cè)電路未考慮輸出MOS管的工作區(qū)域的問(wèn)題，目前尚未提出有效的解決方案。

發(fā)明內(nèi)容
本發(fā)明提供了一種電流檢測(cè)電路，以解決芯片的電流檢測(cè)電路未考慮輸出MOS管的工作區(qū)域的問(wèn)題。一種電流檢測(cè)電路，包括柵極驅(qū)動(dòng)電路，用于輸出柵極驅(qū)動(dòng)電壓；第一 NMOS管，第一 NMOS管的柵極與柵極驅(qū)動(dòng)電路連接；第二 NMOS管，第二 NMOS管的柵極與第一 NMOS管的柵極連接；第一電阻，第一電阻的第一端與第二 NMOS管的漏極連接，第一電阻的第二端分別與第一 NMOS管的漏極和電源電壓連接；第二電阻，第二電阻的第一端與第一 NMOS管的漏極連接；比較器，比較器的第一輸入端與第二 NMOS管的漏極連接，比較器的第二輸入端與第二電阻的第二端連接；恒流源，恒流源的第一端與比較器的第二輸入端連接，恒流源的第二輸入端接地；以及調(diào)整器件，調(diào)整器件的第一端與第一 NMOS管的柵極連接，調(diào)整器件的第二端與第二電阻連接，調(diào)整器件的第三端與所述第一 NMOS管的漏極和電源電壓連接，用于根據(jù)第一 NMOS管所處的不同工作區(qū)域進(jìn)行調(diào)整以使得第一 NMOS管處在不同工作區(qū)域時(shí)芯片的過(guò)流閾值相等，其中，不同區(qū)域包括飽和區(qū)和線性區(qū)。

進(jìn)一步地，調(diào)整器件包括第三NMOS管，第三NMOS管的柵極與第一 NMOS管和第二NMOS管的柵極連接，第三NMOS管的漏極與電源電壓連接，第三NMOS管的源極與第二電阻的
第二端連接。進(jìn)一步地，第三NMOS管的導(dǎo)通電阻為第二 NMOS管的導(dǎo)通電阻的m倍，第二電阻的阻值為第一電阻的阻值的m倍，第一 NMOS管的導(dǎo)通電阻為第二 NMOS管的導(dǎo)通電阻的1/n，其中，m為自然數(shù)，n為第一匪OS管的W/L與第二 NMOS管的W/L的比，W代表NMOS管的寬，L代表NMOS管的長(zhǎng)。進(jìn)一步地，比較器的第一輸入端為負(fù)極，比較器的第二輸入端為正極。進(jìn)一步地，比較器的第一輸入端為正極，比較器的第二輸入端為負(fù)極。進(jìn)一步地，該電路還包括控制器件，與比較器的輸出端連接，用于根據(jù)比較器輸出端的輸出電平控制芯片的其它電路執(zhí)行相應(yīng)的動(dòng)作。進(jìn)一步地，該電路還包括負(fù)載電路，與第一 NMOS管的源極連接。通過(guò)本發(fā)明，在傳統(tǒng)的電流檢測(cè)電路的基礎(chǔ)上，增加調(diào)整器件，通過(guò)調(diào)整器件檢測(cè)輸出MOS管的工作狀態(tài)，當(dāng)輸出MOS管工作在線性區(qū)時(shí)，調(diào)整器件工作在線性區(qū)，當(dāng)輸出MOS管工作在飽和區(qū)時(shí)，調(diào)整器件關(guān)斷，根據(jù)輸出MOS管所處的不同工作區(qū)域進(jìn)行調(diào)整以使得第一 NMOS處在不同工作區(qū)域時(shí)芯片的過(guò)流閾值相等，解決了相關(guān)技術(shù)中芯片的電流檢測(cè)電路未考慮輸出MOS管的工作區(qū)域的問(wèn)題，實(shí)現(xiàn)了輸出MOS管工作在飽和區(qū)和線性區(qū)時(shí)檢測(cè)的芯片的過(guò)流閾值一致。


此處所說(shuō)明的附圖用來(lái)提供對(duì)本發(fā)明的進(jìn)一步理解，構(gòu)成本申請(qǐng)的一部分，本發(fā)明的示意性實(shí)施例及其說(shuō)明用于解釋本發(fā)明，并不構(gòu)成對(duì)本發(fā)明的不當(dāng)限定。在附圖中圖I是根據(jù)相關(guān)技術(shù)的電流檢測(cè)電路的一種電路連接示意圖；以及圖2是根據(jù)本發(fā)明實(shí)施例的電流檢測(cè)電路的一種優(yōu)選的電路連接示意圖。
具體實(shí)施方式
下文中將參考附圖并結(jié)合實(shí)施例來(lái)詳細(xì)說(shuō)明本發(fā)明。需要說(shuō)明的是，在不沖突的情況下，本申請(qǐng)中的實(shí)施例及實(shí)施例中的特征可以相互組合。本優(yōu)選的實(shí)施方式提供了一種電流檢測(cè)電路，圖2示出該電路的一種優(yōu)選的電路連接示意圖，該電路包括如下部件柵極驅(qū)動(dòng)電路202，用于輸出柵極驅(qū)動(dòng)電壓；第一 NMOS管Mnp，第一 NMOS管Mnp的柵極與柵極驅(qū)動(dòng)電路202的輸出端連接；第二 NMOS管Mns，第二NMOS管Mns的柵極與第一 NMOS管Mnp的柵極連接；第一電阻Rsmse5,第一電阻Rsmse5的第一端與第二 NMOS管Mns的漏極連接，第一電阻Rsmse的第二端分別與第一 NMOS管Mnp的漏極和電源電壓Vin連接；第二電阻Rsrt，第二電阻Rsrt的第一端與第一 NMOS管Mnp的漏極連接；比較器204，比較器204的第一輸入端與第二 NMOS管Mns的漏極連接，比較器204的第二輸入端與第二電阻的第二端連接；恒流源Iset，恒流源Iset的第一端與比較器204的第二輸入端連接，恒流源Isrt的第二輸入端接地；以及調(diào)整器件，調(diào)整器件的第一端與第一 NMOS管的柵極連接，調(diào)整器件的第二端與第二電阻連接，調(diào)整器件的第三端與所述第一 NMOS管的漏極和 電源電壓Vin連接，用于根據(jù)第一 NMOS所處的不同工作區(qū)域進(jìn)行調(diào)整以使得第一 NMOS處在不同工作區(qū)域時(shí)芯片的過(guò)流閾值相等，其中，不同區(qū)域包括飽和區(qū)和線性區(qū)，優(yōu)選的，在圖2中，調(diào)整器件為第三NMOS管Mnt，第三NMOS管Mnt的柵極與第一 NMOS管Mnp和第二 NMOS管Mns的柵極連接，第三NMOS管Mnt的漏極與電源電壓Vin連接，第三NMOS管Mnt的源極與第二電阻Rsrt的第二端連接。此處需要說(shuō)明的是，此處第三NMOS管Mnt僅僅作為發(fā)明調(diào)整器件的一種優(yōu)選的實(shí)施方式，并不對(duì)本發(fā)明構(gòu)成不當(dāng)?shù)南薅?。本發(fā)明還提供了一種上述第一 NMOS管Mnp、第二 NMOS管Mns和第三NMOS管Mnt的導(dǎo)通電阻的關(guān)系，以及第一電阻Rs6ns6和第二電阻Rs6t的關(guān)系，具體來(lái)說(shuō)，第三NMOS管的導(dǎo)通電阻為第二 NMOS管的導(dǎo)通電阻的m倍，第二電阻的阻值為第一電阻的阻值的m倍，第一NMOS管的導(dǎo)通電阻為第二 NMOS管的導(dǎo)通電阻的1/n，其中，m為自然數(shù)，n為第一 NMOS管的W/L與第二 NMOS管的W/L的比，W代表NMOS管的寬，L代表NMOS管的長(zhǎng)。下面結(jié)合示例進(jìn)行具體說(shuō)明設(shè)第一 NMOS管Mnp，第二 NMOS管Mns和第三NMOS管Mnt的導(dǎo)通電阻分別為，Ron
n
和 niR。。，弟'一■電阻 Rsense = R ~ 電阻 Rset = niR m 為自然數(shù)。當(dāng)?shù)谝?NMOS管Mnp工作在線性區(qū)時(shí)(Vin和Vcmt比較接近)，Mnt的Vgs大于Vth，Mnt跟隨Mnp也工作在線性區(qū)，A點(diǎn)的電壓由IS6t、Rset和Mnt共同決定，使得CL由低變高時(shí)的
權(quán)利要求
1.一種電流檢測(cè)電路，其特征在于，包括 柵極驅(qū)動(dòng)電路，用于輸出柵極驅(qū)動(dòng)電壓； 第一 NMOS管，所述第一 NMOS管的柵極與所述柵極驅(qū)動(dòng)電路連接； 第二 NMOS管，所述第二 NMOS管的柵極與所述第一 NMOS管的柵極連接； 第一電阻，所述第一電阻的第一端與所述第二 NMOS管的漏極連接，所述第一電阻的第二端分別與所述第一 NMOS管的漏極和電源電壓連接； 第二電阻，所述第二電阻的第一端與所述第一 NMOS管的漏極連接； 比較器，所述比較器的第一輸入端與所述第二 NMOS管的漏極連接，所述比較器的第二輸入端與所述第二電阻的第二端連接； 恒流源，所述恒流源的第一端與所述比較器的第二輸入端連接，所述恒流源的第二輸入端接地；以及 調(diào)整器件，所述調(diào)整器件的第一端與所述第一 NMOS管的柵極連接，所述調(diào)整器件的第二端與所述第二電阻連接，所述調(diào)整器件的第三端與所述第一 NMOS管的漏極和所述電源電壓連接，用于根據(jù)所述第一匪OS管所處的不同工作區(qū)域進(jìn)行調(diào)整以使得所述第一 NMOS管處在不同工作區(qū)域時(shí)芯片的過(guò)流閾值相等，其中，所述不同區(qū)域包括飽和區(qū)和線性區(qū)。
2.根據(jù)權(quán)利要求I所述的電路，其特征在于，所述調(diào)整器件包括 第三NMOS管，所述第三NMOS管的柵極與所述第一 NMOS管和所述第二 NMOS管的柵極連接，所述第三NMOS管的漏極與所述電源電壓連接，所述第三NMOS管的源級(jí)與所述第二電阻的第二端連接。
3.根據(jù)權(quán)利要求I所述的電路，其特征在于，所述第三NMOS管的導(dǎo)通電阻為所述第二NMOS管的導(dǎo)通電阻的m倍，所述第二電阻的阻值為所述第一電阻的阻值的m倍，所述第一NMOS管的導(dǎo)通電阻為所述第二 NMOS管的導(dǎo)通電阻的1/n，其中，m為自然數(shù)，η為所述第一NMOS管的W/L與所述第二 NMOS管的W/L的比，W代表NMOS管的寬，L代表NMOS管的長(zhǎng)。
4.根據(jù)權(quán)利要求I所述的電路，其特征在于，所述比較器的第一輸入端為負(fù)極，所述比較器的第二輸入端為正極。
5.根據(jù)權(quán)利要求I所述的電路，其特征在于，所述比較器的第一輸入端為正極，所述比較器的第二輸入端為負(fù)極。
6.根據(jù)權(quán)利要求I所述的電路，其特征在于，還包括 控制器件，與所述比較器的輸出端連接，用于根據(jù)比較器輸出端的輸出電平控制芯片的其它電路執(zhí)行相應(yīng)的動(dòng)作。
7.根據(jù)權(quán)利要求I所述的電路，其特征在于，還包括 負(fù)載電路，與所述第一 NMOS管的源極連接。
全文摘要
本發(fā)明提供了一種電流檢測(cè)電路，該電路包括柵極驅(qū)動(dòng)電路；第一NMOS管；第二NMOS管；第一電阻；第二電阻；比較器；恒流源；以及調(diào)整器件，該調(diào)整器件根據(jù)輸出NMOS所處的不同工作區(qū)域進(jìn)行調(diào)整以使得輸出NMOS處在不同工作區(qū)域時(shí)芯片的過(guò)流閾值相等。本發(fā)明解決了相關(guān)技術(shù)中芯片的電流檢測(cè)電路未考慮輸出MOS管的工作區(qū)域的問(wèn)題，實(shí)現(xiàn)了輸出MOS管工作在飽和區(qū)和線性區(qū)時(shí)芯片的過(guò)流閾值一致。
文檔編號(hào)G01R19/00GK102768300SQ20121027069
公開日2012年11月7日 申請(qǐng)日期2012年7月31日 優(yōu)先權(quán)日2012年7月31日
發(fā)明者其他發(fā)明人請(qǐng)求不公開姓名, 肖飛, 鄭辰光 申請(qǐng)人:圣邦微電子(北京)股份有限公司