專利名稱：半導(dǎo)體測試結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體領(lǐng)域，具體而言，本發(fā)明涉及半導(dǎo)體測試結(jié)構(gòu)。
背景技術(shù)：
エ藝偏差(process variation)可能導(dǎo)致降低半導(dǎo)體制造的成品率。ー種用于檢測エ藝偏差的常規(guī)方法包括使用測試圖案。一種常規(guī)測試圖案包括在襯底上形成的電阻器。通過摻雜在襯底材料中形成有源區(qū)，并且ー個或多個有源區(qū)可以用作電阻器。為了形成電阻器，沿著有源區(qū)的長度維度放置金屬接觸件。然后測量接觸件之間的電阻。通常假定可能導(dǎo)致部件維度偏差、和摻雜偏差等的エ 藝偏差可能影響測試圖案的電阻。因此，可以通過辨別所測的電阻與另ー電阻值的差異來檢測エ藝偏差。還通常假定影響測試圖案的エ藝偏差可能影響晶圓的一個或者多個其他部分(或全部)。然而，一些常規(guī)測試圖案不足夠靈敏而不能對ー些エ藝偏差提供可靠的鑒別。所需要的是能夠提供更穩(wěn)健的結(jié)果的測試圖案。

發(fā)明內(nèi)容
為了解決現(xiàn)有技術(shù)中存在的問題，根據(jù)本發(fā)明的ー個方面，提供了ー種電阻式測試結(jié)構(gòu)，包括具有有源區(qū)的半導(dǎo)體襯底；柵極堆疊件，形成于所述有源區(qū)的上方；第ー電接觸件，在所述柵極堆疊件的相對側(cè)上與所述有源區(qū)相通，所述第一電接觸件提供所述柵極堆疊件的第一維度上的電短路；以及第ニ電接觸件，在所述柵極堆疊件的相對側(cè)上與所述有源區(qū)相通，所述第二電接觸件提供所述柵極堆疊件的所述第一維度上的電短路，所述第一電接觸件和所述第二電接觸件沿著所述柵極堆疊件的垂直于所述第一維度的第二維度間隔開。在上述電阻式測試結(jié)構(gòu)中，其中，所述柵極堆疊件包括柵電極，所述柵電極不沿著所述第二維度上的整個所述有源區(qū)延伸。在上述電阻式測試結(jié)構(gòu)中，其中，所述柵極堆疊件以下列布置中至少之ー進行配置在所述第一電接觸件和所述第二電接觸件之一或者兩者處接地；在所述第ー電接觸件和所述第二電接觸件之一或者兩者處偏置電壓；以及所述第一電接觸件和所述第二電接觸件之一或者兩者都是浮置的。在上述電阻式測試結(jié)構(gòu)中，其中，所述柵極堆疊件不具有側(cè)壁。在上述電阻式測試結(jié)構(gòu)中，其中，所述柵極堆疊件包括柵電極，并且其中，所述柵電極包括在其中形成的ー個或者多個形狀。在上述電阻式測試結(jié)構(gòu)中，其中，所述有源區(qū)包括均勻的摻雜分布。 在上述電阻式測試結(jié)構(gòu)中，其中，所述有源區(qū)包括重摻雜區(qū)和輕摻雜區(qū)。在上述電阻式測試結(jié)構(gòu)中，其中，所述第一電接觸件和所述第二電接觸件都包括一對位于相對側(cè)的每ー側(cè)上的金屬插塞，短路部件連接該對金屬插塞。在上述電阻式測試結(jié)構(gòu)中，形成在下列位置之一中偽晶圓；生產(chǎn)晶圓的切割線；以及生產(chǎn)晶圓的電路區(qū)。根據(jù)本發(fā)明的另一方面，還提供了ー種使用電阻式器件實施的方法，其中，所述電阻式器件包括具有有源區(qū)的襯底，所述有源區(qū)通過電介質(zhì)與柵電極分開；以及電接觸件，所述電接觸件沿著所述柵電極的最長維度，該方法包括實施ー個或多個エ藝形成所述電阻式器件；測量所述電接觸件之間的電阻；以及使所測量的電阻與所述エ藝中的ー個或多個的偏差相關(guān)。在上述方法中，其中，所述エ藝偏差包括所述電阻式器件中的結(jié)構(gòu)維度的偏差。在上述方法中，其中，所述偏差包括摻雜步驟的偏差。在上述方法中，其中，所述偏差包括熱處理工藝的偏差。
在上述方法中，進ー步包括下列行為的至少之ー基于示出所述偏差不在可接受的限度內(nèi)的相關(guān)信息，判定半導(dǎo)體器件不合格；以及基于示出所述偏差在可接受的限度內(nèi)的相關(guān)信息，判定半導(dǎo)體器件合格。在上述方法中，其中，使所述測量的電阻相關(guān)的步驟包括比較所述測量的電阻與另ー電阻式器件的電阻值以產(chǎn)生差值。在上述方法中，其中，測量所述電阻包括使電流在所述襯底中在所述接觸件之間沿著所述柵電極的最長維度流動。根據(jù)本發(fā)明的又一方面，還提供了一種半導(dǎo)體器件，包括金屬氧化物半導(dǎo)體(MOS)結(jié)構(gòu)，具有半導(dǎo)體襯底，具有有源區(qū)和在所述有源區(qū)上設(shè)置的柵極堆疊件；第ー對電接觸件，位于所述柵極堆疊件的相對側(cè)上，與所述有源區(qū)相通，所述第一對電接觸件在所述柵極堆疊件的第一維度上電連接；以及第二對電接觸件，位于所述柵極堆疊件的相對側(cè)上，與所述有源區(qū)相通，所述第二對電接觸件在所述柵極堆疊件的第一維度上電連接，所述第一對電接觸件和所述第二對電接觸件沿著所述柵極堆疊件的垂直于所述第一維度的最長維度間隔開。在上述半導(dǎo)體器件中，其中，所述柵極堆疊件包括柵電極，所述柵電極包括下列材料中的至少之ー多晶硅；和柵極金屬。在上述半導(dǎo)體器件中，其中，所述柵極堆疊件包括柵極電介質(zhì)，所述柵極電介質(zhì)包括以下材料中的至少之ー具有氧化物界面層的高k介電層；以及Si02。在上述半導(dǎo)體器件中，形成在下列位置之一中偽晶圓；生產(chǎn)晶圓的切割線；以及生產(chǎn)晶圓的電路區(qū)。本發(fā)明的ー種更寬泛的形式涉及電阻式測試結(jié)構(gòu)，該電阻式測試結(jié)構(gòu)包括具有有源區(qū)的半導(dǎo)體襯底；在有源區(qū)上方形成的柵極堆疊件；位于柵極堆疊件的相對側(cè)上與有源區(qū)相通的第一電接觸件，該第一電接觸件在柵極堆疊件的第一維度上提供電短路；以及位于柵極堆疊件的相對側(cè)上與有源區(qū)相通的第二電接觸件，該第二電接觸件在柵極堆疊件的第一維度上提供電短路，第一電接觸件和第二電接觸件沿著柵極堆疊件的垂直于第一維度的第二維度間隔開。本發(fā)明實施例的另一更寬泛的形式涉及使用電阻式器件實施的方法，其中，電阻式器件包括具有通過電介質(zhì)與柵電極分開的有源區(qū)的襯底；以及沿著柵電極最長維度的電接觸件，該方法包括實施ー個或多個エ藝形成電阻式器件；測量電接觸件之間的電阻；以及使所測量的電阻與エ藝中的ー個或多個的偏差相關(guān)。
本發(fā)明實施例的另一更寬泛的形式涉及半導(dǎo)體器件，該半導(dǎo)體器件包括金屬氧化物半導(dǎo)體(MOS)結(jié)構(gòu)，該MOS結(jié)構(gòu)具有半導(dǎo)體襯底，該半導(dǎo)體襯底具有有源區(qū)和在有源區(qū)上設(shè)置的柵極堆疊件；位于柵極堆疊件的相對側(cè)上與有源區(qū)相通的第一對電接觸件，該第ー對電接觸件在柵極堆疊件的第一維度上電連接；以及位于柵極堆疊件的相對側(cè)上與有源區(qū)相通的第二對電接觸件，該第二對電接觸件在柵極堆疊件的第一維度上電連接，第一對電接觸件和第二對電接觸件沿著柵極堆疊件的垂直于第一維度的最長維度間隔開。


當(dāng)結(jié)合附圖進行閱讀時，根據(jù)下面詳細的描述可以更好地理解本發(fā)明。應(yīng)該強調(diào)的是，根據(jù)エ業(yè)中的標(biāo)準(zhǔn)實踐，對各種部件沒有按比例繪制，并且僅僅用于說明的目的。實際上，為了清楚討論起見，各種部件的尺寸可以被任意増大或縮小。圖1是根據(jù)本發(fā)明的各個方面構(gòu)造的用于制造和測試電阻式半導(dǎo)體測試結(jié)構(gòu)的示例方法的流程圖。圖2是根據(jù)本發(fā)明的各個方面構(gòu)造的半導(dǎo)體測試結(jié)構(gòu)的示例實施例的剖面圖。圖3至圖7是示出了根據(jù)本發(fā)明的各個方面構(gòu)成的各種半導(dǎo)體測試結(jié)構(gòu)的俯視圖。
具體實施例方式可以理解為了實施本發(fā)明的不同部件，以下公開內(nèi)容提供了許多不同的實施例或示例。以了簡化本發(fā)明，在下面描述元件和布置的特定示例。當(dāng)然這些僅僅是示例并不打算限定。再者，以下描述中第一エ藝在第二エ藝之前的實施可以包括其中第二エ藝在第一エ藝之后立即實施的實施例，還可以包括其中在第一エ藝和第二エ藝之間可以實施其他エ藝的實施例。為了簡明和清楚起見，可以任意地以不同的比例繪制各種部件。而且，以下描述中第一部件在第二部件上或者上方的形成可以包括其中第一和第二部件以直接接觸形成的實施例，并且還可以包括其中可以在第一和第二部件之間形成額外的部件，使得第一和第二部件不直接接觸的實施例。 各個實施例涉及電阻式測試圖案以及制造和使用該電阻式測試圖案的方法。在一個實例中，采用金屬氧化物半導(dǎo)體(MOS)エ藝在襯底上方形成柵極結(jié)構(gòu)來形成電阻式測試圖案。在該實例中，襯底包括有源區(qū)，其中一個或者多個有源區(qū)可以用于形成實際工作元件(例如，晶體管)，以及其他有源區(qū)可以用于形成測試圖案。在測試圖案的情況中，在襯底上的有源區(qū)的上方形成介電材料，以及在介電材料上方形成柵電極。被介電材料分開的柵電極和有源區(qū)形成電容結(jié)構(gòu)，該電容結(jié)構(gòu)是MOS晶體管特有的。測試圖案包括在柵電極的最長維度上方分布的兩個或者多個電接觸件。ー個示例電接觸件是金屬接觸件，該金屬接觸件橫跨柵電極的兩邊以與柵極結(jié)構(gòu)任ー側(cè)上的有源區(qū)形成接觸，從而在柵電極之間(例如，源極到漏扱)形成電短路。而且，在該實例中，電接觸件可能不直接接觸柵電扱。可以與第一電接觸件類似地配置第二電接觸件，并且該第ニ接觸件與第一電接觸件沿著柵電極最長維度間隔開。在同一晶圓上可以與晶體管類似地形成柵電極和介電材料。在其中晶體管具有金屬柵極堆疊件并使用高k(HK)介電材料的實例中，測試圖案還可以包括在相同エ藝期間形成的金屬柵極堆疊件和ffi材料。類似地，在其中柵電極是多晶硅柵電極并且介電材料是非HK介電材料(例如，SiO2)的實施例中，測試圖案還可以包括通過相同エ藝形成的相同材料。根據(jù)各個實施例的測試圖案可以在若干位置中的任何位置中形成。在一個實例中，在預(yù)期不用于產(chǎn)品的偽晶圓上形成測試圖案。在另ー個實例中，在生產(chǎn)晶圓上的切割線中以及實際電路或者其它地方形成測試圖案。而且，各個實施例包括形成的彼此接近的兩個或者多個測試圖案。其他實施例包括采用電阻式測試圖案測試エ藝偏差的方法。在形成測試圖案之后，在電接觸件之間測量電接觸件之間的電阻。如果該電阻明顯不同于另ー電阻值，則該差值可能指示有エ藝偏差。在包括兩個彼此接近的相似測試圖案的一個實施例中，可以測量每個測試圖案的電阻并計算差值。該差值(AR)可能指示有エ藝偏差。
·
方法繼續(xù)到使測量結(jié)果與エ藝偏差相關(guān)。例如，上面所討論的差值可能與關(guān)鍵維度或其它維度、摻雜、退火、和/或熱特性等的偏差相關(guān)。如果偏差落在可接受的范圍之外，則該晶圓或者批次可能是不合格的。如果偏差落在可接受的范圍之內(nèi)，則該晶圓或者批次可能是合格的。在任一事件中，在最終決定材料不合格或者合格之前可以進行進ー步的測試。作為簡單的實例提供上面的說明。在下面更具體地描述各個實施例。圖1是根據(jù)本發(fā)明的各個方面用于制造和測試具有測試圖案的晶圓的方法100的一個示例實施例的流程圖。參考圖2和圖3描述圖1。圖2是單個測試圖案200的剖面圖，以及圖3是測試圖案200 (省略STI)的有限俯視圖。圖3中的線A-B顯示對應(yīng)于圖2的剖面的切割。雖然圖2和圖3聚集于ー個測試圖案，可以理解在晶圓級上實施的下面所述的許多エ藝不僅形成測試圖案，還形成晶體管。在框110中，在襯底210上形成有源區(qū)和STI。襯底可以包含硅、鍺、硅鍺、或其它適當(dāng)?shù)陌雽?dǎo)體材料。而且，在一些實例中，半導(dǎo)體襯底210可以包括外延層。例如，襯底210可以具有位于本體半導(dǎo)體(bulk semiconductor)上面的外延層(未示出)。另外，襯底210可以是應(yīng)變的用于增強性能。例如，外延層可以包括與本體半導(dǎo)體的半導(dǎo)體材料不同的半導(dǎo)體材料，如通過包括選擇性外延生長(SEG)的エ藝形成的位于體硅上面的硅鍺層或者位于體硅鍺上面的硅層。此外，襯底210可以包括絕緣體上半導(dǎo)體(SOI)結(jié)構(gòu)(未示出)，如掩埋介電層。而且可選地，襯底可以包括如通過被稱為注氧隔離(SIMOX)技術(shù)、晶圓接合、SEG的方法或其它適當(dāng)?shù)姆椒ㄐ纬傻难诼窠殡妼?未示出)，如掩埋氧化物(BOX)層。實際上，各個實施例可以包括各種適當(dāng)?shù)囊r底結(jié)構(gòu)和材料中的任意ー種。在圖2中，襯底210還包括各種隔離部件，并且隔離部件可以包括不同的結(jié)構(gòu)，并可以采用不同的加工技術(shù)形成。例如，隔離部件可以包括淺溝槽隔離(STI)部件220。STI220的形成可以包括在襯底210中蝕刻溝槽(未示出)，并通過絕緣材料如氧化硅、氮化硅、或氮氧化硅填充溝槽。經(jīng)填充的溝槽可以具有多層結(jié)構(gòu)，如用氮化硅填充溝槽的熱氧化物襯墊層。作為實例，可以采用以下エ藝順序形成STI 220，如生長襯墊氧化物、形成低壓化學(xué)汽相沉積(LPCVD)氮化物層、采用光刻膠和掩模圖案化STI開ロ、在襯底中蝕刻溝槽、任選地生長熱氧化物溝槽襯墊以改進溝槽界面、用CVD氧化物填充溝槽、采用化學(xué)機械平坦化(CMP)回蝕多余的氧化物。
在圖2中，各個有源區(qū)在形成STI部件之后被限定在襯底上。通過注入技術(shù)在有源區(qū)中形成各個摻雜部件，如P-阱或N-阱230?？梢圆捎矛F(xiàn)在已知的或今后開發(fā)的任何適當(dāng)?shù)淖⑷爰寄??；氐綀D1，框120包括形成柵極堆疊件。各個實施例不局限于形成柵極堆疊件的任何具體方法。形成柵極堆疊件的示例方法包括在介電層上方形成導(dǎo)電層，并圖案化導(dǎo)電層以形成柵極堆疊件。介電層可以包含氧化硅、高k(HK)電介質(zhì)、或其組合。導(dǎo)電層可以包括多晶硅或金屬。關(guān)于具有HK層的金屬柵極堆疊件，一些實施例包括先柵極或后柵極エ藝或者先M或后HKエ藝(其中分別在形成源極/漏極區(qū)之前或之后形成HK層)。金屬柵極堆疊件的形成還可以包括使用偽多晶硅柵極結(jié)構(gòu)，該偽多晶硅柵極結(jié)構(gòu)被去除或者替換成功函數(shù)金屬。各個實施例不局限于形成柵極堆疊件的任何具體方法，并且在一些實施例中可以使用任何合適的方法。因此，除了描述可以使用的各種材料以及可以用于形成材料的エ藝之外，不再具體地描述先HK、后HK、先柵極和后柵極、以及偽柵極エ藝。在應(yīng)用多晶硅柵電極的實施例中，通過臭氧氧化、CVD、ALD或任何適當(dāng)?shù)姆椒ㄔ?襯底210上方沉積介電層240，如Si02。此后，通過CVD技術(shù)在介電層240上方沉積多晶硅245。然后采用例如光刻膠或者進ー步用硬掩模圖案化介電層240和多晶硅245以形成柵極堆疊件。而且，通過各種離子注入エ藝在有源區(qū)230中形成摻雜的源極/漏極(S/D)區(qū)250，并與柵極堆疊件對準(zhǔn)。用于形成相關(guān)的摻雜區(qū)的N型摻雜劑雜質(zhì)可以包括磷、神、和/或其它種類。P-型摻雜劑雜質(zhì)可以包括硼、銦、和/或其他材料。在一些實施例中，源極和漏極區(qū)250可以包括輕摻雜的漏極(LDD)、重摻雜的源極和漏極部分，并可以包括用于降低接觸電阻的自對準(zhǔn)硅化物。此外，在一些實施例中，N型源極和漏極區(qū)可以使用具有輕摻雜的磷、重摻雜的磷、或其他合適的種類的硅鍺(SiGe)外延生長層?？蛇x地，一些實施例可以包括一致的摻雜分布，如通過省略LDD部件和重摻雜的部件。可以通過單次注入或者多次注入形成有源區(qū)230。可以通過電介質(zhì)沉積和干法蝕刻エ藝形成柵極間隔件260。在一些實施例中，柵極間隔件260在形成LDD之后但在形成重摻雜部分之前形成。形成S/D區(qū)250之后，可以實施一次或者多次退火エ藝來激活S/D區(qū)。退火エ藝包括快速熱退火(RTA)、激光退火エ藝、或者其它合適的退火エ藝。作為實例，高溫?zé)嵬嘶鸩襟E可以應(yīng)用900°C 1100°C范圍內(nèi)的任何溫度,但是其他實施例可以使用不同范圍內(nèi)的溫度。作為另ー個實例，高溫退火包括采用600°C以上的溫度的熱處理工藝。而且，該實施例可以包括持續(xù)極短時間的“尖峰”退火エ藝。然后通過合適的エ藝如沉積和拋光在半導(dǎo)體襯底和偽柵極堆疊件上形成層間電介質(zhì)(ILD) 280。如上面所提到的，一些實施例可以包括代替介電層240的HK電介質(zhì)，并可以包括代替多晶硅245的功函數(shù)金屬，但是基本形狀與圖1中所示的相同，包括使用有源區(qū)230、側(cè)壁260和S/D 250。在這樣的實例中，框120可以包括沉積和退火HK介電材料，并可以額外包括位于HK介電材料層下面的薄氧化硅界面層。HK介電材料可以包括Hf02、HfSiO,HfSiON, HfTaO, HfTiO, HfZrO、氧化鋯、氧化鋁、ニ氧化鉿-氧化鋁(HfO2-Al2O3)合金、其它合適的HK介電材料、或其組合?？梢酝ㄟ^化學(xué)汽相沉積(CVD)、物理汽相沉積(PVD)、原子層沉積(ALD)、高密度等離子體CVD(HDPCVD)、金屬有機物CVD(MOCVD)、遠程等離子體CVD (RPCVD)、等離子體增強CVD (PECVD)、低壓CVD (LPCVD)、原子層CVD (ALCVD)、大氣壓CVD(APCVD)、其它合適的方法、或其組合來沉積HK材料。界面層可以是氧化硅，并可以通過各種合適的方法如熱氧化、ALD、或UV-臭氧氧化來形成?？梢詫嵤┖驢K層沉積退火來增強柵極電介質(zhì)中的濕度控制。繼續(xù)HK和金屬柵極實例，框120可以包括在HK層上方沉積阻擋層。阻擋層(也被稱為“保護層”)導(dǎo)電并阻止金屬、硅、或介電材料之間的相互擴散和反應(yīng)。用于阻擋材料的候選物可以包括難熔金屬及其氮化物(例如，TiN, TaN, W2N, TiSiN, TaSiN)?？梢酝ㄟ^物理汽相沉積(PVD)、化學(xué)汽相沉積(CVD)、金屬有機物化學(xué)汽相沉積(MOCVD)和原子層沉積(ALD)來沉積金屬阻擋層。進ー步繼續(xù)該實例，框120可以包括在N型器件和P型器件中分別形成N型金屬柵極堆疊件和P型金屬柵極堆疊件，作為柵電扱。形成N型金屬柵極堆疊件可以包括形成氮化鉭(TaN)層和在TaN層上形成TiAl層和TiAlN層之一。形成P型金屬柵極堆疊件可以包括形成氮化鉭(TaN)層、在TaN層上形成氮化鎢(WN)層、以及在WN層上形成TiAl層和TiAlN層之一。在一個實施例中，N型金屬柵極包括氮化鉭層。N型金屬層可以另外包括 鈦鋁(TiAl)層或氮化鈦鋁(TiAlN)層。在一個實施例中，通過采用化學(xué)汽相沉積(CVD)エ藝或其他合適的エ藝沉積金屬層。通過所公開的方法，用不同的組分和結(jié)構(gòu)形成用于NFET和PFET的金屬柵極堆疊件。框130包括形成電接觸件，圖2中的電接觸件具有插塞290和短路部件295。可以蝕刻ILD 280以形成接觸孔，并在接觸孔中形成金屬插塞290。短路部件295可以是通過沉積和圖案化導(dǎo)體或者通過鑲嵌エ藝形成的金屬線。金屬插塞290和短路部件295可以通過適當(dāng)?shù)姆椒ㄈ鐬R射、CVD、電鍍、或其組合由銅、鎢、或其他合適的導(dǎo)電材料形成。方法可以包括在形成短路部件295之前但在形成插塞290之后實施的其他エ藝如化學(xué)機械拋光(CMP)エ藝，以拋光襯底并基本上去除襯底表面上方多余的金屬和其他材料。在鑲嵌エ藝期間可以另外實施CMPエ藝以形成短路部件295。電接觸件可以形成為多層互連的一部分。多層互連可以包括縱向互連件如常規(guī)通孔或接觸件，以及橫向互連件如金屬線。各種互連部件可以應(yīng)用各種導(dǎo)電材料包括銅、鎢和硅化物。在一個實例中，采用鑲嵌エ藝來形成銅有關(guān)的多層互連結(jié)構(gòu)，包括接觸件。在另ー個實施例中，使用鎢在接觸孔中形成鎢插塞以形成接觸件。框140包括檢測測試圖案的電氣性質(zhì)，適用時，使電氣性質(zhì)與エ藝偏差相關(guān)。在一個實例中，框140包括檢測ー個或多個測試圖案如測試圖案200的電阻。通常，檢測的電氣性質(zhì)是影響測試圖案以及影響ー個或多個器件如晶體管的エ藝偏差的可靠指示器。在結(jié)構(gòu)的維度性質(zhì)、摻雜、熱處理、和/或上面的任意組合等方面的偏差可以影響測試圖案的電氣性質(zhì)(如電阻)。與其中電流從源極流向漏極的晶體管相反，在測試圖案200中，電流沿著測試圖案的最長維度(即，短路部件295a和295b之間)流動。因此，在測試測試圖案200的電阻中，測試設(shè)備致使電流沿著最長維度流動，這與可能具有相似剖面輪廓的常規(guī)晶體管的運行相反。在一個示例測試程序中，檢測測試圖案200的電阻，并與期望值比較。在另ー個實施例中，檢測測試圖案200的電阻，并與另一測試圖案的檢測電阻比較。測試圖案200的檢測電阻的比較可能是エ藝偏差的指示器，其中測試圖案200的電阻與另ー電阻值之間的較大的差值(AR)表明エ藝偏差的程度更大。可以通過人工手動或者通過計算機實施測試結(jié)果與エ藝偏差的相關(guān)，該人工示出檢測到的電氣性質(zhì)的值。因此，在一些實施例中指定AR的一些范圍作為可接受的以及ー些范圍是不可接受的是可能的?？?40中的測試可以包括決定對測試有響應(yīng)的晶圓或批次(或者甚至可能是晶圓中的單個管芯區(qū))合格或者不合格。實施例的范圍不局限于上面參考圖1所述的準(zhǔn)確動作。而是，一些實施例可以在適當(dāng)時添加、省略、重新布置、或更改一個或多個動作。例如，一些實施例可以進ー步包括額外的用于鑒別エ藝偏差或其他現(xiàn)象的測試程序。在一些實施例中，測試圖案的電阻測試對于半導(dǎo)體器件是否是合格的不具有決定性，但可能導(dǎo)致更多的測試。返回參考圖3，注意到測試圖案200具有ー個接地的末端。電壓偏置，如圖3中所示出的，可以通過在測試圖案的另ー末端保持在與接地不同的電壓電位時確保足夠量的電流有助于測試測試圖案200的電氣性質(zhì)。在其他實施例中，電壓偏置可以包括將測試圖案 200的一端連接至與接地不同的電壓電位，其中另一端可以經(jīng)受測試期間不同的電位(接地或其他)。在一些實施例中，測試圖案200的柵電極可能是浮置的。任一或者兩個末端都可以接地、偏置、或浮置，而在ー些情況中，可以單獨控制任一末端的狀態(tài)。在圖3中，示出了測試圖案200，其包括側(cè)壁260，但是其他實施例出于簡化結(jié)構(gòu)的目的可能省略側(cè)壁。圖4示出了示例性實施例測試條400。測試條400類似于測試圖案200，但省略了側(cè)壁260。在其他實施例中，測試圖案可以具有柵電極，該柵電極不沿著有源區(qū)的整個長度延伸或者不從ー個電接觸件延伸至另ー個電接觸件。圖5示出了測試圖案500的示例性實施例，其中如上所述地配置柵電極材料245。另外地，可以以任何任意方式使各種材料的測試圖案成形。圖6示出了根據(jù)ー個實施例改編的示例性測試圖案600。圖6示出了具有在其中圖案化的各種形狀601至604的柵電極材料245。其他實施例可以包括不同的使測試圖案成形的方式，如通過使其處于直角(或其他角度)代替使其完全線性。更加進一歩地，其它實施例可以以可以輔助檢測エ藝偏差的任何任意方式使側(cè)壁、有源區(qū)、或其它結(jié)構(gòu)成形。如上面所提到的，一些實施例可能包括形成彼此接近的兩個或多個測試圖案。圖7示出了根據(jù)ー個實施例改編的示例性測試圖案710和720。在該實例中，測試圖案710和720具有相同的結(jié)構(gòu)，并且采用相同的エ藝在相同的晶圓上形成。例如，エ藝可以包括摻雜、光刻膠涂布、光暴露/顯影和光刻膠去除。在理論上，測試圖案710和720應(yīng)該是完全相同的，并應(yīng)通過具有相同的電氣性質(zhì)來證明它們的相同性。測試可以包括計算測試圖案710和720之間的A R值以及它們的偏置和U%。A R的非零值或者偏置或U%的值不同可能指示有エ藝偏差。根據(jù)測試的結(jié)果，可以采取或者可以不采取進ー步的行動。各個實施例可以包括相對于常規(guī)方法的一個或者多個優(yōu)點。如上面所解釋的，常規(guī)方法應(yīng)用測試圖案，該測試圖案包括襯底部分，但未能包括受エ藝偏差影響的其他部件。相比之下，本發(fā)明的一個實施例符合MOS結(jié)構(gòu)，包括柵電極和將柵電極與襯底的有源區(qū)分開的介電層。這種電阻式測試圖案實施例包括許多(如果不是全部)與襯底上的有源器件(例如，晶體管)相同的部件。另外地，通過與形成晶圓的有源器件的介電層和柵電極相同的エ藝形成測試圖案。因此，根據(jù)本實施例的測試圖案更忠實于有源器件的復(fù)制，并且因此對影響柵電極和介電層的晶圓級エ藝的偏差更敏感。上面論述了若干實施例的部件，使得本領(lǐng)域技術(shù)人員可以更好地理解本發(fā)明的各個方面。本領(lǐng)域技術(shù)人員應(yīng)該理解，可以很容易地使用本發(fā)明作為基礎(chǔ)來設(shè)計或更改其他用于達到與本文所介紹實施例相同的目的和/或?qū)崿F(xiàn)相同優(yōu)點的エ藝和結(jié)構(gòu)。本領(lǐng)域技術(shù)人員也應(yīng)該意識到，這種等效結(jié)構(gòu)并 不背離本發(fā)明的實質(zhì)和范圍，并且在不背離本發(fā)明的實質(zhì)和范圍的情況下，可以進行多種變化、替換以及改變。
權(quán)利要求
1.一種電阻式測試結(jié)構(gòu)，包括具有有源區(qū)的半導(dǎo)體襯底；柵極堆疊件，形成于所述有源區(qū)的上方；第一電接觸件，在所述柵極堆疊件的相對側(cè)上與所述有源區(qū)相通，所述第一電接觸件提供所述柵極堆疊件的第一維度上的電短路；以及第二電接觸件，在所述柵極堆疊件的相對側(cè)上與所述有源區(qū)相通，所述第二電接觸件提供所述柵極堆疊件的所述第一維度上的電短路，所述第一電接觸件和所述第二電接觸件沿著所述柵極堆疊件的垂直于所述第一維度的第二維度間隔開。
2.根據(jù)權(quán)利要求1所述的電阻式測試結(jié)構(gòu)，其中，所述柵極堆疊件包括柵電極，所述柵電極不沿著所述第二維度上的整個所述有源區(qū)延伸。
3.根據(jù)權(quán)利要求1所述的電阻式測試結(jié)構(gòu)，其中，所述柵極堆疊件以下列布置中至少之一進行配置在所述第一電接觸件和所述第二電接觸件之一或者兩者處接地；在所述第一電接觸件和所述第二電接觸件之一或者兩者處偏置電壓；以及所述第一電接觸件和所述第二電接觸件之一或者兩者都是浮置的。
4.根據(jù)權(quán)利要求1所述的電阻式測試結(jié)構(gòu)，形成在下列位置之一中偽晶圓；生產(chǎn)晶圓的切割線；以及生產(chǎn)晶圓的電路區(qū)。
5.一種使用電阻式器件實施的方法，其中，所述電阻式器件包括具有有源區(qū)的襯底，所述有源區(qū)通過電介質(zhì)與柵電極分開；以及電接觸件，所述電接觸件沿著所述柵電極的最長維度，該方法包括實施一個或多個工藝形成所述電阻式器件；測量所述電接觸件之間的電阻；以及使所測量的電阻與所述工藝中的一個或多個的偏差相關(guān)。
6.根據(jù)權(quán)利要求5所述的方法，進一步包括下列行為的至少之一基于示出所述偏差不在可接受的限度內(nèi)的相關(guān)信息，判定半導(dǎo)體器件不合格；以及基于示出所述偏差在可接受的限度內(nèi)的相關(guān)信息，判定半導(dǎo)體器件合格。
7.一種半導(dǎo)體器件，包括金屬氧化物半導(dǎo)體(MOS)結(jié)構(gòu)，具有半導(dǎo)體襯底，具有有源區(qū)和在所述有源區(qū)上設(shè)置的柵極堆疊件；第一對電接觸件，位于所述柵極堆疊件的相對側(cè)上，與所述有源區(qū)相通，所述第一對電接觸件在所述柵極堆疊件的第一維度上電連接；以及第二對電接觸件，位于所述柵極堆疊件的相對側(cè)上，與所述有源區(qū)相通，所述第二對電接觸件在所述柵極堆疊件的第一維度上電連接，所述第一對電接觸件和所述第二對電接觸件沿著所述柵極堆疊件的垂直于所述第一維度的最長維度間隔開。
8.根據(jù)權(quán)利要求7所述的半導(dǎo)體器件，其中，所述柵極堆疊件包括柵電極，所述柵電極包括下列材料中的至少之一多晶娃；和柵極金屬。
9.根據(jù)權(quán)利要求7所述的半導(dǎo)體器件，其中，所述柵極堆疊件包括柵極電介質(zhì)，所述柵極電介質(zhì)包括以下材料中的至少之一 具有氧化物界面層的高k介電層；以及 Si02。
10.根據(jù)權(quán)利要求7所述的半導(dǎo)體器件，形成在下列位置之一中 偽晶圓； 生產(chǎn)晶圓的切割線；以及 生產(chǎn)晶圓的電路區(qū)。
全文摘要
一種電阻式測試結(jié)構(gòu)，該電阻式測試結(jié)構(gòu)包括具有有源區(qū)的半導(dǎo)體襯底；在有源區(qū)上方形成的柵極堆疊件；在柵極堆疊件的相對側(cè)上與有源區(qū)相通的第一電接觸件，該第一電接觸件在柵極堆疊件的第一維度上提供電短路；以及在柵極堆疊件的相對側(cè)上與有源區(qū)相通的第二電接觸件，該第二電接觸件在柵極堆疊件的第一維度上提供電短路，第一電接觸件和第二電接觸件沿著柵極堆疊件的垂直于第一維度的第二維度間隔開。本發(fā)明提供了半導(dǎo)體測試結(jié)構(gòu)。
文檔編號G01R27/02GK103022009SQ201210038738
公開日2013年4月3日 申請日期2012年2月17日 優(yōu)先權(quán)日2011年9月23日
發(fā)明者杜安群, 黃振銘, 吳志仁, 林進祥 申請人:臺灣積體電路制造股份有限公司